TWI438460B - 磁通閘感測器及使用該感測器之電子羅盤 - Google Patents

Description

磁通閘感測器及使用該感測器之電子羅盤 發明領域

本發明係有關於以薄膜程序製作之小型磁通閘感測器(fluxgate sensor)及使用該感測器之電子羅盤。特別是有關於小型、高靈敏度，且激磁效率高，設計自由度高之磁通閘感測器及使用該感測器之電子羅盤。

發明背景

習知，磁感測器有利用霍爾效應或利用磁阻效應(MR：Magneto Resistive effect)或巨磁阻效應(GMR：Giant Magneto Resistive effect)者。該等由於以薄膜程序製作，故可達成小型化及積體化，而廣泛地利用於行動機器。

然而，該等感測器小型化時，靈敏度降低，不易如電子羅盤般高精確度地檢測0.3Oe左右之地磁強度，而使用該等感測器之電子羅盤，其方位精確度在10度左右為界限。

又，近年提出使用非晶質導線之磁阻抗(Magneto-Impedance)感測器(以下稱為MI感測器)或正交磁通閘感測器之電子羅盤，而實現了方位精確度為2.5度左右之高精確度者。還提出使用以薄膜程序製作之小型磁通閘感測器之電子羅盤(例如參照專利文獻1至4)。

而為特別提高方位精確度，根據感測器之靈敏度決定之檢測分解能及線性誤差為重要要素。MI感測器、正交磁通閘感測器、磁通閘感測器分解能為相同程度。

關於線性誤差，為MI感測器及正交磁通閘感測器時，因磁心之磁滯，亦於輸出電壓輸出磁滯。因此，線性誤差惡化。為改善線性，亦有使用負反饋電路之方法，但耗費電力增加，電路複雜。

另一方面，為磁通閘感測器時，藉使用揭示於非專利文獻1之phase-delay method時，可不受到磁心之磁滯之影響，而實現具有良好線性之磁感測器。根據此方法，感測器之輸出依據時域進行，不僅可消除因構成感測器之磁心之保磁力的磁滯之影響，而且可進行使用計數器之數位檢測，故可消除A/D轉換時之誤差之影響，而可構成線性良好之感測器。

根據非專利文獻2，藉使用上述方法，實現了0.06%FS之線性。在使用非晶質導線之MI感測器，由於線性誤差為1~2%，故藉使用線性如此良好之磁通閘感測器，可實現方位精確度更高之電子羅盤。

先行技術 專利文獻

專利文獻1 日本專利公開公報2007-279029號

專利文獻2 日本專利公開公報2006-234615號

專利文獻3 日本專利公開公報2004-184098號

專利文獻4 國際公開第2007/126164號手冊

非專利文獻

非專利文獻1 Pavel Ripka, “Magnetic sensors and magnetometers”, p.94, ARTECH HOUSE, INC (2001)

非專利文獻2 IEEE TRANSACTIONS ON INSTRUMENTATION AND MEASUREMENT, VOL.42, NO.2, p.635, APRIL 1993

發明概要

如上述，藉使用利用分解能高，線性良好之phase-delay method之磁通閘感測器，可構成方位精確度高之電子羅盤。然而，磁通閘感測器需將激磁線圈及檢測線圈捲繞於磁心之周圍。因而，與僅捲繞偏移線圈或拾波線圈之構造之MI感測器及正交磁通閘感測器比較，磁通閘感測器不易小型化。

為實現小型積體化，亦進行以薄膜程序製作磁通閘感測器之嘗試。然而，因小型化，反磁場之影響增大，靈敏度降低。特別是要實現於3軸方向具有靈敏度之電子羅盤時，需對構成電子羅盤之基板於垂直方向設定感磁方向，因此，需將感測器以垂直直立之狀態封裝於構成電子羅盤之基板。因此，在將電子羅盤薄型化時，垂直直立於基板之感測器需使其感磁方向之長度縮短。舉例言之，當令電子羅盤之厚度為1mm以下時，考量基板或模具樹脂之厚度，需令感測器之感磁方向之長度為0.5~0.7mm左右。然而，當磁心之長度為1mm以下時，反磁場之影響增大，靈敏度明顯降低。

為解決上述問題，專利文獻1及專利文獻4揭示有將磁 心之端部份之寬度加寬的H型磁心。在此種結構，激磁線圈及檢測線圈僅捲繞於磁心中心部之細部份。因而，當縮小感測器之尺寸時，激磁線圈及檢測線圈之匝數皆受限，而不易確保足夠之匝數。又，由於為交互捲繞激磁線圈及檢測線圈之構造，故線圈之匝數根據感測器之尺寸及線圈之間距決定。因而，不易將檢測線圈及線圈之匝數獨立設定，設計之自由度低。

第15圖係顯示習知磁通閘感測器之磁心形狀之概略圖。磁心具有端部份1及中央部份2。在專利文獻1中，揭示了第15圖之端部份1之寬度B與磁心的長向長度A之比可為B/A=0.8~1.2。又，揭示了第15圖之中央部份2之寬度C與端部份1的寬度B之比可為C/B=0.033~0.2。當第15圖之端部份1之寬度B與端部份1的長向長度D之比B/D之值超過1時，磁心之相對於感測器之感磁方向垂直相交之方向增長。因而，端部份1之形狀磁異向性係感測器之寬度方向形成易磁化軸。藉此，相對於與感測器之感磁方向垂直相交之方向之磁場，端部份1之磁束密度易靈敏地變化。結果，使複數個上述磁通閘感測器垂直相交，構成電子羅盤時，由於磁通閘感測器之磁心易受到與檢測磁場垂直相交之方向之磁場的影響，故電子羅盤之橫軸靈敏度增大。又，因與檢測磁場垂直相交之磁場，拾波波形產生變形，而易產生輸出異常，各軸之正交性惡化。在此，橫軸靈敏度係指檢測X軸方向之磁場之際，於Y軸方向或Z軸方向有感磁方向之感測器之X軸方向磁場的輸出之變化。因橫軸靈敏度增大，軸 之正交性惡化，電子羅盤之方位精確度亦惡化。又，橫軸靈敏度不僅包含脈衝狀拾波電壓之時間變化，亦包含因脈衝波形自身變化引起之輸出之變化。

本發明提供除了小型，靈敏度高外，激磁效率高，且設計自由度高之磁通閘感測器及使用該感測器之電子羅盤。

本發明之磁通閘感測器包含有形成於基板上之第1配線層、形成為覆蓋前述第1配線層之第1絕緣層、磁心、覆蓋前述磁心，並形成於前述第1絕緣層上之第2絕緣層、及形成於前述第2絕緣層上之第2配線層；該磁心係形成於前述第1絕緣層上，並具有中央部份、與前述中央部份連續，且具寬於前述中央部份之寬度的寬度，位於前述中央部份之兩端之第1及第2端部份者；而，前述第1配線層及前述第2配線層可具有複數個相互大致平行之配線，前述第1配線層之配線及前述第2配線層之配線的兩端可藉由前述第1絕緣層及前述第2絕緣層之選擇性去除之部份電性連接，並可於前述第1及第2端部份捲繞有螺旋狀第1螺線管線圈，於前述中央部份捲繞有螺旋狀第2螺線管線圈。

前述第1螺線管線圈亦可包含捲繞於前述第1端部份之第3螺線管線圈及捲繞於前述第2端部份之第4螺線管線圈，前述第3螺線管線圈及前述第4螺線管線圈連接成串聯，且匝數相同。前述第3螺線管線圈及前述第4螺線管線圈之匝數宜相同，從配線對電極接觸墊之圍繞之方便性而 言，匝數亦可不必嚴密到相同。

前述第1螺線管線圈亦可捲繞於前述中央部份、前述第1及第2端部份。

前述第1及第2端部份之寬度B與前述第1及第2端部份之長向長度D的比B/D之值亦可小於1。

本發明之電子羅盤包含有基板、配置於前述基板上，並配置成分別沿著3軸各軸之第1、第2及第3磁通閘感測器；且，前述第1、第2及第3磁通閘感測器各具有形成於基板上之第1配線層、形成為覆蓋前述第1配線層之第1絕緣層、磁心、覆蓋前述磁心，並形成於前述第1絕緣層上之第2絕緣層、及形成於前述第2絕緣層上之第2配線層；該磁心係形成於前述第1絕緣層上，並具有中央部份、與前述中央部份連續，且具寬於前述中央部份之寬度的寬度，位於前述中央部份之兩端之第1及第2端部份者；而，前述第1配線層及前述第2配線層可具有複數個相互大致平行之配線，前述第1配線層之配線及前述第2配線層之配線的兩端可藉由前述第1絕緣層及前述第2絕緣層之選擇性去除之部份電性連接，並可於前述第1及第2端部份捲繞有螺旋狀第1螺線管線圈，於前述中央部份捲繞有螺旋狀第2螺線管線圈。

前述第1螺線管線圈亦可包含捲繞於前述第1端部份之第3螺線管線圈及捲繞於前述第2端部份之第4螺線管線圈，前述第3螺線管線圈及前述第4螺線管線圈連接成串聯，且匝數相同。

前述第1螺線管線圈亦可捲繞於前述中央部份、前述第 1及第2端部份。

前述第1及第2端部份之寬度B與前述第1及第2端部份之長向長度D的比B/D之值亦可小於1。

本發明之磁通閘感測器至少包含有第1配線層、形成為覆蓋前述第1配線層之第1絕緣層、磁心、覆蓋前述磁心，並形成於前述第1絕緣層上之第2絕緣層、及形成於前述第2絕緣層上之第2配線層；該磁心係形成於前述第1絕緣層上，並具有檢測部、與前述檢測部連續，且具寬於前述檢測部之寬度的寬度，位於前述檢測部兩端之第1及第2激磁部者；而，前述第1配線層及前述第2配線層可具有複數個相互大致平行之配線，前述第1配線層之配線及前述第2配線層之配線的兩端可藉由前述第1絕緣層及前述第2絕緣層之選擇性去除之部份電性連接，並可於前述第1及第2激磁部捲繞有螺旋狀激磁線圈。

前述激磁線圈亦可包含捲繞於前述第1激磁部之第1激磁線圈及捲繞於前述第2激磁部之第2激磁線圈，前述第1激磁線圈及前述第2激磁線圈連接成串聯，俾可使產生之磁場為同一方向。

前述激磁線圈亦可捲繞於前述激磁部及形成於前述磁心中央部之檢測部。

本發明之電子羅盤可藉在1個基板上將3個磁通閘感測器配置成分別沿著3軸各軸而構成。

根據本發明，因將激磁線圈捲繞於磁心之寬度寬之端 部份，故激磁線圈之匝數增加，可將從端部份之激磁線圈產生之磁束集中施加於中央部份。

根據本發明，由於可同時對2個激磁線圈將電流通電，故可減少電極接觸墊，而可實現小型化。

根據本發明，藉亦於中央部份捲繞激磁線圈，可進行更強之激磁。

根據本發明，藉使用精確度高之磁通閘感測器，可實現高方位精確度。

圖式簡單說明

第1A圖係顯示本發明第1實施形態磁通閘感測器之磁心之端部份形狀為角形時的例之平面圖。

第1B圖係顯示本發明第1實施形態磁通閘感測器之磁心之端部份1與中央部份的交界呈錐形時之例之平面圖。

第2(a)圖~第2(c)圖係顯示本發明第1實施形態之磁通閘感測器之動作原理的圖表。

第3圖係顯示本發明第1實施形態磁通閘感測器之磁心之磁化狀態的時間變化之磁滯曲線。

第4圖係概略地顯示本發明第1實施形態之磁通閘感測器之上面圖。

第5圖係沿著第4圖之線a-a’切斷之截面圖。

第6A圖係沿著第4圖之線b-b’切斷之截面圖，係顯示磁通閘感測器之製程之圖。

第6B圖係沿著第4圖之線b-b’切斷之截面圖，係顯示磁通閘感測器之製程之圖。

第6C圖係沿著第4圖之線b-b’切斷之截面圖，係顯示磁通閘感測器之製程之圖。

第6D圖係沿著第4圖之線b-b’切斷之截面圖，係顯示磁通閘感測器之製程之圖。

第6E圖係沿著第4圖之線b-b’切斷之截面圖，係顯示磁通閘感測器之製程之圖。

第7A圖係用以說明本發明第1實施形態磁通閘感測器之磁心形狀之例的圖。

第7B圖係用以說明本發明第1實施形態磁通閘感測器之磁心形狀之例的圖。

第7C圖係用以說明本發明第1實施形態磁通閘感測器之磁心形狀之例的圖。

第8圖係本發明第1實施形態之電子羅盤之概略立體圖。

第9圖係顯示本發明第1實施形態之磁通閘感測器之拾波電壓波形的圖表。

第10圖係顯示本發明第1實施形態磁通閘感測器之輸出之外部磁場相依性的圖表。

第11圖係顯示本發明第1實施形態磁通閘感測器之磁心內部之磁束密度的計算結果之圖表。

第12圖係用以說明本發明第2實施形態磁通閘感測器之激磁線圈及檢測線圈之捲繞方式的圖。

第13圖係顯示比較例磁通閘感測器之相對於與感磁方向垂直相交之磁場的拾波電壓波形之圖表。

第14圖係顯示在本發明實施例之磁通閘感測器中，相對於與感磁方向垂直相交之拾波電壓波形的圖表。

第15圖係顯示習知磁通閘感測器之磁心形狀之概略圖。

用以實施發明之形態 第1實施形態

以下，就本發明第1實施形態，參照圖式，詳細說明。

第1A圖及第1B圖係顯示本發明第1實施形態之磁通閘感測器之磁心形狀一例的平面圖。如第1A圖及第1B圖所示，本發明第1實施形態之磁通閘感測器之磁心具有端部份1及中央部份2。端部份1之寬度B寬於中央部份2之寬度C。磁心之長向長度A為1mm以下，以0.5mm以下為佳。端部份1之寬度B與端部份1之長向長度D的比B/D之值小於1。磁通閘感測器之磁心之長向與磁通閘感測器之感磁方向一致。雖第1A圖及第1B圖未顯示，但於端部份1之周圍捲繞激磁線圈，於中央部份2之周圍捲繞拾波線圈。第1A圖係顯示磁心之端部份形狀為角型時之例的平面圖。第1B圖係顯示磁心於端部份1與中央部份2之交界呈錐形時之例的平面圖。為抑制在角部之磁束之局部飽和，如第1B圖所示，端部份1與中央部份2之交界宜略呈錐形。此時，當端部份1之長向長度D表示包含略呈錐形之部份之長度時，端部份1之寬度B與端部份1之長向長度D的比B/D之值宜小於1。

在磁性薄膜中，膜厚方向與面內方向之比率大至數100~數1000左右。因而，反磁場係數在膜厚方向及面內方 向有數100~數1000倍之不同，面內方向之反磁場係數非常小。當將磁性薄膜成形成具長向之形狀時，可根據長向及寬度方向之尺寸比，決定反磁場係數。此時，由於長向之反磁場係數小，寬度方向之反磁場係數增大，故形狀異向性係長向形成易磁化軸。

如上述，本發明第1實施形態之磁通閘感測器於磁心具有寬度寬於中央部份2之端部份1，端部份1之寬度B小於端部份1之長向長度D。端部份1之形狀異向性之易磁化軸係磁通閘感測器之長向。因而，與感磁方向垂直相交之磁場之磁心內的磁束密度變化少，橫軸靈敏度特性良好。藉此，可構成方位精確度優異之電子羅盤。

就本發明第1實施形態之磁通閘感測器之動作原理作說明。

第2圖係顯示本發明第1實施形態之磁通閘感測器之動作原理的圖表。第2(a)圖係顯示對激磁線圈通電之三角波電流之時間變化的圖表。第2(b)圖係顯示磁心之磁化狀態之時間變化的圖表。第2(c)圖係顯示於拾波線圈產生之輸出電壓之時間變化的圖表。第3圖係顯示本發明第1實施形態磁通閘感測器之磁心之磁化狀態的時間變化之磁滯曲線。當對激磁線圈將如第2(a)圖所示之三角波電流通電時，因激磁線圈所作之磁場Hexc將磁心激磁，磁心內部之磁束密度B、亦即磁心之磁化狀態具飽和特性，故呈第2(b)圖所示之時間變化。在拾波線圈存在磁心之磁束密度B之時間微分、亦即時間變化dB/dt之區域，產生與磁心之截面積S、拾波線圈之 匝數N成比例之輸出電壓Vpu=NS×dB/dt。拾波線圈之輸出電壓Vpu呈如第2(c)圖所示之時間變化。當磁心之磁束密度B之時間變化dB/dt越大，拾波電壓波之高值越高，脈衝寬度越窄，而可獲得更陡峭之脈衝電壓。第2(c)圖之時間間隔t1使用外部磁場Hext、磁心之磁束密度B增加時與減少時之磁場強度H之偏差Hc、激磁線圈所作之磁場Hexc、三角波之週期T及線圈之電感之延遲時間Td，表示如式(1)。

同樣地，第2(c)圖之時間間隔t2表示如式(2)。

從式(1)及式(2)，對外部磁場之時間間隔之變化量t2-t1可表示如式(3)。

從式(3)可知，對外部磁場之時間間隔之變化t2-t1與外部磁場Hext及激磁線圈所作之磁場Hexc之比Hext/Hexc以及三角波之週期T相關。對外部磁場之靈敏度S=d(t2-t1)/dHext 使用對激磁線圈通電之電流振幅Iexc、流至激磁線圈之每單位電流之產生磁場、亦即激磁效率α、及三角波之週期T，以S=T/(2‧Iexc×α)表示。是故，當激磁電流越大，感測器之靈敏度S越小。當三角波之週期T越大、亦即激磁頻率fexc越小，感測器之靈敏度便越大。

激磁效率α係根據構成磁通閘感測器之磁心及線圈之匝數決定之值。當激磁效率α越大，可以越少之電流驅動磁通閘感測器。

第4圖係概略地顯示本發明第1實施形態之磁通閘感測器之上面圖。第5圖係沿著第4圖之線a-a’切斷之截面圖。第6A圖-第6E圖係沿著第4圖之線b-b’切斷之截面圖，係顯示磁通閘感測器之製程之圖。

如第4圖-第5圖所示，本發明第1實施形態之磁通閘感測器包含有磁心3、第1配線層4、第1絕緣層5、第2絕緣層6、第2配線層7、開口部8、基板100。磁心3具有端部份1及中央部份2。第1配線層4及第2配線層7構成捲繞於端部份1之第1螺線管線圈9及捲繞於中央部份2之第2螺線管線圈10。

在本發明第1實施形態中，捲繞於端部份1之第1螺線管線圈9係激磁線圈。捲繞於中央部份2之第2螺線管線圈10係拾波線圈。在本發明第1實施形態中，端部份1係激磁部，中央部份2係檢測部。

使用第6A圖-第6E圖，就本發明第1實施形態之磁通閘感測器之製程作說明。首先，如第6A圖，於非磁性基板100上形成用以形成螺線管線圈之下側配線之第1配線層4。接 著，如第6B圖，於第1配線層4上形成用以將磁心3與螺線管線圈絕緣之第1絕緣層5。在此，在此第1絕緣層5，於連接第1配線層4及作為之後形成之螺線管線圈的上側配線之第2配線層7之部份設開口部8。

然後，如第6C圖，於第1絕緣層5上形成由軟磁性體膜構成之磁心3。由此軟磁性體膜構成之磁心3之形狀如第4圖所示，其中央部份2之寬度較端部份1之寬度窄。

接著，如第6D圖，於磁心3上形成於第1配線層4與第2配線層7之連接部設有開口部8之第2絕緣層6。進一步，如第6E圖，於第2絕緣層6上，第2配線層7形成為以其端部連接第1配線層4之相鄰之諸配線，藉此，形成螺線管線圈。由於配線與相鄰之配線連接，故截面之螺線管線圈之迴路不封閉。

以第1配線層4及第2配線層7所形成之第1螺線管線圈9及第2螺線管線圈10在磁心3兩端之寬度寬之端部份1及寬度窄之中央部份2，各自獨立捲繞。捲繞於兩端寬度寬之端部份1之第1螺線管線圈9包含捲繞於一端之端部份1之第3螺線管線圈及捲繞於另一端之端部份1之第4螺線管線圈。兩端之端部之第3螺線管線圈及第4螺線管線圈以第1配線層4或第2配線層7連接成串聯，且產生之磁場方向相同。藉此，全體形成第1螺線管線圈9。於捲繞於磁心3之中央部份2之第2螺線管線圈10之兩端形成有用以與外部連接之電極接觸墊11。於捲繞於磁心3兩端之端部份1，並連接成串聯之2個第1螺線管線圈9之兩端形成有用以與外部連接之電 極接觸墊12。

分別捲繞於磁心3兩端之端部份1之第3螺線管線圈及第4螺線管線圈宜匝數相同且對稱。

此外，第4圖係模式顯示，關於第1螺線管線圈9及第2螺線管線圈10，省略磁心3之下側配線。又，第1螺線管線圈9及第2螺線管線圈10之形狀不限於在第4圖顯示之形狀。

第5圖係將本發明第1實施形態之磁通閘感測器沿著第4圖之線a-a’切斷的截面圖之一例。本發明第1實施形態之磁通閘感測器之第1配線層4與第2配線層7之位置關係不限於第5圖之形狀。

第6A圖-第6E圖係將本發明第1實施形態之磁通閘感測器沿著第4圖之線b-b’切斷的截面圖之一例，本發明第1實施形態之磁通閘感測器之形狀不限於第6A圖-第6E圖之形狀。

磁心3兩端之寬度寬之端部份1藉對捲繞於其周圍之第1螺線管線圈9通電而激磁。另一方面，於磁心3之寬度窄之中央部份2施加感應電壓，該感應電壓可以捲繞於中央部份2周圍之第2螺線管線圈10檢測。

藉從外部藉由電極接觸墊12，將隨時間變化之交流電流對磁心3之端部份1之第1螺線管線圈(激磁線圈)9通電，將磁心3交流激磁。在端部份1產生之磁束可導引至磁心3之中央部份2。藉此，磁心3之中央部份2亦交流激磁，而於中央部份2之第2螺線管線圈(檢測線圈)10產生大致脈衝狀之感應電壓。此感應電壓可藉由第2螺線管線圈10及電極接觸墊11而以外部之檢測電路檢測。在此，對第1螺線管線圈9通 電之交流電流宜為一定頻率之三角波。

此時，當施加外部磁場時，上述大致脈衝狀感應電壓產生之時機隨時間變化。在三角波電流之從正切換成負之時機，輸出正感應電壓。又，在三角波電流之從負切換成正之時機，輸出負感應電壓。因而，藉以計數器測量此正負脈衝狀感應電壓產生之時機，可獲得對外部磁場之回應。

此外，在上述第1實施形態，磁心以第4圖所示者為例，本發明之旨趣之磁心形狀不限於此，只要其端部份之寬度寬於中央部份，為任何形狀皆可。第7A圖-第7C圖係用以說明本發明第1實施形態之磁通閘感測器之磁心形狀例的圖。此外，在模式地顯示之第7A圖-第7C圖中，顯示磁心與第1螺線管線圈9及第2螺線管線圈10之上側配線，實際從紙面上觀看時，磁心在與線圈重疊之部份隱藏於線圈。

磁通閘感測器之結構除了前述結構外，亦可形成覆蓋第2配線層7之密封層。

接著，就本發明第1實施形態之磁通閘感測器之製作方法作說明。

首先，於非磁性基板100上將Ti、Cr、Ti等位障金屬濺鍍成膜後，以濺鍍將Cu成膜。其次，以光刻形成作為第1配線層4之光阻圖形，且以濕蝕刻形成配線圖形。或者，亦可將上述濺鍍膜作為晶種膜，以電解電鍍形成第1配線層4。此時，為於之後形成之絕緣層上形成磁心3，第1配線層4之厚度宜為其配線之絕緣層表面的凹凸十分小於磁心厚度之厚度，且為線圈之電阻縮小之厚度。具體言之，其厚 度宜為0.2μm~2μm。

接著，藉塗布感光性樹脂，使其曝光、顯像及進行熱硬化處理，而形成第1絕緣層5。此時，將連接第1配線層4與之後形成之第2配線層7之部份開口，而可將第1配線層4與之後形成之磁心3絕緣。此時，第1絕緣層5之厚度宜具有足以緩和第1配線層4之凹凸之厚度。具體言之，宜為第1配線層4之厚度之3~10倍左右。此外，在第5圖，為了第1配線層4在圖式上之顯示方便，並非此種比率。

又，此時，需防止感光性聚醯亞胺因之後步驟之熱經歷之收縮或變形而於磁心3產生形變。因此，感光性聚醯亞胺宜為具足以不致引起因封裝時之回流焊接或用以對磁心賦與感應磁異向性之磁場熱處理引起的熱收縮或變形之耐熱性之樹脂。具體言之，感光性聚醯亞胺之玻璃轉移溫度(Tg：Glass Transition Temperature)宜為攝氏300度以上。即，在此使用之樹脂宜為具高耐熱性之聚醯亞胺或聚苯噁唑、已熱硬化之酚醛系樹脂。

接著，以濺鍍將作為磁心3之軟磁性體膜成膜，使用光刻及蝕刻，進行成形，俾形成所期之形狀。軟磁性體膜宜為以CoNbZr及CoTaZr等為代表之零磁致伸縮之Co系非晶質膜、NiFe合金或CoFe合金等。由於該等軟磁性體膜為難蝕刻材料，故亦可以藉於形成光阻後，進行濺鍍成膜，去除光阻而獲得所期圖形之剝落法(lift-off)形成。又，為於將作為磁心3之磁性膜成膜後，去除應力或成膜時賦與之不均一之單軸異向性，而賦與均一之感應磁異向性，宜進行旋 轉磁場熱處理或靜磁場熱處理。

又，亦可藉利用使用了光阻框架之電解電鍍法，將NiFe合金或CoFe合金成形成所期形狀，而形成磁心3。

接著，為將第1配線層4與第2配線層7之連接部份開口，將磁心3與第2配線層7電性絕緣，而藉對感光性樹脂曝光、顯像及進行熱硬化處理，而形成第2絕緣層6。

然後，藉於包含第2絕緣層6及第2絕緣層6之開口部之基板上將Ti、Cr、TiW等位障金屬濺鍍成膜後，以濺鍍將Cu成膜，而形成晶種膜。之後，形成光阻框架，以Cu之電解電鍍形成所期之配線圖形，藉將上述晶種層蝕刻，而形成第2配線層7。

最後，藉依需要形成用以連接於外部之電極接觸墊、端子及保護膜，構成本發明第1實施形態之磁通閘感測器。在此，連接於外部之端子可適用用於銲點凸塊及金凸塊、以及銲線一般半導體元件或薄膜元件之手法。

此外，在上述說明中，第1配線層4及第2配線層7使用濺鍍及電解電鍍之Cu，亦可以無電解Cu或電解Au電鍍等形成，亦可使用濺鍍膜之Cu、Al、Au等之導電良好膜。又，第1絕緣層5及第2絕緣層6使用了樹脂材料，亦可使用濺鍍或化學氣相沉積法(CVD)將SiO2、SiN或Al2O3等之絕緣膜成膜，並以乾蝕刻形成上述開口部。

接著，說明本發明第1實施形態之電子羅盤。第8圖係本發明第1實施形態之電子羅盤之概略立體圖。

第8圖所示之電子羅盤1藉將第1磁通閘(X軸)感測器 20、第2磁通閘(Y軸)感測器30、第3磁通閘(Z軸)感測器40、及信號處理用IC50配置於1個基板上而構成。具體言之，第1磁通閘感測器20及第2磁通閘感測器30配置成其形成之面相對於構成電子方位計之基板面大致平行，且感磁方向相互垂直相交。又，第3磁通閘感測器40配置成相對於構成電子羅盤之基板面大致垂直。此時，第1磁通閘感測器20、第2磁通閘感測器30及第3磁通閘感測器40之除了與外部之連接端子以外之區域、亦即形成磁心3及線圈61、71之部份之形狀宜相同。此是因不需藉使第1磁通閘感測器20、第2磁通閘感測器30及第3磁通閘感測器40各自之特性一致，而修正各感測器之特性之偏差，而可將電子電路簡略化之故。又，由於第3磁通閘感測器40以相對於基板面大致垂直之狀態封裝，故為使電子羅盤之厚度薄，其感磁方向之長度宜為1mm以下，以0.5mm左右為更佳。

信號處理用IC50具有對各磁通閘感測器之激磁線圈61將一定頻率之三角波電流通電的電路、用以檢測於檢測線圈71顯現之感應電壓之檢測電路、用以計數感應電壓產生之時機之計數器、用以對第1磁通閘感測器20、第2磁通閘感測器30及第3磁通閘感測器40分別切換與上述2個電路之連接之選擇器。藉此結構，可在第1磁通閘感測器20、第2磁通閘感測器30及第3磁通閘感測器40依序測量3軸方向各自之磁場，進行運算，而可實現方位誤差小之電子羅盤。

實施例

實施例如上述進行，製作了磁通閘感測器。磁通閘感 測器之磁心形狀係磁心之長向長度A=480μm、端部份1之寬度B=80μm、中央部份2之寬度C=20μm、端部份1之長向長度D=140μm、激磁線圈之匝數係16.5、拾波線圈之匝數係6.5。

第9圖係顯示對上述實施例之磁通閘感測器通電振幅100mA、頻率30kHz之三角波電流時之正負脈衝狀拾波電壓的輸出波形之圖表。第10圖係顯示第9圖之正負脈衝狀拾波電壓超過各自之基準電壓Vth之時間間隔t之外部磁場相依性、亦即磁通閘感測器對外部磁場之之輸出的圖表。

藉於磁通閘感測器之磁心之寬度寬之端部份1捲繞螺線管線圈，可獲得激磁線圈之匝數。藉此，即使令感測器小型化至0.5mm，亦可獲得SN比良好之拾波波形。上述實施例之磁通閘感測器之輸出對外部磁場仍具有良好之線形性，與線形性之偏差在±14Oe之範圍中為0.5%。上述磁通閘感測器之激磁效率α為0.29Oe/mA。

比較例製作了磁通閘感測器，該磁通閘感測器具與上述實施例之磁通閘感測器相同之感測器長，具有如第15圖所示之磁心之長向長度A=480μm、端部份1之寬度B=600μm、中央部份2之寬度C=30μm、端部份1之長向長度D=60μm之磁心，以與上述實施例之磁通閘感測器相同之配線間距捲繞有線圈。在比較例之磁通閘感測器中，激磁效率係0.20Oe/mA。是故，可知本發明實施例之磁通閘感測器具有高激磁效率。

本發明第1實施形態之磁通閘感測器具將螺線管線圈 捲繞至端部份1之端之構造，從螺線管線圈之匝數多及端部份1之寬度寬於中央部份2之寬度，可知在端部份1產生之磁束集中在中央部份2。因而，中央部份2之磁束密度高於端部份1之磁束密度，中央部份2之外觀上之激磁線圈所作的磁場Hexc之值增大。藉此，本發明第1實施形態之磁通閘感測器具有高激磁效率。

第11圖係顯示以三維有限元素法計算第4圖所示之本發明第1實施形態磁通閘感測器之激磁電流通電時之磁心內部截面a-a’的磁束密度之結果之圖表。在磁通閘感測器之磁心中，由於形成端部份1之寬度B寬，中央部份2之寬度C窄之構造，故從第1圖可知中央部份2之磁束密度高於端部份1之磁束密度，因較少之電流值，中央部份2之磁束密度飽和。此點顯示在本發明第1實施形態之磁通閘感測器中，外觀上之激磁線圈所作之磁場Hexc加大，激磁效率增大。

如以上所說明，在本發明第1實施形態中，在以薄膜形成之磁通閘感測器中，為補充令磁通閘感測器小型時之反磁場之靈敏度的降低，而使用H型磁心，可縮小檢測部份之反磁場。藉此，可構成即使小型，靈敏度仍高之磁通閘感測器。

如以上所說明，在本發明第1實施形態，在H型磁心，於兩端部之寬度寬之端部份1捲繞激磁線圈。藉激磁線圈於磁心產生之磁束可以磁心兩端之寬度寬的端部份1之截面積×磁束密度表示。於對激磁線圈通電交流電流之際，藉激磁線圈於磁心產生之磁束被導引至與磁心之端部份連續， 且寬度窄之磁心的中央部份2。此時，使用磁心之端部份1之寬度B、中央部份2之寬度C，則磁心之中央部份1之截面積為兩端之寬度寬的端部份1之截面積之C/B倍。在從磁心之兩端之端部份1將磁束導引至中央部份2之過程中，若無磁束之損失，在端部份1與中央部份2，磁束便相同，故中央部份2之磁束密度為端部份1之磁束密度之B/C倍。是故，當使磁心之端部份1與中央部份2之寬度的比越來越大時，磁束密度便躍升。

如以上說明，在本發明第1實施形態中，激磁線圈與檢測線圈獨立捲繞。藉此，可任意設定激磁線圈及檢測線圈之匝數、配線寬度或配線間空間。因此，可按對感測器要求之規格，自由設計激磁線圈及檢測線圈。

如以上說明，在本發明第1實施形態中，在磁心全範圍捲繞螺線管線圈。是故，與在專利文獻1及專利文獻4揭示之構造比較，螺線管線圈之匝數增加，而可增加於磁心產生之磁束。因此，中央部份2之磁束密度增高，磁感測器之檢測靈敏度提高。

在從磁心兩端之端部份1連結至中央部份2之部份，有如第1A圖般接近直角之角度，而寬度陡峭地變窄時，由於在角之部份磁束易局部飽和，故有磁束之損失產生之可能性。另一方面，如第1B圖般，於磁心之端部份1與中央部份2之交界設錐形時，可抑制局部之磁束之飽和，而可使磁心之中央部份2之磁束密度提高。

就橫軸靈敏度加以記述。第13圖係顯示在上述比較例 磁通閘感測器，相對於與將在膜面內垂直相交之方向之磁場施加至0Oe~10Oe時的感磁方向垂直相交之磁場之拾波電壓波形的圖表。從第13圖可知，藉與感磁方向垂直相交之磁場之施加，拾波電壓產生之時機及拾波電壓之峰值高度變化，而具有橫軸靈敏度。可知特別是4Oe~6Oe左右之外部磁場之變化顯著。當對與感測器之感磁方向垂直相交之磁場具此種特性，而仍僅檢測出0.3Oe左右之地磁時，則對方位精確度之影響小。然而，實際搭載於電子機器來使用時，施加從搭載於機器內之零件產生之磁場。從搭載於此機器內之零件產生之磁場對作為檢測對象之地磁，形成偏移，而有無法進行正確測量之情形。因而，需測量、計算從搭載於周圍之零件產生之偏移磁場，來進行校正，以量測地磁。然而，如前述，當對與感測器之感磁方向垂直相交之方向之磁場具有輸出變動的特性，偏移磁場便重疊於相對於感測器垂直相交之方向時，不僅偏移磁場之計算值自身之誤差增大，且因偏移磁場重疊，輸出變化，故地磁之檢測精確度降低。

另一方面，第14圖係顯示在本發明上述實施例磁通閘感測器中，對與同樣地將在膜面內垂直相交之方向之磁場施加至0Oe~10Oe時的感磁方向垂直相交之磁場之拾波電壓波形的圖表。可知因與感磁方向垂直相交之磁場之施加，拾波電壓產生之時機及拾波電壓之峰值高度的變化幾乎沒有，橫軸靈敏度非常小。

為磁通閘感測器時，可藉激磁電流擴大感測器具有之 磁場之動態範圍，如第10圖所示，可在一直保持良好線形性之狀態下，確保±10Oe以上之大動態範圍。藉如此具有大動態範圍，可大幅取得偏移磁場之校正範圍。

此時，因縮小對與感測器之感磁方向垂直相交之磁場的影響，而可在大範圍之磁場，提高偏移磁場之校正精確度，而可提高在機器內部之配置之自由度。

第2實施形態

第12圖係用以說明本發明第2實施形態磁通閘感測器之激磁線圈及檢測線圈之捲繞方式的圖。

在第1實施形態中，僅於磁心兩端之寬度寬之端部份1捲繞激磁線圈。相對於此，在第2實施形態中，不僅於兩端部之寬度寬之端部份1，亦於寬度窄之中央部份2捲繞為激磁線圈之第1螺線管線圈9。即，激磁線圈捲繞於磁心全體之周圍，為檢測線圈之第2螺線管線圈10僅捲繞於磁心之中央部份2。此捲繞方式亦可獲得與前述第1實施形態相同之作用效果。

第3實施形態

就本發明第3實施形態作說明。

本發明第3實施形態之磁通閘感測器之磁心係與本發明第1實施形態之磁通閘感測器相同之結構，但螺線管線圈之動作不同。即，本發明第3實施形態之磁通閘感測器之磁心與本發明第1實施形態同樣地，呈如第1A圖-第1B圖之H型形狀。本發明第3實施形態之磁通閘感測器之磁心具有端部份1及中央部份2。端部份1之寬度B寬於中央部份2之寬度 C。在本發明第3實施形態中，與本發明第1實施形態不同捲，繞於端部份1周圍之第1螺線管線圈係拾波線圈。捲繞於中央部份2周圍之第2螺線管線圈係激磁線圈。

與本發明第1實施形態同樣地，本發明第3實施形態之磁通閘感測器之上面圖如第4圖。在本發明第3實施形態中，與本發明第1實施形態不同，第1螺線管線圈9係拾波線圈，第2螺線管線圈10係激磁線圈。磁心3之寬度窄之中央部份2藉對捲繞於其周圍之第2螺線管線圈10通電而激磁。另一方面，於磁心3之寬度寬之端部份1施加感應電壓，其感應電壓可以捲繞於端部份1之周圍之第1螺線管線圈9檢測。

本發明第3實施形態之磁通閘感測器之製作方法與本發明第1實施形態相同。在本發明第3實施形態之磁通閘感測器中，亦可獲得與前述第1實施形態相同之作用效果。

以上，就本發明之較佳實施形態作了說明，並舉例，該等僅為發明之例示，不應視為限定者，追加、刪除、置換及其他變更在不脫離本發明範圍之範圍皆可進行。即，本發明非以前述實施形態限定者，而是以申請專利範圍之範圍予以限定者。

產業之可利用性

本發明之磁通閘感測器可利用作為小型磁感測器，又該磁感測器作為電子羅盤等，可廣泛地利用於可攜式導航裝置、遊戲控制器等。

1‧‧‧端部份

2‧‧‧中央部份

3‧‧‧磁心

4‧‧‧第1配線層

5‧‧‧第1絕緣層

6‧‧‧第2絕緣層

7‧‧‧第2配線層

8‧‧‧開口部

9‧‧‧第1螺線管線圈

10‧‧‧第2螺線管線圈

11，12‧‧‧電極接觸墊

20‧‧‧第1磁通閘感測器

30‧‧‧第2磁通閘感測器

40‧‧‧第3磁通閘感測器

50‧‧‧信號處理用IC

61，71‧‧‧線圈

100‧‧‧基板

A‧‧‧磁心之長向長度

B‧‧‧端部份1之寬度

C‧‧‧中央部份2之寬度

D‧‧‧端部份1之長向長度

第1A圖係顯示本發明第1實施形態磁通閘感測器之磁心之端部份形狀為角形時的例之平面圖。

第1B圖係顯示本發明第1實施形態磁通閘感測器之磁心之端部份1與中央部份的交界呈錐形時之例之平面圖。

第2(a)圖~第2(c)圖係顯示本發明第1實施形態之磁通閘感測器之動作原理的圖表。

第3圖係顯示本發明第1實施形態磁通閘感測器之磁心之磁化狀態的時間變化之磁滯曲線。

第4圖係概略地顯示本發明第1實施形態之磁通閘感測器之上面圖。

第5圖係沿著第4圖之線a-a’切斷之截面圖。

第6A圖係沿著第4圖之線b-b’切斷之截面圖，係顯示磁通閘感測器之製程之圖。

第6B圖係沿著第4圖之線b-b’切斷之截面圖，係顯示磁通閘感測器之製程之圖。

第6C圖係沿著第4圖之線b-b’切斷之截面圖，係顯示磁通閘感測器之製程之圖。

第6D圖係沿著第4圖之線b-b’切斷之截面圖，係顯示磁通閘感測器之製程之圖。

第6E圖係沿著第4圖之線b-b’切斷之截面圖，係顯示磁通閘感測器之製程之圖。

第7A圖係用以說明本發明第1實施形態磁通閘感測器之磁心形狀之例的圖。

第7B圖係用以說明本發明第1實施形態磁通閘感測器 之磁心形狀之例的圖。

第7C圖係用以說明本發明第1實施形態磁通閘感測器之磁心形狀之例的圖。

第8圖係本發明第1實施形態之電子羅盤之概略立體圖。

第9圖係顯示本發明第1實施形態之磁通閘感測器之拾波電壓波形的圖表。

第10圖係顯示本發明第1實施形態磁通閘感測器之輸出之外部磁場相依性的圖表。

第11圖係顯示本發明第1實施形態磁通閘感測器之磁心內部之磁束密度的計算結果之圖表。

第12圖係用以說明本發明第2實施形態磁通閘感測器之激磁線圈及檢測線圈之捲繞方式的圖。

第13圖係顯示比較例磁通閘感測器之相對於與感磁方向垂直相交之磁場的拾波電壓波形之圖表。

第14圖係顯示在本發明實施例之磁通閘感測器中，相對於與感磁方向垂直相交之拾波電壓波形的圖表。

第15圖係顯示習知磁通閘感測器之磁心形狀之概略圖。

1‧‧‧端部份

2‧‧‧中央部份

3‧‧‧磁心

8‧‧‧開口部

9‧‧‧第1螺線管線圈

10‧‧‧第2螺線管線圈

11，12‧‧‧電極接觸墊

a,a’,b,b’‧‧‧線

Claims (21)

1. 一種磁通閘感測器，係包含有：第1配線層，係形成於基板上者；第1絕緣層，係形成為覆蓋前述第1配線層者；磁心，係形成於前述第1絕緣層上，並具有中央部份、以及第1及第2端部份者，該第1及第2端部份與前述中央部份連續，且具寬於前述中央部份之寬度的寬度，而位於前述中央部份之兩端；第2絕緣層，係覆蓋前述磁心，並形成於前述第1絕緣層上者；及第2配線層，係形成於前述第2絕緣層上者；而，前述第1配線層及前述第2配線層具有複數個相互大致平行之配線，前述第1配線層之配線及前述第2配線層之配線的兩端藉由前述第1絕緣層及前述第2絕緣層之選擇性去除之部份電性連接，並於前述第1及第2端部份捲繞有螺旋狀第1螺線管線圈，於前述中央部份捲繞有螺旋狀第2螺線管線圈。
2. 如申請專利範圍第1項之磁通閘感測器，其中前述第1及第2端部份之寬度B與前述第1及第2端部份之長向長度D的比B/D之值小於1。
3. 如申請專利範圍第1項之磁通閘感測器，其中前述第1螺線管線圈包含捲繞於前述第1端部份之第3螺線管線圈及捲繞於前述第2端部份之第4螺線管線圈，前述第3螺線管線圈及前述第4螺線管線圈連接成串聯，且匝數大 致相同。
4. 如申請專利範圍第1項之磁通閘感測器，其中前述第1螺線管線圈捲繞於前述中央部份、前述第1及第2端部份。
5. 如申請專利範圍第1至4項中任一項之磁通閘感測器，其中前述前述第1端部份及第2端部份形成前述磁心之終端。
6. 如申請專利範圍第1至4項中任一項之磁通閘感測器，其中前述磁心沿著與磁通閘感測器之感磁方向一致之該長向，僅由前述第1端部份、前述中央部分、及前述第2端部份所構成。
7. 如申請專利範圍第1至4項中任一項之磁通閘感測器，其中該磁通閘感測器為使用相位延遲方法(phase-delay method)之磁通閘感測器。
8. 一種電子羅盤，係包含有：基板；及第1、第2及第3磁通閘感測器，係配置於前述基板上，並配置成分別沿著3軸各軸者，且，前述第1、第2及第3磁通閘感測器各具有：第1配線層，係形成於基板上者；第1絕緣層，係形成為覆蓋前述第1配線層者；磁心，係形成於前述第1絕緣層上，並具有中央部份、以及第1及第2端部份者，該第1及第2端部份與前述中央部份連續，且具寬於前述中央部份之寬度的寬度，而位於前述中央部份之兩端； 第2絕緣層，係覆蓋前述磁心，並形成於前述第1絕緣層上者；及第2配線層，係形成於前述第2絕緣層上者；而，前述第1配線層及前述第2配線層具有複數個相互大致平行之配線，前述第1配線層之配線及前述第2配線層之配線的兩端藉由前述第1絕緣層及前述第2絕緣層之選擇性去除之部份電性連接，並於前述第1及第2端部份捲繞有螺旋狀第1螺線管線圈，於前述中央部份捲繞有螺旋狀第2螺線管線圈。
9. 如申請專利範圍第8項之電子羅盤，其中前述第1及第2端部份之寬度B與前述第1及第2端部份之長向長度D的比B/D之值小於1。
10. 如申請專利範圍第8項之電子羅盤，其中前述第1螺線管線圈包含捲繞於前述第1端部份之第3螺線管線圈及捲繞於前述第2端部份之第4螺線管線圈，前述第3螺線管線圈及前述第4螺線管線圈連接成串聯，且匝數相同。
11. 如申請專利範圍第8項之電子羅盤，其中前述第1螺線管線圈捲繞於前述中央部份、前述第1及第2端部份。
12. 如申請專利範圍第8至11項中任一項之電子羅盤，其中前述前述第1端部份及第2端部份形成前述磁心之終端。
13. 如申請專利範圍第8至11項中任一項之電子羅盤，其中前述磁心沿著與磁通閘感測器之感磁方向一致之該長向，僅由前述第1端部份、前述中央部分、及前述第2端部份所構成。
14. 如申請專利範圍第8至11項中任一項之電子羅盤，其中該磁通閘感測器為使用相位延遲方法之磁通閘感測器。
15. 一種磁通閘感測器，係至少包含有：第1配線層；第1絕緣層，係形成為覆蓋前述第1配線層者；磁心，係形成於前述第1絕緣層上，並具有檢測部、以及第1及第2激磁部者，該第1及第2激磁部與前述檢測部連續，且具寬於前述檢測部之寬度的寬度，而位於前述檢測部兩端；第2絕緣層，係覆蓋前述磁心，並形成於前述第1絕緣層上者；及第2配線層，係形成於前述第2絕緣層上者；而，前述第1配線層及前述第2配線層具有複數個相互大致平行之配線，前述第1配線層之配線及前述第2配線層之配線的兩端藉由前述第1絕緣層及前述第2絕緣層之選擇性去除之部份電性連接，並於前述第1及第2激磁部捲繞有螺旋狀激磁線圈。
16. 如申請專利範圍第15項之磁通閘感測器，其中前述激磁線圈包含捲繞於前述第1激磁部之第1激磁線圈及捲繞於前述第2激磁部之第2激磁線圈，前述第1激磁線圈及前述第2激磁線圈連接成串聯，俾可使產生之磁場為同一方向。
17. 如申請專利範圍第15項之磁通閘感測器，其中前述激磁線圈捲繞於前述激磁部及形成於前述磁心之中央部之 檢測部。
18. 如申請專利範圍第15至17項中任一項之磁通閘感測器，其中前述第1激磁部及前述第2激磁部形成前述磁心之終端。
19. 如申請專利範圍第15至17項中任一項之磁通閘感測器，其中前述磁心沿著與磁通閘感測器之感磁方向一致之該長向，僅由前述第1激磁部、前述檢測部、及前述第2激磁部所構成。
20. 如申請專利範圍第15至17項中任一項之磁通閘感測器，其中該磁通閘感測器為使用相位延遲方法之磁通閘感測器。
21. 一種電子羅盤，係藉在1個基板上將3個申請專利範圍第15項至第17項中任一項之磁通閘感測器配置成分別沿著3軸各軸而構成。