TWI431731B - 半導體裝置及其製造方法 - Google Patents

Description

半導體裝置及其製造方法

本發明係有關於形成模型封膠的半導體裝置及其製造方法。

半導體裝置具備形成於基板上的元件、以及覆蓋基板與元件而形成的模型封膠。模型封膠是為了防止元件接觸外部的水分或異物等而形成。在此，模型封膠大多會透過一層做為表面保護膜而形成於基板或元件上的氮化膜來包覆基板與元件。專利文獻1中揭露了在做為表面保護膜而形成的氮化膜上具備有模型封膠的半導體裝置。在這個情況下，會希望模型封膠相對於氮化膜沒有間隙的緊密接合。

專利文獻1：特開2006-310508號公報

氮化膜的耐濕性或機械強度優良，因此廣泛地做為表面保護膜來使用。然而，因氮化膜殘存很高的舒張應力，使得要形成於氮化膜上的模型封膠容易脫落。

本發明為了解決上述的問題，而提供一種能夠形成氮化膜來做為表面保護膜，並且抑制模型封膠脫落的半導體裝置及其製造方法。

本發明的半導體裝置，包括基板；元件，形成於該基板上；氮化膜，形成於該基板上；剝離防止膜，形成於該氮化膜上；以及模型封膠，以覆蓋該剝離防止膜與該元件的方式形成。其中該剝離防止膜殘留有收縮應力。

本發明的半導體裝置的製造方法，包括：形成氮化膜於基板上的步驟；形成多晶矽於該氮化膜上的步驟；在該氮化膜上形成能夠以氟酸去除的犧牲膜的步驟；利用該犧牲膜形成導體的步驟；以氟酸除去該犧牲膜的步驟；以及形成模型封膠於該多晶矽上的步驟。

根據本發明，能夠形成氮化膜來做為表面保護膜，並且抑制模型封膠脫落。

實施例1

第1圖係本發明實施例1的半導體裝置的剖面圖。半導體裝置10以加速度感應器構成。半導體裝置10具備Si板12。Si板12上形成絕緣膜14。絕緣膜14上形成配線層16。絕緣層14的表面與配線層16的表面沒有高低差地連接在一起。Si板12、絕緣膜14及配線層16統稱為基板18。

絕緣膜14上與配線層16上形成有氮化膜20。氮化膜20具有開口使配線層16的一部分露出。氮化膜20上形成有多晶矽22。多晶矽22殘存有收縮應力。

半導體裝置10形成有做為加速度感應器的樑的可動部24。又形成有支持可動部24的支持部26。支持部26通過氮化膜20的開口連接配線層16。氮化膜20上形成有密封部28，包圍住可動部24與支持部26。密封部28上固定有玻璃蓋30。密封部28與玻璃蓋30確保了空間34。空間34的內部密封了上述的可動部24與支持部26。而可動部24、支持部26、密封部28及玻璃蓋30統稱感測部。

氮化膜20上形成有電極襯墊32。電極襯墊32是為了與外部電性連接而形成。電極襯墊32的一部分透過氮化膜20的開口連接到配線層16。因此電極襯墊32與支持部26透過配線層16電性連接。而模型封膠36以包覆多晶矽22、感測部、電極襯墊32的方式形成。模型封膠36的形成是為了防止感測部及電極襯墊32碰到水分或異物。

第2圖係本發明實施例1的半導體裝置平面圖。第2圖中省略圖示模型封膠36。如第2圖所示，上述的多晶矽22形成於感測部與電極襯墊32之間，以及各電極襯墊32之間。

第3圖係表示本發明實施例1的半導體裝置的製造方法的流程圖。按照第3圖的步驟來說明半導體裝置10的製造方法。首先，氮化膜20上形成多晶矽22(步驟50)。第4圖係表示氮化膜20上形成多晶矽的狀態圖。

接著在氮化膜20上形成犧牲膜70(步驟52)。犧牲膜70用來決定可動部24、支持部26、及密封部28的形狀，之後再被除去。第5圖係表示形成犧牲膜70的狀態圖。

接著，形成可動部24、支持部26及密封部28(步驟54)。可動部24、支持部26及密封部28任一者皆為導體。第6圖係表示形成可動部24、支持部26及密封部28的狀態圖。接著形成電極襯墊32(步驟56)。第7圖係表示形成電極襯墊32的狀態圖。

接著，除去犧牲膜70(步驟58)。犧牲膜70利用氟酸蝕刻來去除。此時，多晶矽22不會被氟酸蝕刻掉而殘存下來。第8圖係表示犧牲膜70被氟酸蝕刻後的狀態圖。

接著，在密封部28上安裝玻璃蓋30(步驟60)。第9圖係表示安裝玻璃蓋30的狀態圖。最後形成模型封膠36(步驟62)。藉由上述的製造方法，製造出第1圖所示的半導體裝置10。

另外，因為氮化膜殘存有相當強的舒張應力，在氮化膜上形成模型封膠後，模型封膠仍有可能剝落。然而根據本發明實施例1的半導體裝置10，能夠防止模型封膠的剝落。也就是說，因為在舒張應力殘留的氮化膜20上形成有殘留壓縮應力的多晶矽22，所以兩者的應力互相抵銷而減弱。而模型封膠36形成於應力弱的多晶矽22上。因此可以形成氮化膜20並同時防止模型封膠36的剝落。

如參照第2圖時的說明，多晶矽22形成於感測部與電極襯墊32之間，以及各電極襯墊32之間。因此根據本發明實施例1的半導體裝置10，能夠防止感測部與電極襯墊32之間的模型封膠剝落。因此，能夠防止感測部與電極襯墊32之間短路。而能夠防止電極襯墊32之間的模型封膠剝離。

為了防止模型封膠的剝離，必須考量到模型封膠以及與其接觸的材料的線膨脹係數。本發明實施例1的半導體裝置10中，模型封膠36、多晶矽22、氮化膜20的線膨脹係數分別為17[ppm/K]、2.5[ppm/K]、2.8[ppm/K]左右。模型封膠36以及與其接觸的多晶矽22及氮化膜20的線膨脹係數為近似值，因此能夠防止因線膨脹係數的差異造成的模型封膠剝落。

多晶矽22為氟酸無法蝕刻的材料。因此，能在氟酸處理前形成多晶矽22。藉此，能夠在氮化膜20形成後的表面幾乎平坦的狀態下形成多晶矽22，使得要加工多晶矽22的圖案變得容易。

第10圖係表示本發明實施例1的半導體裝置的變形例平面圖。多晶矽72以包圍電極襯墊32的方式形成。因此能夠防止電極襯墊32周圍的模型封膠剝落。第11圖係表示本發明實施例1的半導體裝置的變形例平面圖。多晶矽74以包圍電極襯墊32及感測部的方式形成。因此，能夠防止電極襯墊32的周圍及感測器的周圍的模型封膠剝落。

半導體裝置10雖形成加速度感測器，但本發明並不限定於此。也就是說，本發明能夠廣泛地應用於在氮化膜上形成模型封膠的情形。而本發明實施例1的感測部可以是其他的元件，而沒有特別限定

本發明實施例1的半導體裝置10中，使用多晶矽22來做為防止模型封膠36剝離的剝離防止膜，但本發明並不限定於此。剝離防止膜所需要的特性是有殘留的收縮應力、線膨脹係數與氮化膜及模型封膠的線膨脹係數近似、氟酸無法蝕刻。剝離防止膜只要具有這些特性，並沒有特別限定於多晶矽。因此，例如也可以將非晶矽膜做為剝離防止膜。另外，不需要在氟酸處理前形成剝離防止膜的時候，剝離防止膜也可以是氟酸能夠蝕刻的材料。

實施例2

第12圖係本發明實施例2的半導體裝置的剖面圖。半導體裝置76與本發明實施例1的半導體裝置10有許多相似點，因此僅說明與半導體裝置10的差異點。半導體裝置76具備多晶矽78。多晶矽78不只形成於感測部分與電極襯墊32之間，也形成在密封部28的正下方。藉此，密封部28與配線層16之間形成有氮化膜20與多晶矽78。

根據本發明實施例2的半導體裝置，氮化膜20即使有孔洞等缺陷，之後形成的高阻抗多晶矽78會覆蓋這些孔洞。因此，即使在密封部28的正下方形成配線層16，也能確實地防止兩者之間的短路。其中，半導體裝置76與本發明實施例1一樣可以有相同程度的變形。

10．．．半導體裝置

12．．．Si板

14．．．絕緣膜

16．．．配線層

18．．．基板

20．．．氮化膜

22．．．多晶矽

24．．．可動部

26．．．支持部

28．．．密封部

30．．．玻璃蓋

32．．．電極襯墊

34．．．空間

36．．．模型封膠

70．．．犧牲膜

74．．．多晶矽

76．．．半導體裝置

78．．．多晶矽

第1圖係本發明實施例1的半導體裝置的剖面圖。

第2圖係本發明實施例1的半導體裝置平面圖。

第3圖係表示本發明實施例1的半導體裝置的製造方法的流程圖。

第4圖係表示氮化膜上形成多晶矽的狀態圖。

第5圖係表示形成犧牲膜的狀態圖。

第6圖係表示形成可動部、支持部及密封部的狀態圖。

第7圖係表示形成電極襯墊的狀態圖。

第8圖係表示犧牲膜被氟酸蝕刻後的狀態圖。

第9圖係表示安裝玻璃蓋的狀態圖。

第10圖係表示本發明實施例1的半導體裝置的變形例平面圖。

第11圖係表示本發明實施例1的半導體裝置的變形例平面圖。

第12圖係本發明實施例2的半導體裝置的剖面圖。

10．．．半導體裝置

12．．．Si板

14．．．絕緣膜

16．．．配線層

18．．．基板

20．．．氮化膜

22．．．多晶矽

24．．．可動部

26．．．支持部

28．．．密封部

30．．．玻璃蓋

32．．．電極襯墊

34．．．空間

36．．．模型封膠

Claims (7)

1. 一種半導體裝置，包括基板；元件，形成於該基板上；氮化膜，形成於該基板上；剝離防止膜，形成於該氮化膜上；模型封膠，以覆蓋該剝離防止膜與該元件的方式形成；以及複數的電極襯墊，形成於該基板上並且被該模型封膠覆蓋，其中該剝離防止膜殘留有收縮應力，該剝離防止膜以包圍該複數的電極襯墊及該元件的方式形成。
2. 如申請專利範圍第1項所述之半導體裝置，更包括：複數的電極襯墊，形成於該基板上並且被該模型封膠覆蓋，其中該剝離防止膜形成於該元件與該複數的電極襯墊之間，以及各該複數的電極襯墊之間。
3. 如申請專利範圍第1或2項所述之半導體裝置，其中該元件為加速度感測器的感測部，該基板內形成有配線層，該感測部與該複數的電極襯墊透過該配線層電性連接，該剝離防止膜為氟酸無法蝕刻的膜。
4. 如申請專利範圍第1項所述之半導體裝置，其中該元件包括形成於該剝離防止膜上的導體，在該基板中，該導體的正下方形成有配線層。
5. 如申請專利範圍第1項所述之半導體裝置，其中該剝離防止膜是以多晶矽或非晶矽所形成。
6. 一種半導體裝置的製造方法，包括：形成氮化膜於基板上的步驟；形成多晶矽於該氮化膜上的步驟；在該氮化膜上形成能夠以氟酸去除的犧牲膜的步驟；利用該犧牲膜形成導體的步驟；以氟酸除去該犧牲膜的步驟；以及形成模型封膠於該多晶矽上的步驟。
7. 一種半導體裝置，包括基板；元件，形成於該基板上；氮化膜，形成於該基板上；剝離防止膜，形成於該氮化膜上；模型封膠，以覆蓋該剝離防止膜與該元件的方式形成；導體，形成於該剝離防止膜上；以及配線層，形成在該基板中該導體的正下方，其中該剝離防止膜殘留有收縮應力。