TWI430301B - 薄膜元件之製造方法 - Google Patents

Description

薄膜元件之製造方法

本發明係關於具備積層之下部導體層、介電體膜以及上部導體層之薄膜元件及其製造方法。

近年來，隨著行動電話機等高頻電子機器之小型化、薄型化之要求，而希望搭載於高頻電子機器上之電子零件小型化、低背化。電子零件中都具備有電容器。電容器通常具有介電體層、以及一對以夾隔該介電體層之方式而配置之導體層。

對於具備電容器之電子零件，為了實現小型化、低背化，重要的為縮小一對導體層介隔介電體層而對向之區域之面積以及縮小電容器之構成層數。習知，主要使用介電常數大之材料作為構成介電體層之介電體材料、或者縮小介電體層之厚度，藉此而實現縮小上述區域之面積與縮小電容器之構成層數。

習知，作為具備電容器之電子零件，於日本專利特開2003－347155號公報中所揭示之薄膜電容器(thin film capacitor)以及於日本專利特開2003－17366號公報中所揭示之薄膜電容器元件已為人所知。於日本專利特開2003－347155號公報中所揭示之薄膜電容器，其具有採用薄膜形成技術而於基板上依序成膜之下部電極層、介電體層以及上部電極層。於日本專利特開2003－17366號公報中所揭示之薄膜電容器元件，其具有採用薄膜形成技術而於基板上依序成膜之下部電極、介電體層以及上部電極。於日本專利特開2003－17366號公報中，揭示有使配置於下部電極及其周圍之絕緣體層之上表面平坦化，以於其上成膜介電體層之技術。於本案中，如上述薄膜電容器或薄膜電容器元件，將採用薄膜形成技術所形成之電子零件稱為薄膜元件。

再者，於日本專利特開2002－93952號公報中，揭示有具備下述部分之電子零件用基板：絕緣性基板；底層電極，其藉由薄膜形成法而形成於該絕緣性基板上；Ni電鍍膜，其形成於該底層電極上，膜厚為0.5 μ m~1.0 μ m；以及第2電鍍膜，其形成於該Ni電鍍膜上，由錫焊性優於Ni之金屬構成。

於具備電容器之薄膜元件中，採用薄膜形成技術而形成有介電體層，故可縮小介電體層之厚度，其結果可使薄膜元件低背化。然而，於具備電容器之薄膜元件中，若介電體層之厚度變小，則會產生電容器之特性與預期特性不同；或電容器之耐電壓下降；或者製品間電容器之特性或耐電壓之不均變大之問題。以下，參照圖12，就該問題進行詳細說明。

圖12係表示具備電容器之薄膜元件結構之一例之剖面圖。圖12所示之薄膜元件具備：於基板101上所配置之下部導體層102；於基板101及下部導體層102上所配置之介電體層103；以及在與下部導體層102之間夾隔介電體層103之位置處所配置之上部導體層104。該薄膜元件採用薄膜形成技術，於基板101上依序成膜下部導體層102、介電體層103、以及上部導體層104而形成。

於圖12所示之薄膜元件中，下部導體層102必須具有一定程度之厚度，以可流通足夠之電流。因此，下部導體層102之形成方法可採用例如電鍍法。且說，電鍍法係將到達被電鍍物表面之金屬離子接受電子後還原成金屬，再置入金屬晶格中，藉此使金屬結晶逐漸成長。當該金屬結晶之成長過程結束時，電鍍膜達到平衡狀態。然而，於剛形成後之電鍍膜中，有時會存在上述金屬結晶之成長過程未結束而未達到平衡狀態之部分。以形成銅電鍍膜之情況為例，有時於未達到上述平衡狀態之部分中，存在硫酸銅、磷、氯、鈉等未反應之殘留物質。於含有該等殘留物質之下部導體層102上成膜介電體層103時，下部導體層102中之殘留物質有時會擴散至介電體層103中。於是，介電體層103之介電常數、介電損耗正切等特性變化，由此可能產生該特性與預期特性不同之情況。其結果有時會導致例如：電容器之特性與預期特性不同；或介電體層103之絕緣性下降，使電容器之耐電壓下降；或者製品間電容器之特性或耐電壓之不均變大。

又，於包含未達到平衡狀態之部分之下部導體層102上成膜介電體層103時，由於介電體層103之成膜過程中下部導體層102受到加熱，使下部導體層102中未達到平衡狀態之部分之狀態發生變化，其結果有時會導致與介電體層103連接之下部導體層102上面之表面粗糙度變大。以此，當下部導體層102之上面之表面粗糙度變大時，介電體層103之厚度變得不均勻。於是，於介電體層103中產生厚度特別小之部分，該部分之絕緣性下降，有時使電容器之耐電壓極端下降。於此情況下，易產生因介電體層103之絕緣破壞等而導致之電容器短路不良。又，當介電體層103之厚度不均勻時，製品間電容器之耐電壓之不均會變大。

又，當具備電容器之薄膜元件用於高頻時，若下部導體層102之上面之表面粗糙度大，則下部導體層102之表皮電阻增大，其結果有時會導致下部導體層102之訊號傳送特性劣化。

於日本專利特開2003－347155號公報、日本專利特開2003－17366號公報以及日本專利特開2002－93952號公報中，均未揭示針對上述問題點之解決策略。再者，上述問題點不僅存在於具備電容器之薄膜元件中，還普遍存在於具備積層之下部導體層、介電體膜以及上部導體層之薄膜元件中。

本發明之目的在於提供薄膜元件及其製造方法，該薄膜元件係具備積層之下部導體層、介電體膜以及上部導體層者，可防止由於下部導體層中未達到平衡狀態之部分致使介電體膜之特性發生變化，或介電體膜之厚度均勻性下降。

本發明之薄膜元件具備：下部導體層；介電體膜，其配置於下部導體層上；以及上部導體層，其配置於介電體膜上。

於本發明之薄膜元件中，下部導體層具有：由金屬而構成之第1層、以及配置於第1層與介電體膜之間並由金屬而構成之第2層。第2層之金屬結晶粒徑小於第1層之金屬結晶粒徑。

於本發明之薄膜元件中，下部導體層之第2層中金屬結晶粒徑小於下部導體層之第1層中金屬結晶粒徑。此關係可藉由下述方式而實現：例如採用電鍍法而形成第1層，並採用物理氣相沈積法或化學氣相沈積法而形成第2層。於此情況下，第2層從形成後起，即成為大致平衡狀態。

本發明之薄膜元件之製造方法具備下述步驟：採用電鍍法而形成第1層之步驟；採用物理氣相沈積法或化學氣相沈積法，於第1層上形成第2層之步驟；於第2層上對介電體膜進行成膜之步驟；以及於介電體膜上形成上部導體層之步驟。

於本發明之薄膜元件之製造方法中，下部導體層之第1層係採用電鍍法而形成，下部導體層之第2層係採用物理氣相沈積法或化學氣相沈積法而形成。以此方式而形成之第2層於形成後，即成為大致平衡狀態。

於本發明之薄膜元件之製造方法中，第2層之金屬結晶粒徑亦可小於第1層之金屬結晶粒徑。

於本發明之薄膜元件或其製造方法中，第2層之上表面之最大高度粗糙度亦可小於第1層之上表面之最大高度粗糙度。

又，於本發明之薄膜元件或其製造方法中，介電體膜之厚度亦可在0.02 μ m~1 μ m之範圍內。

又，於本發明之薄膜元件或其製造方法中，構成第1層之金屬亦可包含Cu、Ag、Al中之任一者，構成第2層之金屬亦可包含Cu、Ag、Al、Cr、Ti、Ni、Ni－Cr、Au中之任一者。

又，於本發明之薄膜元件或其製造方法中，下部導體層、介電體膜以及上部導體層亦可構成電容器。

於本發明之薄膜元件中，下部導體層具有：由金屬構成之第1層、以及配置於第1層與介電體膜之間並由金屬構成之第2層。第2層之金屬結晶粒徑小於第1層之金屬結晶粒徑。此關係可藉由下述方式而實現：例如採用電鍍法以形成第1層，採用物理氣相沈積法或化學氣相沈積法以形成第2層。第2層於形成後，即成為大致平衡狀態。因此，根據本發明，可防止由於下部導體層中未達到平衡狀態之部分而導致介電體膜之特性發生變化，或介電體膜之厚度均勻性下降。

於本發明之薄膜元件之製造方法中，下部導體層之第1層係採用電鍍法而形成，下部導體層之第2層係採用物理氣相沈積法或化學氣相沈積法而形成。以此方式而形成之第2層於形成後，即成為大致平衡狀態。因此，根據本發明，可防止由於下部導體層中未達到平衡狀態之部分致使介電體膜之特性發生變化，或介電體膜之厚度均勻性下降。

本發明之其他目的、特徵以及益處，將由下述說明而可充分明瞭。

以下，參照圖式，就本發明之實施形態進行詳細說明。首先，參照圖1，就本發明之一實施形態之薄膜元件進行說明。圖1係本實施形態之薄膜元件之剖面圖。如圖1所示，本實施形態之薄膜元件1具備：基板2；配置於該基板2上之由絕緣材料構成之平坦化膜3；以及設置於該平坦化膜3上之電容器4。電容器4具有：配置於平坦化膜3上之下部導體層10；配置於該下部導體層10上之介電體膜20；以及配置於該介電體膜20上之上部導體層30。

下部導體層10與上部導體層30分別被圖案化為特定形狀。介電體膜20以覆蓋下部導體層10之上面與側面以及平坦化膜3上面之方式配置。上部導體層30配置在與下部導體層10之間夾隔介電體膜20之位置處。下部導體層10與上部導體層30於電容器4中，構成一對夾隔介電體膜20而對向之電極。

基板2例如由絕緣材料(介電體材料)而構成。構成基板2之絕緣材料可為無機材料，亦可為有機材料。構成基板2之絕緣材料例如可使用Al₂ O₃ 。又，基板2亦可由半導體材料而構成。

構成平坦化膜3之絕緣材料可為無機材料，亦可為有機材料。構成平坦化膜3之無機材料例如可使用Al₂ O₃ 。當使用無機材料作為平坦化膜3之材料時，較佳為採用物理氣相沈積法(以下記作PVD(physical vapor deposition)法)或化學氣相沈積法(以下記作CVD(chemical vapor deposition)法)，來形成平坦化膜3。構成平坦化膜3之有機材料例如可使用樹脂。於此情況下，樹脂為熱可塑性樹脂及熱硬化性樹脂中之任一者均可。當使用樹脂等之有機材料作為平坦化膜3之材料時，較佳為將構成平坦化膜3之有機材料於具有流動性之狀態下，塗佈於基板2上，然後，使有機材料硬化，藉此形成平坦化膜3。又，平坦化膜3亦可由旋塗玻璃(Spin－on－Glass，SOG)膜而構成。又，平坦化膜3亦可利用噴墨技術形成。

平坦化膜3上表面之最大高度粗糙度Rz小於基板2上表面之最大高度粗糙度Rz。再者，最大高度粗糙度Rz為表示表面粗糙度之參數之一，定義為基準長度之輪廓曲線的峰高度之最大值與谷深度之最大值之和。又，平坦化膜3之厚度較佳為0.01 μ m~50 μ m之範圍內。

再者，當基板2之上面之表面粗糙度足夠小時，亦可不設置平坦化膜3，而於基板2上直接配置下部導體層10。

下部導體層10具有配置於平坦化膜3上之由金屬而構成之電極膜11；配置於該電極膜11上之由金屬而構成第1層12；以及配置於該第1層12與介電體膜20之間由金屬而構成之第2層13。第2層13之金屬結晶粒徑小於第1層12之金屬結晶粒徑。又，第2層13之上表面之最大高度粗糙度Rz較佳為小於第1層12之上表面之最大高度粗糙度Rz。

構成第1層12之金屬包含例如Cu、Ag、Al中之任一者。構成第2層13之金屬包含例如Cu、Ag、Al、Cr、Ti、Ni、Ni－Cr、Au中之任一者。

第1層12係採用電鍍法所形成。電極膜11採用以電鍍法而形成第1層12時之電極。第2層13係採用PVD法或CVD法所形成。

介電體膜20由介電體材料而構成。構成介電體膜20之介電體材料以無機材料為佳。構成介電體膜20之介電體材料例如可使用Al₂ O₃ 、Si₄ N₃ 或SiO₂ 。

上部導體層30形成例如與下部導體層10相同之結構。即，上部導體層30具有配置於介電體膜20上之由金屬構成之電極膜31；配置於該電極膜31上之由金屬構成第1層32；以及配置於該第1層32與介電體膜20之間由金屬構成之第2層33。第2層33之金屬結晶粒徑小於第1層32之金屬結晶粒徑。又，第2層33之上表面之最大高度粗糙度Rz較佳為小於第1層32之上表面之最大高度粗糙度Rz。再者，上部導體層30在無須於其上積層介電體層時，不必形成與下部導體層10相同之結構。例如，上部導體層30亦可不具有第2層33。

構成第1層32、第2層33之各金屬以及第1層32、第2層33之形成方法，與下部導體層10之第1層12、第2層13相同。

介電體膜20之厚度小於下部導體層10之厚度，例如在0.02 μ m~1 μ m之範圍內較佳，在0.05 μ m~0.5 μ m之範圍內更佳。下部導體層10之厚度為5 μ m~10 μ m之範圍內較佳。上部導體層30之厚度為5 μ m~10 μ m之範圍內較佳。

此處，就下部導體層10及上部導體層30之厚度為上述範圍內時較佳之理由進行說明。本實施形態之薄膜元件可利用於例如無線LAN(Local Area Network，區域網路)用及行動電話機用之帶通濾波器。於無線LAN中，使用頻帶為2.5 GHz之帶。若考慮該頻帶之通過損失，則下部導體層10及上部導體層30之厚度必須為3 μ m以上。即，當下部導體層10及上部導體層30之厚度未達3 μ m時，通過損失會變得過大。又，於行動電話機中，使用有800 MHz~1.95 GHz之頻帶。為了抑制該頻帶域中特別於低頻側之雜訊以及提高帶通濾波器之衰減特性，下部導體層10及上部導體層30之厚度必須為5 μ m以上。因此，下部導體層10及上部導體層30之厚度較佳為5 μ m以上。另一方面，若下部導體層10及上部導體層30過厚，則下部導體層10及上部導體層30之各上面之表面粗糙度會變大，使下部導體層10及上部導體層30之表皮電阻增大。或者，必須實施用以降低下部導體層10及上部導體層30各上面之表面粗糙度之平坦化處理步驟，而該平坦化處理製程繁雜。因此，就實用性而言，下部導體層10及上部導體層30之厚度較佳為10 μ m以下。

其次，參照圖2至圖11，就本實施形態之薄膜元件1之製造方法進行說明。再者，於以下說明中，列舉有各層材料及厚度之一例，但本實施形態之薄膜元件1之製造方法並非限定於其等。

圖2係表示本實施形態之薄膜元件1的製造方法之一步驟之剖面圖。於薄膜元件1之製造方法中，首先，如圖2所示，於基板2上形成平坦化膜3。此處之一例係將無機材料即Al₂ O₃ 作為構成平坦化膜3之絕緣材料，採用PVD法或CVD法而形成平坦化膜3。以此方式而形成之平坦化膜3與陶瓷相比非常緻密。此時平坦化膜3之厚度例如設形成5.5 μ m。

其次，如圖3所示，藉由研磨，使平坦化膜3之上表面平坦化。此情況下之研磨方法可使用例如化學機械研磨(以下記作CMP(chemical mechanical polishing))。使研磨後之平坦化膜3之厚度達到例如2.0 μ m。又，此處之一例係使研磨後之平坦化膜3之上表面之最大高度粗糙度Rz達到30 nm。再者，平坦化膜3上表面之研磨方法並非限於CMP，亦可為拋光研磨、精研研磨、切割研磨等其他研磨方法。又，平坦化膜3之上表面之平坦化處理亦可組合2種以上之研磨方法而進行。再者，當平坦化膜3上表面之最大高度粗糙度Rz即便在未使平坦化膜3之上表面平坦化時亦足夠小之情況下，可不採取研磨來使平坦化膜3之上表面平坦化。

又，作為平坦化膜3之材料，亦可使用樹脂等有機材料。於此情況下，亦可將構成平坦化膜3之有機材料於具有流動性之狀態下，塗佈於基板2上，然後，使有機材料硬化，藉此形成平坦化膜。又，平坦化膜3亦可由旋塗玻璃(SOG)膜而構成。又，平坦化膜3亦可利用噴墨技術而形成。於該等情況下，即便未研磨平坦化膜3之上面，亦可充分使平坦化膜3上面之最大高度粗糙度Rz降低。

其次，如圖4所示，例如利用濺鍍法，於基板2上成膜電極膜11。此處之一例係電極膜11藉由2層第1電極膜111及第2電極膜112所構成。第1電極膜111及第2電極膜112依序成膜於該基板2上。第1電極膜111之材料例如可使用Ti。第1電極膜111之厚度例如為5 nm。第2電極膜112之材料例如可使用Cu或Ni。第2電極膜112之厚度例如為100 nm。再者，亦可形成1層電極膜，來取代電極膜111、112。

其次，如圖5所示，將電極膜11作為電極，採用電鍍法，於電極膜11上形成第1層12。第1層12之材料可使用例如Cu。第1層12之厚度例如形成8 μ m。再者，採用電鍍法而形成第1層12時，較佳為控制電鍍浴之組成及電流密度，以調整析出粒之大小。

其次，如圖6所示，藉由研磨而使第1層12之上表面平坦化。此情況下之研磨方法可採用例如CMP。再者，第1層12之上表面之研磨方法並非限於CMP，亦可為拋光研磨、精研研磨、切割研磨等其他研磨方法。又，第1層12之上表面之平坦化處理亦可組合2種以上之研磨方法而進行。再者，當第1層12之上表面之最大高度粗糙度Rz在未使第1層12之上表面平坦化時亦足夠小之情況下，亦可不採取研磨來使第1層12之上表面平坦化。

其次，如圖7所示，採用PVD法或CVD法，於第1層12上形成第2層13。此處之一例係使用Cr作為第2層13之材料，並且第2層13採用濺鍍法而形成。又，設第2層13之厚度例如為0.3 μ m。

圖8表示下一步驟。於該步驟中，首先，於第2層13上，形成例如厚度8 μ m之光阻層。其次，藉由光微影而使光阻層圖案化，以形成蝕刻光罩41。該蝕刻光罩41具有與欲形成之下部導體層10之平面形狀對應之平面形狀。

其次，如圖9所示，使用蝕刻光罩41，藉由乾式蝕刻而選擇性蝕刻第2層13、第1層12以及電極膜11。利用以此殘留之電極膜11、第1層12以及第2層13而形成下部導體層10。其次，剝離蝕刻光罩41。

再者，於圖5至圖9所示之步驟中，於電極膜11上依序形成第1層12及第2層13後，使第2層13、第1層12以及電極膜11圖案化，藉此形成下部導體層10。亦可取代此方法，在電極膜11上形成第1層12後，使第1層12及電極膜11圖案化，然後，於第1層12上形成第2層13，藉此形成下部導體層10。

其次，如圖10所示，例如藉由濺鍍法成膜介電體膜20，使其覆蓋下部導體層10之上面及側面以及平坦化膜3之上表面。介電體膜20之厚度例如設為0.1 μ m。

其次，如圖11所示，於介電體膜20上，在與下部導體層10之間夾隔介電體膜20之位置處，形成上部導體層30。上部導體層30之形成方法例如除平坦化處理以外，其餘與下部導體層10之形成方法相同。即，首先，於介電體膜20上成膜電極膜31。此處之一例係電極膜31藉由2層第1電極膜311及第2電極膜312所構成。第1電極膜311及第2電極膜312依序成膜於該介電體膜20上。電極膜311、312之材料及厚度與下部導體層10之電極膜111、112相同。其次，將電極膜31作為電極，採用電鍍法，於電極膜31上形成第1層32。第1層32之材料及厚度與下部導體層10之第1層12相同。其次，採用PVD法或CVD法，於第1層32上形成第2層33。第2層33之材料及厚度與下部導體層10之第2層13相同。其次，於第2層33上形成蝕刻光罩。其次，使用蝕刻光罩，藉由乾式蝕刻而選擇性蝕刻第2層33、第1層32及電極膜31。利用以此殘留之電極膜31、第1層32以及第2層33而形成上部導體層30。其次，剝離蝕刻光罩。

如以上說明，於本實施形態中，下部導體層10具有採用電鍍法而形成之第1層12、以及採用PVD法或CVD法而形成並配置於第1層12與介電體膜20之間之第2層13。第1層12及第2層13均由金屬所構成。第2層13之金屬結晶粒徑小於第1層12之金屬結晶粒徑。

於剛形成後之第1層12中，有時存在金屬結晶之成長過程未結束而未達到平衡狀態之部分。因此，若於第1層12形成後之較短時間內，於第1層12上直接成膜介電體膜20，則於第1層12中未達到平衡狀態之部分所存在之未反應之殘留物質會擴散至介電體膜20中，其結果使介電體膜20之介電常數、介電損耗正切等特性發生變化，由此可能產生該特性與預期特性不同之情況。又，於第1層12形成後之較短時間內，於第1層12上直接成膜介電體膜20，則由於在介電體膜20之成膜過程中第1層12受到加熱，會使第1層12中未達到平衡狀態之部分之狀態發生變化，其結果有時會導致與介電體膜20連接之第1層12上面之表面粗糙度變大。

與此相對，本實施形態中，於第1層12及介電體膜20之間，配置有採用PVD法或CVD法而形成之第2層13。該第2層13之金屬結晶粒徑小於第1層12之金屬結晶粒徑。採用PVD法或CVD法而形成之第2層13從剛形成後起，成為大致平衡狀態。由於具有此性質之第2層13配置於第1層12與介電體膜20之間，故根據本實施形態，可防止於第1層12中未達到平衡狀態之部分所存在之殘留物質擴散至介電體膜20中，且可防止於介電體膜20之成膜過程中，與介電體膜20連接之下部導體層10上面(第2層13之上表面)之表面粗糙度變大。其結果，根據本實施形態，可防止由於第1層12中未達到平衡狀態之部分而引起介電體膜20之特性變化，或者介電體膜20之厚度均勻性下降。藉此，根據本實施形態，可抑制電容器4之特性與預期特性不同、或電容器4之耐電壓下降、或者製品間電容器4之特性及抗電壓之不均增大。

又，採用PVD法或CVD法所形成之第2層13之上表面與採用電鍍法所形成之第1層12之上表面相比，易於平坦化。因此，可易於使第2層13上表面之最大高度粗糙度Rz小於第1層12上表面之最大高度粗糙度Rz。藉此，根據本實施形態，可使介電體膜20之厚度均勻性提高。亦由於此，根據本實施形態，而可抑制電容器4之耐電壓下降以及製品間電容器4之抗電壓之不均增大。

又，根據本實施形態，由於介電體膜20之厚度均勻化，故於將電容器4之耐電壓維持在足夠大小之情況下，可使介電體膜20變薄。藉此，於實現相同電容之電容器時，可縮小下部導體層10與上部導體層30介隔介電體膜20而對向之區域之面積，或者減少導體層與介電體膜之積層數。因此，根據本實施形態，可實現薄膜元件之小型化、低背化。

又，根據本實施形態，由於可減小下部導體層10之上面之表面粗糙度，故可減小下部導體層10之表皮電阻。藉此，根據本實施形態，當薄膜元件1用於高頻之情況下，可防止下部導體層10之訊號傳送特性劣化。

再者，本實施形態中，於採用電鍍法而形成第1層12後，亦可於真空環境中對第1層12實施熱處理，更於第1層12之表面實施逆向濺鍍後，採用PVD法或CVD法於第1層12上形成第2層13。於此情況下，藉由對第1層12之熱處理而可使第1層12強制性地達到平衡狀態，並且藉由對第1層12之表面進行逆向濺鍍，而可使第1層12表面與第2層13之密接性提高。

又，本實施形態中，於成膜介電體膜20之前，採用逆向濺鍍等，去除存在於下部導體層10表面之氧化物、有機物等不要物質，並且使下部導體層10之表面活性化，以使下部導體層10之表面與介電體膜20之密接性提高。於此情況下，特別於同一真空腔內，連續進行使下部導體層10之表面與介電體膜20之密接性提高之處理以及成膜介電體膜20之處理，藉此可更進一步提高下部導體層10與介電體膜20之密接性。

又，於成膜電極膜11或電極膜31之前，亦可採用逆向濺鍍等，去除存在於電極膜11或電極膜31之底層表面之氧化物、有機物等不要物質，並且使底層表面與電極膜11或電極膜31之密接性提高。

再者，於成膜介電體膜20之後且形成電極膜31之前進行逆向濺鍍時，為了防止介電體膜20之厚度減小以及介電體膜20之損壞，必須調整輸出、氣體流量、處理時間等逆向濺鍍之條件。

再者，本發明不僅限於上述實施形態，還可進行各種變更。例如，於本發明之薄膜元件中，可於上部導體層30上設置保護膜，亦可使上部導體層30露出。又，亦可於上部導體層30之上方再配置1層以上之層。

又，本發明中，亦可於上部導體層30之上面上，交替形成共計2層以上新介電體膜與導體層。藉此，可形成由導體層與介電體膜交替積層共計五層以上所構成之電容器。

又，本發明之下部導體層、介電體膜以及上部導體層並非限於構成電容器者。例如亦可為：下部導體層與上部導體層分別構成各自之訊號線，且介電體膜係用以使下部導體層與上部導體層絕緣者。

又，本發明之薄膜元件亦可包含除電容器以外之元件。薄膜元件中所包含之除電容器以外之元件可為電感器或電阻等被動元件，亦可為電晶體等主動元件。又，薄膜元件中所包含之除電容器以外之元件可為集總參數元件，亦可為分佈常數元件。

又，本發明之薄膜元件亦可具備配置於側部、底面或上表之端子。又，本發明之薄膜元件亦可具備連接複數個導體層之通孔。又，本發明之薄膜元件亦可具備用以將下部導體層10或上部導體層30與端子或其他元件連接之佈線用導體層。或者，下部導體層10或上部導體層30之一部分亦可兼作端子，下部導體層10或上部導體層30亦可經由通孔而與端子連接。

本發明之薄膜元件當包含電容器及除電容器以外之元件時，可利用作為LC(inductance－capacitance，電感電容)電路零件、或低通濾波器、高通濾波器、帶通濾波器等各種濾波器、同向雙工器或收發雙工器等包含電容器之各種電路零件。

又，本發明之薄膜元件例如利用於行動電話機等移動體通訊機器、或無線LAN用通訊裝置中。

根據以上說明可明確地實施本發明之各種態樣或變形例。因此，在與以下申請專利範圍同等之範圍內，亦可以除上述最佳形態以外之形態來實施本發明。

1．．．薄膜元件

2、101．．．基板

3．．．平坦化膜

4．．．電容器

10、102．．．下部導體層

11、31．．．電極膜

12、32．．．第1層

13、33．．．第2層

20．．．介電體膜

30、104．．．上部導體層

41．．．蝕刻光罩

103．．．介電體層

111、311．．．第1電極膜

112、312．．．第2電極膜

圖1係本發明之一實施形態之薄膜元件之剖面圖。

圖2係表示本發明之一實施形態的薄膜元件之製造方法之一步驟的剖面圖。

圖3係表示繼圖2所示之步驟後之步驟之剖面圖。

圖4係表示繼圖3所示之步驟後之步驟之剖面圖。

圖5係表示繼圖4所示之步驟後之步驟之剖面圖。

圖6係表示繼圖5所示之步驟後之步驟之剖面圖。

圖7係表示繼圖6所示之步驟後之步驟之剖面圖。

圖8係表示繼圖7所示之步驟後之步驟之剖面圖。

圖9係表示繼圖8所示之步驟後之步驟之剖面圖。

圖10係表示繼圖9所示之步驟後之步驟之剖面圖。

圖11係表示繼圖10所示之步驟後之步驟之剖面圖。

圖12係表示具備電容器之薄膜元件結構之一例之剖面圖。

1．．．薄膜元件

2．．．基板

3．．．平坦化膜

4．．．電容器

10．．．下部導體層

11．．．電極膜

12．．．第1層

13．．．第2層

20．．．介電體膜

30．．．上部導體層

31．．．電極膜

32．．．第1層

33．．．第2層

Claims (6)

1. 一種薄膜元件之製造方法，該薄膜元件係具備有：下部導體層；配置於上述下部導體層上之介電體膜；以及配置於上述介電體膜上之上部導體層；而上述下部導體層具有：由金屬所構成之第1層、以及配置於上述第1層與上述介電體膜之間並由金屬所構成之第2層；如此之薄膜元件之製造方法，其特徵在於具備有下述步驟：採用電鍍法，形成上述第1層之步驟；在真空環境中對上述第1層實施熱處理，使上述第1層強制性地達到屬於上述第1層中金屬結晶之成長過程結束之狀態的平衡狀態之步驟；採用物理氣相沈積法或化學氣相沈積法，於上述第1層上形成上述第2層之步驟；於上述第2層上成膜上述介電體膜之步驟；以及於上述介電體膜上形成上述上部導體層之步驟。
2. 如申請專利範圍第1項之薄膜元件之製造方法，其中，上述第2層之金屬結晶粒徑小於上述第1層之金屬結晶粒徑。
3. 如申請專利範圍第1項之薄膜元件之製造方法，其中，上述第2層上面之最大高度粗糙度小於上述第1層上面之最大高度粗糙度。
4. 如申請專利範圍第1項之薄膜元件之製造方法，其中，上述介電體膜之厚度為0.02μm~1μm之範圍內。
5. 如申請專利範圍第1項之薄膜元件之製造方法，其中，構成上述第1層之金屬包含Cu、Ag、Al中之任一者，構成上述第2層之金屬包含Cu、Ag、Al、Cr、Ti、Ni、Ni-Cr、Au中之任一者。
6. 如申請專利範圍第1項之薄膜元件之製造方法，其中，上述下部導體層、介電體膜以及上部導體層係構成電容器。