TWI400730B - 薄膜元件及其製造方法 - Google Patents

Description

薄膜元件及其製造方法

本發明係關於薄膜元件及其製造方法，該薄膜元件係具備基板以及於該基板上積層之下部導體層、介電體膜及上部導體層者。

近年來，隨著行動電話機等高頻電子機器之小型化、薄型化之要求，而希望搭載於高頻電子機器上之電子零件小型化、高度降低化。於電子零件中，存在具備電容器者。電容器通常具有介電體層、以及以夾隔該介電體層之方式而配置之一對導體層。

對於具備電容器之電子零件，為了小型化、高度降低化，重要的為縮小一對導體層介隔介電體層而對向之區域之面積以及縮小電容器之構成層數。習知，主要使用介電常數大之材料作為構成介電體層之介電體材料、或者縮小介電體層之厚度，藉此而實現縮小上述區域之面積與縮小電容器之構成層數。

習知，作為具備電容器之電子零件，於日本專利特開2003-347155號公報中所揭示之薄膜電容器(thin film capacitor)以及於日本專利特開2003-17366號公報中所揭示之薄膜電容器元件已為人所知。於日本專利特開2003-347155號公報中所揭示之薄膜電容器，其具有採用薄膜形成技術而於基板上依序形成之下部電極層、介電體層以及上部電極層。於日本專利特開2003-17366號公 報中所揭示之薄膜電容器元件，其具有採用薄膜形成技術而於基板上依序形成之下部電極、介電體層以及上部電極。於日本專利特開2003-17366號公報中，揭示有使配置於下部電極及其周圍之絕緣體層之上表面平坦化，以於其上形成介電體層之技術。於本申請案中，將如上述薄膜電容器或薄膜電容器元件之採用薄膜形成技術所形成之電子零件稱為薄膜元件。

再者，於日本專利特開平11-168306號公報中揭示有具備下述部分之元件：介電體基板；薄膜多層電極，其係將薄膜導體層與薄膜介電體層經由黏著層而交替積層於該介電體基板上所構成；以及平坦化膜，其介於介電體基板與薄膜多層電極之間。於日本專利特開平11-168306號公報中，揭示有於平坦化膜之上表面實施研磨處理之技術，以使平坦化膜上表面之表面粗糙度Ra為0.05 μm以下。

於具備電容器之薄膜元件中，由於採用薄膜形成技術而形成介電體層，故可縮小介電體層之厚度，其結果可使薄膜元件高度降低化。然而，於具備電容器之薄膜元件中，若介電體層之厚度變小，則會產生電容器之耐電壓下降、以及製品間電容器之耐電壓之偏差變大之問題。以下，參照圖14，就該問題進行詳細說明。

圖14係表示具備電容器之薄膜元件結構之一例之剖面圖。圖14所示之薄膜元件具備於基板101上所配置之下部導體層102；於基板101及下部導體層102上所配置之 介電體層103；以及在與下部導體層102之間夾隔介電體層103之位置處所配置之上部導體層104。該薄膜元件採用薄膜形成技術，於基板101上依序形成下部導體層102、介電體層103、以及上部導體層104而形成。

於圖14所示之薄膜元件中，對於基板101，例如使用陶瓷基板。於此情況下，即使已研磨基板101之上表面，亦會於基板101之上表面多數存在有微小之孔。因此，基板101之上表面之表面粗糙度變大。當於該基板101上形成下部導體層102時，與基板101之上表面同樣，下部導體層102之上表面之表面粗糙度亦會變大。而且，當下部導體層102之上表面之表面粗糙度大時，介電體層103之厚度變得不均勻。於是，於介電體層103中，有時會出現厚度特別薄之部分，該部分之絕緣性下降，導致電容器之耐電壓極端下降。於此情況下，易產生因介電體層103之絕緣破壞等而導致之電容器短路不良。又，當介電體層103之厚度不均勻時，製品間電容器之耐電壓之偏差會變大。

又，當薄膜元件用於高頻之情況下，若下部導體層102之上表面之表面粗糙度大，則下部導體層102之表皮電阻增大，其結果有時會導致下部導體層102之訊號傳送特性劣化。

於日本專利特開2003-17366號公報中，如上所述，揭示有使配置於下部電極及其周圍之絕緣體層之上表面平坦化，以於其上形成介電體層之技術。然而，於日本專利特開2003－17366號公報中，並未揭示當介電體層之厚度為何種程度之情況下，下部電極之上表面之表面粗糙度以何種程度為佳。

又，於日本專利特開平11－168306號公報中，如上所述，揭示有於介電體基板與薄膜多層電極之間設置平坦化膜，並對平坦化膜之上表面實施研磨處理，以使該平坦化膜上表面之表面粗糙度Ra達到0.05 μ m以下之技術。然而，於日本專利特開平11－168306號公報中，並未揭示當薄膜介電體層之厚度為何種程度之情況下，平坦化膜之上表面之表面粗糙度以何種程度為佳。

再者，上述問題點不僅存在於具備電容器之薄膜元件中，還普遍存在於具備基板與在該基板上積層之下部導體層、介電體膜以及上部導體層之薄膜元件中。

本發明之目的在於提供薄膜元件及其製造方法，該薄膜元件係具備基板與在該基板上積層之下部導體層、介電體膜以及上部導體層者，可使介電體膜之厚度均勻性提高。

本發明之薄膜元件具備：基板；平坦化膜，其配置於基板上，由絕緣材料而構成；下部導體層，其配置於平坦化膜上；介電體膜，其配置於下部導體層上；以及上部導體層，其配置於介電體膜上。

於本發明之薄膜元件中，介電體膜之厚度為0.02 μ m~1 μm之範圍內，且小於下部導體層之厚度。平坦化膜上表面之最大高度粗糙度小於基板上表面之最大高度粗糙度，且為介電體膜之厚度以下。下部導體層之上表面之最大高度粗糙度為介電體膜之厚度以下。

本發明之薄膜元件之製造方法具備下述步驟：於基板上形成平坦化膜之步驟；於平坦化膜上形成下部導體層之步驟；於下部導體層上形成介電體膜之步驟；以及於介電體膜上形成上部導體層之步驟。

於本發明之薄膜元件或其製造方法中，下部導體層之上表面之最大高度粗糙度為介電體膜之厚度以下，由此而使配置於下部導體層上之介電體膜之厚度均勻化。又，於本發明中，配置於基板上之平坦化膜上表面之最大高度粗糙度為介電體膜之厚度以下，由此而可易於減小配置於平坦化膜上之下部導體層之上表面之最大高度粗糙度。

於本發明之薄膜元件及其製造方法中，平坦化膜之厚度亦可在0.01 μm~50 μm之範圍內。

又，於本發明之薄膜元件及其製造方法中，下部導體層、介電體膜以及上部導體層亦可構成電容器。

於本發明之薄膜元件之製造方法中，平坦化膜亦可由無機材料而構成，且形成平坦化膜之步驟亦可採用物理氣相沈積法或化學氣相沈積法而形成平坦化膜。於此情況下，本發明之薄膜元件之製造方法亦可於形成平坦化膜之步驟後且形成下部導體層之步驟前，更具備研磨平坦化膜之 上表面之步驟。

又，於本發明之薄膜元件之製造方法中，形成平坦化膜之步驟亦可藉由於基板上塗佈構成平坦化膜之材料而形成平坦化膜。

又，本發明之薄膜元件之製造方法，亦可於形成下部導體層之步驟後且形成介電體膜之步驟前，更具備研磨下部導體層之上表面，以使下部導體層之上表面之最大高度粗糙度達到介電體膜之厚度以下之步驟。

根據本發明之薄膜元件或其製造方法，下部導體層之上表面之最大高度粗糙度為介電體膜之厚度以下，由此而使配置於下部導體層上之介電體膜之厚度均勻化。又，根據本發明，配置於基板上之平坦化膜上表面之最大高度粗糙度為介電體膜之厚度以下，由此可易於減小配置於平坦化膜上之下部導體層上表面之最大高度粗糙度。由上所述，根據本發明，可使介電體膜之厚度均勻性提高。

本發明之其他目的、特徵以及益處，將依下述說明而充分明瞭。

以下，參照附圖，就本發明之實施形態進行詳細說明。首先，參照圖1，就本發明之一實施形態之薄膜元件進行說明。圖1係本實施形態之薄膜元件之剖面圖。如圖1所示，本實施形態之薄膜元件1具備基板2；配置於該基板2上之由絕緣材料而構成平坦化膜3；以及設置於該平坦化膜3上之電容器4。電容器4具有配置於平坦化膜3上之下部導體層10；配置於該下部導體層10上之介電體膜20；以及配置於該介電體膜20上之上部導體層30。

下部導體層10與上部導體層30分別被圖案化為特定形狀。介電體膜20以覆蓋下部導體層10之上表面與側面以及平坦化膜3之上表面之方式而配置。上部導體層30配置在與下部導體層10之間夾隔介電體膜20之位置處。下部導體層10及上部導體層30於電容器4中，構成夾隔介電體膜20而對向之一對電極。

基板2例如由絕緣材料(介電體材料)而構成。構成基板2之絕緣材料可為無機材料，亦可為有機材料。構成基板2之絕緣材料例如可使用Al₂ O₃ 。又，基板2亦可由半導體材料而構成。

又，對於基板2，例如可使用陶瓷基板。於此情況下，即使已研磨基板2之上表面，亦會於基板2之上表面多數存在有微小孔(空隙)。此處，針對調查在已研磨使用有Al₂ O₃ 之陶瓷基板之上表面時，存在於陶瓷基板上表面之空隙直徑之結果加以說明。此處，檢查Al₂ O₃ 之純度分別為99.6%、96%、93%之三種陶瓷基板。又，於每個陶瓷基板之上表面，在10個部位設定邊長為0.5 mm之正方形區域，測定該等區域中平均空隙直徑(μ m)與最大空隙直徑(μ m)。測定結果顯示於下表中。

由上表可知，Al₂ O₃ 之純度愈高，平均空隙直徑及最大空隙直徑愈小。然而，即使純度高達99.6%之情況下，於陶瓷基板之上表面仍存在較大空隙。因此，陶瓷基板上表面之表面粗糙度變大。

於本實施形態中，因於基板2上形成平坦化膜3而使用陶瓷基板作為基板2之情況下，亦可減小下部導體層10之底層之表面粗糙度。

構成平坦化膜3之絕緣材料可為無機材料，亦可為有機材料。構成平坦化膜3之無機材料使用可例如Al₂ O₃ 。當使用無機材料作為平坦化膜3之材料時，較佳為採用物理氣相沈積法(以下記作PVD法)或化學氣相沈積法(以下記作CVD法)，來形成平坦化膜3。構成平坦化膜3之有機材料例如可使用樹脂。於此情況下，樹脂為熱可塑性樹脂及熱硬化性樹脂中之任一種均可。當使用樹脂等有機材料作為平坦化膜3之材料時，較佳為將構成平坦化膜3之有機材料於具有流動性之狀態下，塗佈於基板2上，其後，使有機材料硬化，藉此形成平坦化膜3。又，平坦化膜3亦可由旋塗玻璃(Spin－on－Glass，SOG)膜而構成。又，平坦化膜3亦可利用噴墨技術而形成。

平坦化膜3上表面之最大高度粗糙度Rz小於基板2上表面之最大高度粗糙度Rz。再者，最大高度粗糙度Rz係表示表面粗糙度之參數之一，定義為基準長度之輪廓曲線的峰高度之最大值與谷深度之最大值之和。又，平坦化膜3之厚度較佳為0.01 μ m~50 μ m之範圍內。

再者，當於基板2上配置由導電材料構成之平坦化膜以取代由絕緣材料構成之平坦化膜3之時，會產生下部導體層10透過該平坦化膜而與配置在平坦化膜上之其他導體層導通等之不良情況。因此，本實施形態中，於基板2上配置有由絕緣材料構成之平坦化膜3。

下部導體層10及上部導體層30藉由Cu等導電材料而構成。介電體膜20藉由介電體材料而構成。構成介電體膜20之介電體材料以無機材料為佳。構成介電體膜20之介電體材料可使用例如Al₂ O₃ 、Si₄ N₃ 或者SiO₂ 。

介電體膜20之厚度為0.02 μ m~1 μ m之範圍內，且小於下部導體層10之厚度。介電體膜20之厚度較佳為0.05 μ m~0.5 μ m之範圍內。下部導體層10之厚度為5 μ m~10 μ m之範圍內較佳。上部導體層30之厚度為5 μ m~10 μ m之範圍內較佳。

此處，就下部導體層10及上部導體層30之厚度為上述範圍內時較佳之理由進行說明。本實施形態之薄膜元件可利用於例如無線LAN(Local Area Network，區域網路)用及行動電話機用之帶通濾波器。於無線LAN中，使用頻帶為2.5 GHz之帶。若考慮該頻帶之通過損失，則下部導體層10及上部導體層30之厚度必須為3 μ m以上。即，當下部導體層10及上部導體層30之厚度未達3 μ m時，通過損失會變得過大。又，於行動電話機中，使用800 MHz~1.95 GHz之頻帶。為了抑制該頻帶中特別於低頻側之雜訊以及提高帶通濾波器之衰減特性，下部導體層10及上部導體層30之厚度必須為5 μ m以上。因此，下部導體層10及上部導體層30之厚度較佳為5 μ m以上。另一方面，若下部導體層10及上部導體層30過厚，則下部導體層10及上部導體層30之各上表面之表面粗糙度會變大，使下部導體層10及上部導體層30之表皮電阻增大。或者，必須實施用以降低下部導體層10及上部導體層30之各上表面之表面粗糙度之平坦化處理步驟，而該平坦化處理費事。因此，就實用性而言，下部導體層10及上部導體層30之厚度較佳為10 μ m以下。

於本實施形態中，下部導體層10之上表面之最大高度粗糙度Rz設為介電體膜20之厚度以下。此係根據以下所說明之實驗結果所規定。

於本實驗中，首先，製作介電體膜20之厚度及下部導體層10的上表面之最大高度粗糙度Rz不同之數個電容器4之樣品。繼而，就各個樣品，測定關於電容器4之短路不良之不良率。此處，不良率係於對樣品施加3 V電壓時產生電容器4之短路不良之比例。樣品中介電體膜20之厚度為20 nm、50 nm、100 nm、300 nm、500 nm、1000 nm之6種。又，樣品之下部導體層10之上表面之最大高度粗糙度Rz設為1 nm~2000 nm之範圍內。實驗結果顯示於圖12中。圖12係表示下部導體層10之上表面之最大高度粗糙度Rz與電容器4之不良率的關係特性圖。

由圖12可知，介電體膜20之厚度為上述6種情況中之任何一種時，若下部導體層10之上表面之最大高度粗糙度Rz大於介電體膜20之厚度，則均可產生電容器4之短路不良；若下部導體層10之上表面之最大高度粗糙度Rz達到介電體膜20之厚度以下，則不會產生電容器4之短路不良。由此可知，若下部導體層10之上表面之最大高度粗糙度Rz為介電體膜20之厚度以下，則可防止電容器4之耐電壓下降而產生電容器4因介電體膜20之絕緣破壞等所導致之短路不良。根據以上所述，本實施形態中，將下部導體層10之上表面之最大高度粗糙度Rz設為介電體膜20之厚度以下。

又，本實施形態中，平坦化膜3之上表面之最大高度粗糙度Rz設為介電體膜20之厚度以下。若於平坦化膜3上形成下部導體層10，則下部導體層10之上表面之最大高度粗糙度Rz成為與平坦化膜3之上表面之最大高度粗糙度Rz對應者。因此，若平坦化膜3之上表面之最大高度粗糙度Rz為介電體膜20之厚度以下，則可不對下部導體層10之上表面進行平坦化處理，或者對下部導體層10之上表面實施簡單之平坦化處理，藉此可容易將下部導體層10之上表面之最大高度粗糙度Rz設為介電體膜20之厚度以下。根據以上所述，於本實施形態中，將平坦化膜3之上表面之最大高度粗糙度Rz設為介電體膜20之厚度以下。

其次，參照圖2至圖11，就本實施形態之薄膜元件1之製造方法進行說明。再者，於以下說明中，列舉有各層材料及厚度之一例，但本實施形態之薄膜元件1之製造方法並非限定於其等。

圖2係表示本實施形態之薄膜元件1的製造方法之一步驟之剖面圖。於薄膜元件1之製造方法中，首先，如圖2所示，於基板2上形成平坦化膜3。此處之一例係將對Al₂ O₃ 之純度為99.6%之陶瓷基板之上表面進行研磨者作為基板2。於此情況下，基板2之上表面之最大空隙直徑例如為4.1 μ m。又，此處之一例係將無機材料即Al₂ O₃ 作為構成平坦化膜3之絕緣材料，採用PVD法或CVD法而形成平坦化膜3。以此方式而形成之平坦化膜3與陶瓷相比為非常緻密。此時之平坦化膜3之厚度例如設為5.5 μ m。

其次，如圖3所示，藉由研磨，使平坦化膜3之上表面平坦化，以使平坦化膜3上表面之最大高度粗糙度Rz達到其後所形成之介電體膜20之厚度以下。例如，當設介電體膜20之厚度為0.1 μ m時，研磨平坦化膜3之上表面，以使平坦化膜3上表面之最大高度粗糙度Rz達到0.1 μ m以下。此情況下之研磨方法可使用例如化學機械研磨(以下記作CMP)。使研磨後之平坦化膜3之厚度例如達到2.0 μ m。又，此處之一例係使研磨後之平坦化膜3上表面之最大高度粗糙度Rz達到30 nm者。再者，平坦化膜3之上表面之研磨方法並非限於CMP，亦可為拋光研磨、精研研磨、切割研磨等其他研磨方法。又，平坦化膜3之上表面之平坦化處理亦可組合2種以上之研磨方法而進行。

如上所述，使用Al₂ O₃ 作為材料，且採用PVD法或CVD法而形成之平坦化膜3，非常緻密。因此，於研磨後之平坦化膜3之上表面，不會存在如研磨後之陶瓷基板上表面所存在之微小孔。因此，藉由研磨平坦化膜3之上表面，可容易使平坦化膜3之上表面平坦化，以使平坦化膜3上表面之最大高度粗糙度Rz達到介電體膜20之厚度以下。

再者，當平坦化膜3上表面之最大高度粗糙度Rz即便在未使平坦化膜3之上表面平坦化時亦達到介電體膜20之厚度以下時，可不藉由研磨來使平坦化膜3之上表面平坦化。

又，作為平坦化膜3之材料，亦可使用樹脂等有機材料。於此情況下，亦可將構成平坦化膜3之有機材料於具有流動性之狀態下，塗佈於基板2上，其後，使有機材料硬化，藉此形成平坦化膜3。又，平坦化膜3亦可由旋塗玻璃(SOG)膜而構成。又，平坦化膜3亦可利用噴墨技術而形成。於該等情況下，即便未研磨平坦化膜3之上表面，亦可使平坦化膜3上表面之最大高度粗糙度Rz達到介電體膜20之厚度以下。

其次，如圖4所示，例如利用濺鍍法，於基板2上依序形成第1電極膜11及第2電極膜12。該等電極膜11、12係可用作其後藉由電鍍法而形成電鍍膜時之電極，並且構成下部導體層10之一部分者。第1電極膜11之材料例如可使用Ti。第1電極膜11之厚度例如為5 nm。第2電極膜12之材料例如可使用Cu或Ni。第2電極膜12之厚度例如為100 nm。再者，亦可形成1層電極膜，以取代電極膜11、12。

圖5表示下一步驟。於該步驟中，首先，於電極膜12上，形成例如厚度8 μ m之光阻層。其次，藉由光微影而使光阻層圖案化，以形成框架40。該框架40具有與欲形成之下部導體層10之形狀對應之槽部41。

其次，如圖6所示，將電極膜11、12用作電極，藉由電鍍法，於槽部41內形成電鍍膜13。電鍍膜13之材料例如可使用Cu。電鍍膜13之厚度例如設為9 μ m~10 μ m。

其次，如圖7所示，藉由研磨而使電鍍膜13之上表面平坦化，以使電鍍膜13上表面之最大高度粗糙度Rz達到其後形成之介電體膜20之厚度以下。例如，當設介電體膜20之厚度為0.1 μ m時，研磨電鍍膜13之上表面，以使電鍍膜13上表面之最大高度粗糙度Rz達到0.1 μ m以下。此情況下之研磨方法例如可使用CMP。研磨後之電鍍膜13之厚度例如達到8 μ m。再者，電鍍膜13之上表面之研磨方法並非限於CMP，亦可為拋光研磨、精研研磨、切割研磨等其他研磨方法。又，電鍍膜13之上表面之平坦化處理亦可組合2種以上研磨方法而進行。其次，如圖8所示，剝離框架40。

再者，當圖6所示之步驟中，以電鍍膜13之厚度大於框架40之厚度之方式而形成電鍍膜13時，亦可於圖7所示之步驟中，研磨電鍍膜13中自框架40之槽部41露出之部分，在電鍍膜13之厚度與框架40之厚度一致時，結束研磨。於此情況下，可正確控制由電鍍膜13所形成之下部導體層10之厚度。又，若框架40之研磨量多，則會使磨石等研磨構件產生堵塞，其結果有時妨礙電鍍膜13之上表面之平坦化。在電鍍膜13之厚度與框架40之厚度一致時結束研磨，藉此可防止上述不良情況之產生。

再者，於本實施形態中，平坦化膜3之上表面變得足夠平坦，以使平坦化膜3上表面之最大高度粗糙度Rz達到介電體膜20之厚度以下。因此，於平坦化膜3上介隔電極膜11、12而形成之電鍍膜13之上表面亦容易平坦。故電鍍膜13上表面之最大高度粗糙度Rz即使在未研磨電鍍膜13之上表面而亦達到介電體膜20之厚度以下時，可不藉由研磨來使電鍍膜13之上表面平坦化。又，本實施形態中，當藉由研磨而使電鍍膜13之上表面平坦化時，亦可容易使電鍍膜13之上表面平坦化，以使電鍍膜13上表面之最大高度粗糙度Rz達到介電體膜20之厚度以下。

其次，如圖9所示，利用乾式蝕刻或濕式蝕刻而去除存在於電極膜11、12中電鍍膜13下之部分以外之部分。藉此，由殘留之電極膜11、12及電鍍膜13而形成下部導體層10。再者，當電極膜12之材料與電鍍膜13之材料均為Cu之情況下，於用以去除電極膜11、12之蝕刻時，電鍍膜13之一部分亦被蝕刻。然而，於該蝕刻之前後，電鍍膜13之上表面之表面粗糙度幾乎無變化。當電極膜12之材料為Ni，電鍍膜13之材料為Cu時，在用以去除電極膜11、12之蝕刻中，選擇電鍍膜13未被蝕刻之條件。藉由圖9所示之步驟而形成之下部導體層10之上表面之最大高度粗糙度Rz，達到其後所形成之介電體膜20之厚度以下。

再者，於圖5至圖9所示之步驟中，使用框架40而形成圖案化之電鍍膜13，其後，去除電極膜11、12中除存在於電鍍膜13下之部分以外之部分，藉此形成下部導體層10。亦可取代該方法，於電極膜11、12之整個上表面上，形成未圖案化之電鍍膜，其後，對該電鍍膜及電極膜11、12進行部分性蝕刻，藉此形成下部導體層10。或者，亦可於平坦化膜3上，採用濺鍍、蒸鍍等PVD法，形成未圖案化之導體膜，再對該導體膜進行部分性蝕刻，藉此形成下部導體層10。特別當採用PVD法以形成下部導體層10時，即使未研磨下部導體層10之上表面，亦可使下部導體層10之上表面之最大高度粗糙度Rz達到介電體膜20之厚度以下。

又，當採用電鍍法而形成下部導體層10時，較佳為控制電鍍浴之組成及電流密度，以調整析出粒之大小。又，當採用電鍍法而形成下部導體層10時，為了抑制下部導體層10之上表面之表面粗糙度之經時變化，較佳為於對下部導體層10實施熱處理以使下部導體層10達到平衡狀態後，於下部導體層10上形成介電體膜20。當採用PVD 法而形成下部導體層10時，下部導體層10達到大致平衡狀態，故無須下部導體層10之熱處理。

其次，如圖10所示，例如採用濺鍍法形成介電體膜20，以覆蓋下部導體層10之上表面及側面以及平坦化膜3之上表面。介電體膜20之厚度例如設為0.1 μm。

其次，如圖11所示，於介電體膜20上，在與下部導體層10之間夾隔介電體膜20之位置處，形成上部導體層30。上部導體層30之形成方法除平坦化之處理以外，與下部導體層10之形成方法相同。即，首先，於介電體膜20上，依序形成電極膜31、32。電極膜31、32之材料及厚度與電極膜11、12相同。其次，於電極膜32上形成例如厚度8 μm之光阻層。其次，藉由光微影而使光阻層圖案化，以形成未圖示之框架。該框架具有與欲形成之上部導體層30之形狀對應之槽部。其次，將電極膜31、32用作電極，藉由電鍍法，於槽部內形成電鍍膜33。電鍍膜33之材料可使用例如Cu。電鍍膜33之厚度例如設為8 μm。其次，剝離框架。其次，藉由乾式蝕刻或濕式蝕刻而去除存在於電極膜31、32中電鍍膜33下之部分以外之部分。藉此，由殘留之電極膜31、32及電鍍膜33而形成上部導體層30。

如以上所說明，本實施形態中，於基板2上形成平坦化膜3，使該平坦化膜3上表面之最大高度粗糙度Rz達到介電體膜20之厚度以下。繼而，於該平坦化膜3上，依序形成下部導體層10及介電體膜20。因此，根據本實施 形態，可容易進行平坦化，以使下部導體層10之上表面之最大高度粗糙度Rz達到介電體膜20之厚度以下。其結果係根據本實施形態，可使介電體膜20之厚度之均勻性提高。藉此，根據本實施形態，可抑制電容器4之耐電壓之下降、以及製品間電容器4之耐電壓之偏差增大。例如，電容器4之耐電壓於未使下部導體層10之上表面平坦化而達到30 V以下之條件時，如本實施形態，當使下部導體層10之上表面平坦化時，可使電容器4之耐電壓達到80 V以上。又，根據本實施形態，可抑制電容器4之耐電壓之下降，故可防止因介電體膜20之絕緣破壞等而產生之電容器4之短路不良。

又，根據本實施形態，使介電體膜20之厚度均勻化，故可於將電容器4之耐電壓維持在足夠大小之狀態下，將介電體膜20變薄。藉此，於實現相同電容之電容器時，可縮小下部導體層10與上部導體層30介隔介電體膜20而對向之區域之面積，或者減少導體層與介電體膜之積層數。因此，根據本實施形態，可實現薄膜元件之小型化、高度降低化。

又，根據本實施形態，下部導體層10之上表面之表面粗糙度小，故可減小下部導體層10之表皮電阻。藉此，根據本實施形態，當薄膜元件1用於高頻時，可防止下部導體層10之訊號傳送特性劣化。

再者，於本實施形態中，於形成介電體膜20之前，亦可採用逆向濺鍍等，以去除存在於下部導體層10之表面 之氧化物、有機物等不要物質，並且使下部導體層10之表面活性化，以使下部導體層10之表面與介電體膜20之密接性提高。於此情況下，特別於同一真空腔內，連續進行使下部導體層10之表面與介電體膜20之密接性提高之處理以及形成介電體膜20之處理，藉此可更進一步提高下部導體層10與介電體膜20之密接性。

又，於形成電極膜11及電極膜31之前，亦可採用逆向濺鍍等，去除存在於電極膜11及電極膜31之底層表面之氧化物、有機物等不要物質，並且使底層表面與電極膜11及電極膜31之密接性提高。

再者，於形成下部導體層10之步驟及形成上部導體層30之步驟中，去除電極膜中存在於電鍍膜下之部分以外之部分之方法，可使用例如逆向濺鍍。於此情況下，由於逆向濺鍍之條件，會使下部導體層10或上部導體層30或者介電體膜20之上表面粗糙。防止此情況之方法有：藉由濕式蝕刻來去除電極膜之方法、以及藉由逆向濺鍍來去除電極膜時，調整逆向濺鍍之輸出或時間之方法。又，亦可於例如由Cu所構成之電鍍膜上，藉由例如電鍍法而形成由電極膜上未使用之材料(例如Ni)所構成之膜，再藉由逆向濺鍍來選擇性蝕刻電極膜。又，例如於由Cu而構成之電鍍膜上，亦可形成例如由Cu而構成之濺鍍膜。於此情況下，由於濺鍍膜之結晶粒徑小於電鍍膜之結晶粒徑，故可防止因逆向濺鍍而導致之下部導體層10或上部導體層30之上表面粗糙。

又，當介電體膜20形成後且電極膜31形成前進行逆向濺鍍時，或者藉由逆向濺鍍來去除電極膜31、32而形成上部導體層30時，為了防止介電體膜20之厚度減少、或者介電體膜20之損壞，必須調整輸出、氣體流量、處理時間等逆向濺鍍之條件。

此處，參照圖13，就本實施形態之變化例進行說明。圖13係變化例之薄膜元件之剖面圖。於該變化例之薄膜元件1中，基板2之上表面之一部分於平坦化膜3之上表面露出。如此構造在於基板2上形成平坦化膜3後，可藉由研磨而使平坦化膜3之上表面平坦化後形成。於此變化例中，由露出於平坦化膜3之上表面之基板2上表面之一部分及平坦化膜3之上表面所形成之面之最大高度粗糙度Rz，為介電體膜20之厚度以下即可。變化例之其他構成、作用及效果，與圖1所示之薄膜元件1相同。

再者，本發明並非限定於上述實施形態，還可進行各種變更。例如，於本發明之薄膜元件中，可於上部導體層30上設置保護膜，上部導體層30亦可露出。又，亦可於上部導體層30之上方再配置1層以上之層。

又，本發明中，亦可於上部導體層30之上表面上，交替形成共計2層以上之新介電體膜與新導體層。藉此，可形成由導體層與介電體膜交替積層共計5層以上所構成之電容器。

又，本發明之下部導體層、介電體膜及上部導體層並非限於構成電容器者。例如亦可為：下部導體層與上部導體層分別構成各自獨立之訊號線，且介電體膜係用以使下部導體層與上部導體層絕緣者。

又，本發明之薄膜元件亦可包含除電容器以外之元件。薄膜元件中所包含之除電容器以外之元件，可為電感器或電阻等被動元件，亦可為電晶體等主動元件。又，薄膜元件中所包含之除電容器以外之元件可為集中常數元件，亦可為分佈常數元件。

又，本發明之薄膜元件亦可具備配置於側部、底面或上表面之端子。又，本發明之薄膜元件亦可具備連接複數個導體層之通孔。又，本發明之薄膜元件亦可具備用以將下部導體層10或上部導體層30與端子或其他元件連接之佈線用導體層。或者，下部導體層10或上部導體層30之一部分亦可兼作端子，下部導體層10或上部導體層30亦可經由通孔而與端子連接。

本發明之薄膜元件當包含電容器及除電容器以外之元件時，可利用作為LC電路零件、或者低通濾波器、高通濾波器、帶通濾波器等各種濾波器、同向雙工器或收發雙工器等包含電容器之各種電路零件。

又，本發明之薄膜元件例如利用於行動電話機等移動體通訊機器、或者無線LAN用通訊裝置中。

根據以上說明而明白可實施本發明之各種態樣或變化例。因此，在與以下申請專利範圍均等之範圍內，亦可以除上述最佳形態以外之形態來實施本發明。

1．．．薄膜元件

2、101．．．基板

3．．．平坦化膜

4．．．電容器

10、102．．．下部導體層

11．．．第1電極膜

12．．．第2電極膜

13、33．．．電鍍膜

20．．．介電體膜

30、104．．．上部導體層

31、32．．．電極膜

40．．．框架

41．．．槽部

103．．．介電體層

圖1係本發明之一實施形態之薄膜元件之剖面圖。

圖2係表示本發明之一實施形態之薄膜元件之製造方法之一步驟的剖面圖。

圖3係表示繼圖2所示之步驟後之步驟之剖面圖。

圖4係表示繼圖3所示之步驟後之步驟之剖面圖。

圖5係表示繼圖4所示之步驟後之步驟之剖面圖。

圖6係表示繼圖5所示之步驟後之步驟之剖面圖。

圖7係表示繼圖6所示之步驟後之步驟之剖面圖。

圖8係表示繼圖7所示之步驟後之步驟之剖面圖。

圖9係表示繼圖8所示之步驟後之步驟之剖面圖。

圖10係表示繼圖9所示之步驟後之步驟之剖面圖。

圖11係表示繼圖10所示之步驟後之步驟之剖面圖。

圖12係表示本發明之一實施形態中之下部導體層之上表面之最大高度粗糙度與電容器不良率之關係之特性圖。

圖13係本發明之一實施形態之變化例中薄膜元件之剖面圖。

圖14係表示具備電容器之薄膜元件的結構之一例之剖面圖。

1．．．薄膜元件

2．．．基板

3．．．平坦化膜

4．．．電容器

10．．．下部導體層

20．．．介電體膜

30．．．上部導體層

Claims (7)

1. 一種薄膜元件，係具備下述部分者：基板；平坦化膜，其配置於上述基板上，由絕緣材料構成；下部導體層，其配置於上述平坦化膜上；介電體膜，其配置於上述下部導體層上；以及上部導體層，其配置於上述介電體膜上；該薄膜元件之特徵在於：上述介電體膜之厚度為0.02 μm~1 μm之範圍內，且小於上述下部導體層之厚度，上述基板上表面之一部分露出於上述平坦化膜之上表面，上述平坦化膜上表面之最大高度粗糙度小於上述基板上表面之最大高度粗糙度，且為上述介電體膜之厚度以下，上述下部導體層之上表面之最大高度粗糙度為上述介電體膜之厚度以下，上述下部導體層、介電體膜以及上部導體層構成電容器。
2. 如申請專利範圍第1項之薄膜元件，其中，上述平坦化膜之厚度為0.01 μm~50 μm之範圍內。
3. 一種薄膜元件之製造方法，該薄膜元件係具備下述部分者：基板；配置於上述基板上而由絕緣材料構成之平坦化膜；配置於上述平坦化膜上之下部導體層；配置於上述 下部導體層上之介電體膜；以及配置於上述介電體膜上之上部導體層；而上述介電體膜之厚度為0.02 μm~1 μm之範圍內，且小於上述下部導體層之厚度，上述基板上表面之一部分露出於上述平坦化膜之上表面，上述平坦化膜上表面之最大高度粗糙度小於上述基板上表面之最大高度粗糙度，且為上述介電體膜之厚度以下，上述下部導體層之上表面之最大高度粗糙度為上述介電體膜之厚度以下，上述下部導體層、介電體膜以及上部導體層構成電容器，該薄膜元件之製造方法之特徵在於具備下述步驟：於上述基板上形成上述平坦化膜之步驟；研磨上述平坦化膜上表面，以使上述基板上表面之一部分露出於上述平坦化膜上表面之步驟；於上述平坦化膜上形成上述下部導體層之步驟；於上述下部導體層上形成上述介電體膜之步驟；以及於上述介電體膜上形成上述上部導體層之步驟。
4. 如申請專利範圍第3項之薄膜元件之製造方法，其中，上述平坦化膜之厚度為0.01 μm~50 μm之範圍內。
5. 如申請專利範圍第3項之薄膜元件之製造方法，其中，上述平坦化膜由無機材料而構成，上述形成平坦化膜之步驟係採用物理氣相沈積法或化學氣相沈積法而形成上述平坦化膜。
6. 如申請專利範圍第3項之薄膜元件之製造方法，其 中，形成上述平坦化膜之步驟係藉由於上述基板上塗佈構成上述平坦化膜之材料而形成上述平坦化膜。
7. 如申請專利範圍第3項之薄膜元件之製造方法，其中，於上述形成下部導體層之步驟後、且形成上述介電體膜之步驟前，更具備研磨上述下部導體層之上表面，以使上述下部導體層之上表面之最大高度粗糙度達到上述介電體膜之厚度以下之步驟。