TWI425565B - Etching apparatus and etching method - Google Patents
Etching apparatus and etching method Download PDFInfo
- Publication number
- TWI425565B TWI425565B TW095140285A TW95140285A TWI425565B TW I425565 B TWI425565 B TW I425565B TW 095140285 A TW095140285 A TW 095140285A TW 95140285 A TW95140285 A TW 95140285A TW I425565 B TWI425565 B TW I425565B
- Authority
- TW
- Taiwan
- Prior art keywords
- etching
- plasma
- resistant film
- mask
- processed
- Prior art date
Links
Classifications
-
- H10P50/242—
-
- H10P76/4085—
-
- H10P50/73—
Landscapes
- Drying Of Semiconductors (AREA)
Description
本發明係關於將形成於半導體晶圓等被處理體表面之絕緣膜等被加工層蝕刻的蝕刻方法及蝕刻裝置。
一般而言,於形成半導體製品之積體電路時,係對矽基板等半導體晶圓之表面重複進行成膜處理、轉化處理、氧化擴散處理、以及蝕刻處理等各種處理。藉此製造所欲之積體電路。
於上述各種處理中,例如舉蝕刻處理為例來說明。在蝕刻處理時,一般係於蝕刻對象之被加工層表面,使用光阻等以形成圖案化之蝕刻光罩。藉由一邊使用此蝕刻光罩作為遮罩,一邊使蝕刻氣體作用,即可選擇性地僅削去所欲削去的部位。藉此,僅於所欲之部位予以蝕刻。此處,由於光阻一般係由有機材料所構成,因此耐熱性不高。因此當欲保持光罩之圖案來施以適切形狀之蝕刻時,須考量遮罩之耐熱性,以200℃左右之相對而言較低的溫度來進行蝕刻。一般係使用電漿來進行電漿蝕刻以作為此種低溫下之蝕刻處理(例如參照日本特開平5-21396號公報)。
根據圖4A至圖4E來說明使用電漿之習知的蝕刻方法之例。圖4A至圖4E係表示使用電漿之習知之蝕刻方法之例的步驟圖。
如圖4A所示般,於由矽基板等半導體晶圓所構成之被處理體W的表面,待蝕刻之被加工層202形成為既定圖案。被加工層202係例如由SiO2
等所構成之絕緣膜。此外,圖中僅表示被處理體上面側之一部分。
接著,以排除後述之光阻曝光時反射光之不良影響為目的,於被加工層202之上面,預先均勻地形成有例如由有機物構成之反射防止膜204。
其次,於以此方式所形成之被處理體W之反射防止膜204的表面,首先均勻地以既定厚度形成光阻層206(參照圖4A)。此光阻層206被選擇性地曝光顯像,然後其一部分被選擇性地除去,而形成蝕刻用凹部208(參照圖4B)。亦即,製造出以光阻構成之蝕刻光罩210。此蝕刻用凹部208係依待去除之被加工層202的圖案,形成為溝狀或孔狀。
接著,露出於蝕刻用凹部208底部之反射防止膜204,即藉由電漿蝕刻予以除去(參照圖4C)。藉此,被加工層202之表面即露出。此外,一邊使用此種蝕刻光罩210作為遮罩,一邊施以電漿蝕刻,以蝕刻由SiO2
膜所構成之被加工層202(參照圖4D)。
其後,施以使用電漿之灰化處理,以分別除去由有機物構成之蝕刻光罩210及反射防止膜204(參照圖4E)。藉此,結束蝕刻處理。
當線寬或槽寬或孔徑等相對較大時,被加工層202之形狀不會有任何崩塌,而可進行所欲之蝕刻處理。然而,若進一步推進高度積體化及高度微細化,而要求線寬等之尺寸為例如150nm以下之等級時,為了與此對應而提高解像度,因此必須使用即使對較短波長之光穿透性亦高的特殊光阻來形成光阻層206。
然而,此種特殊光阻對電漿耐性較差。因此,例如如圖4C及圖4D所示般,當電漿處理時,由光阻構成之蝕刻光罩210之開口部210A即被電漿敲擊,而有呈逐漸擴大而變形的情形。隨此,如圖4D及圖4E所示般,被加工層202之加工槽212的開口部212A亦有比所預定之大小削去更寬之情形。亦即,有可能發生無法蝕刻成適切之形狀、無法製得所欲之蝕刻圖案的問題。
於此情形下,可考量由電漿之蝕刻光罩210(光阻層206)所致的除去量,檢討將其設為比蝕刻光罩210之厚度更厚的對策。然而,若使蝕刻光罩210(光阻層206)過厚時,當藉由曝光使光阻層206感光時,光阻層206之下部即無法充分感光,或光阻層206之厚度方向的焦點無法對準。因此,蝕刻光罩210之厚度的最大值最多在400nm左右,不可能大於該厚度。
本發明著眼於以上之問題點,係為有效解決此之發明。本發明之目的在於藉由以電漿耐性膜薄薄地被覆蝕刻光罩之表面,以防止蝕刻光罩之變形,並提供可更確實製得無形狀崩塌之所欲蝕刻圖案的蝕刻方法及蝕刻裝置。
本發明係一種蝕刻方法,係將形成於被處理體表面之被加工層蝕刻,其特徵為具備:光阻形成步驟,其係於前述被處理體表面均勻地形成光阻層;光罩形成步驟,其係於前述光阻層形成既定之蝕刻用凹部,藉此形成圖案化之蝕刻光罩;電漿耐性膜形成步驟,其係包含前述蝕刻用凹部之底部及側面,於前述蝕刻光罩之整體表面形成電漿耐性膜;底部電漿耐性膜除去步驟,其係除去形成於前述蝕刻用凹部之底部的前述電漿耐性膜;以及正式蝕刻步驟,其係於前述底部電漿耐性膜除去步驟後,將前述蝕刻光罩作為光罩,以蝕刻前述被加工層。
根據本發明,於蝕刻光罩之整體表面形成電漿耐性膜,由於在除去位於蝕刻光罩之蝕刻用凹部底部的電漿耐性膜後,進行削除被加工層之一般蝕刻處理,因此能防止蝕刻光罩變形且可更確實地製得無形狀崩塌之所欲的蝕刻圖案。
例如,形成於前述蝕刻用凹部底部之前述電漿耐性膜的厚度係比形成於前述蝕刻光罩上面之前述電漿耐性膜的厚度為薄。
又,例如,前述電漿耐性膜係以比前述蝕刻光罩之耐熱溫度低的溫度而藉由電漿CVD處理形成。
又,較佳為於前述被加工層之表面,預先形成反射防止膜。此時,例如於前述電漿耐性膜形成步驟之前或之後,進行除去位於前述蝕刻用凹部底部之前述反射防止膜的底部反射防止膜除去步驟。
又,例如,於前述正式蝕刻步驟之後,依序進行除去前述電漿耐性膜之電漿耐性膜除去步驟,及除去前述光罩之光罩除去步驟。
又,例如,前述電漿耐性膜形成步驟、前述底部電漿耐性膜除去步驟、以及前述正式蝕刻步驟之一部分或全部,係於同一電漿處理裝置內進行。
又,本發明係一種蝕刻裝置,係對被處理體施以既定之蝕刻處理,其特徵為具備:可抽成真空之處理容器;設於前述處理容器內,用來裝載被處理體之裝載台;將既定之氣體導入於前述處理容器內之氣體導入手段;於前述處理容器內,將前述既定之氣體電漿化之電漿化手段;以及控制前述氣體導入手段及前述電漿化手段之裝置控制部,俾進行下述步驟,亦即電漿耐性膜形成步驟,其係於被形成在前述被處理體之被加工層的表面上的蝕刻光罩之整體表面形成電漿耐性膜、底部電漿耐性膜除去步驟,其係除去形成於被形成在該蝕刻光罩上之蝕刻用凹部之底部的電漿耐性膜、正式蝕刻步驟內之一部分步驟或全部步驟,其係除蝕刻用凹部之底部外,將以電漿耐性膜覆蓋之前述蝕刻光罩作為光罩使用,來蝕刻前述被加工層。
又,本發明係一種記憶媒體,係記憶用以使電腦實施控制方法的電腦程式,該控制方法係用以控制具備:可抽成真空之處理容器;設於前述處理容器內,用來裝載被處理體之裝載台;將既定之氣體導入於前述處理容器內之氣體導入手段;以及於前述處理容器內,將前述既定之氣體電漿化之電漿化手段之蝕刻裝置,而且控制前述氣體導入
手段及前述電漿化手段,俾進行下述步驟,亦即電漿耐性膜形成步驟,其係於被形成在前述被處理體之被加工層的表面上的蝕刻光罩之整體表面形成電漿耐性膜、底部電漿耐性膜除去步驟,其係除去形成於被形成在該蝕刻光罩上之蝕刻用凹部之底部的電漿耐性膜、以及正式蝕刻步驟內之一部分步驟或全部步驟,其係除蝕刻用凹部之底部外,將以電漿耐性膜覆蓋之前述蝕刻光罩作為光罩使用,來蝕刻前述被加工層。
以下,根據所附圖式來詳述本發明之蝕刻裝置及蝕刻方法的實施形態。
圖1係表示本發明之一實施形態之蝕刻裝置的概略截面圖。圖2A至圖2H係表示本發明之第一實施形態之蝕刻方法的步驟圖。圖3A至圖3H係表示本發明之第二實施形態之蝕刻方法的步驟圖。此處係使用以微波所產生之電漿來進行電漿蝕刻處理。
如圖1所示般,本發明之蝕刻裝置(電漿蝕刻裝置)22具有整體成形為筒體形之處理容器24。處理容器24之側壁或底部係由鋁等導體所構成並予以接地。處理容器24之內部係由密閉之處理空間S所構成,電漿形成於此處理空間S內。
於處理容器24內,係容納有在上面裝載例如半導體晶圓作為被處理體之裝載台26。裝載台26係形成為平坦圓板狀,例如由以經由耐酸鋁處理之鋁或陶瓷等所構成。裝載台26係由從處理容器24底部豎起之例如鋁等所構成之支柱28所支持。
於處理容器24之側壁,設有用來將晶圓對處理容器24內部搬入/搬出之開閉閘閥30。又,於處理容器24之底部設有排氣口32。於排氣口32連接有依序串接壓力控制閥34及真空泵36之排氣路38。藉此,視需要可將處理容器24內抽真空至既定之壓力。
又,處理容器24之頂部設有開口(具有開口部)。於此,透過O型環等密封構件42以氣密方式設有對微波具穿透性之頂板40。頂板40例如係由Al2
O3
等陶瓷材料等所構成。頂板40之厚度係考量耐壓性設定為例如20mm左右。
其次,於頂板40之上面設有用來以微波產生電漿之電漿形成手段44。具體而言,電漿形成手段44具有設於頂板40上面之圓板狀的平面天線構件46。於平面天線構件46上設有慢波件48。慢波件48具有用來縮短微波波長之高介電常數特性。慢波件48上方及側面之大致整面係藉由以導電性之中空圓筒狀容器構成之導波箱50來覆蓋。平面天線構件46構成為導波箱50之底板,並與裝載台26對向。於導波箱50之上部,設有用來冷卻此之冷媒所流過之冷卻套52。
導波箱50及平面天線構件46之周邊部均與處理容器24導通。於導波箱50之上面的中心,連接有同軸導波管54之外管54A。同軸導波管54內部之導體54B係通過慢波件48中心之貫通孔,並連接於平面天線構件46之中心部。
同軸導波管54透過介於存在有模式轉換器56及匹配電路58之導波管60,而連接於例如產生2.45GHz微波之微波產生器62。藉此,可將微波往平面天線構件46傳播。微波之頻率不限於2.45GHz,其他頻率例如8.35GHz等亦可。
當對應於300mm尺寸之晶圓時,平面天線構件46例如係由直徑為400~500mm、厚度為1~數mm左右之導電性材料所構成。更具體而言,例如可由表面鍍銀之銅板或鋁板所構成。於平面天線構件46形成有例如由長槽形之貫通孔所構成之多數的槽64。槽64之配置形態係無特別限制。有可配置成例如同心圓狀、螺旋狀、放射狀等。或可以均勻方式分布於平面天線構件整面。
又,於裝載台26之上方設有往處理容器24供給蝕刻時所需之氣體的氣體導入手段66。具體而言,氣體導入手段66例如係由石英玻璃製之氣體噴嘴所構成。視需要一邊藉由氣體噴嘴66控制流量,一邊供給所欲之氣體。氣體噴嘴亦可依所用氣體之種類以複數個方式來設置。或亦可以石英製之蓮蓬頭來構成氣體導入手段66。
又,於裝載台26之下方設有當晶圓W搬入搬出時用來升降晶圓W之例如3支升降銷70(圖1中僅2支)。此升降銷70係藉由透過可伸縮之伸縮體72以貫通容器底部之方式所設之升降桿74來升降。又,於裝載台26形成有用來穿過升降銷70之貫穿孔76。
裝載台26整體係由耐熱材料例如氧化鋁等之陶瓷所構成。視需要而於此耐熱材料中設有加熱手段78。本實施形態之加熱手段78係由埋入於裝載台26之大致整個區域的薄板狀電阻加熱器所構成。此電阻加熱器78透過通過支柱28內之配線80連接於加熱器電源82。又,視需要而於此裝載台26設有冷卻套等之冷卻手段(未圖示)。藉此,即可將半導體晶圓W冷卻至既定溫度。
又,於裝載台26之上面側設有具裝設於內部之例如網目狀之導體線的薄靜電吸盤84。為發揮靜電吸附力,靜電吸盤84之導體線透過配線86連接於直流電源88。藉此,裝載於裝載台26上詳細為靜電吸盤84上之晶圓W可藉靜電吸附力吸附。另一方面,於配線86,視需要而連接有用以將例如13.56MHz之偏壓用高頻電力施加於靜電吸盤84之導體線的偏壓用高頻電源89。
其次,此蝕刻裝置22整體之動作係藉由例如由微電腦等所構成之裝置控制部90來控制。進行此動作之電腦程式係記憶於軟碟或CD(Compact Disk:光碟)或快閃記憶體或硬碟等記憶媒體92。具體而言,藉由來自此裝置控制部90之指令,以進行各氣體之供給或流量控制、微波或高週波之供給或電力控制、製程溫度或製程壓力之控制等。
接著,參照圖1及圖2來說明使用以上述方式構成之蝕刻裝置22所進行之蝕刻方法。
首先說明本發明之蝕刻方法的第一實施形態。
如圖2A所示般,於矽基板等半導體晶圓所構成之被處理體W之表面,待蝕刻之被加工層2形成為既定圖案。被加工層2係例如由SiO2
膜等所構成之絕緣膜。此外,圖中僅表示被處理體W之上面側的一部分。
接著,於被加工層2之上面,預先均勻地形成後述之光阻曝光時以排除反射光之不良影響為目的之例如由有機物構成的反射防止膜4。可使用例如BARC(商品名)作為此反射防止膜4。
於以此方式所形成之被處理體W之反射防止膜4的表面,塗布光阻,首先以既定厚度均勻地形成光阻層6(參照圖2A)。藉此,完成光阻形成步驟。
其次,將此光阻層6選擇性地予以曝光顯像,然後將其一部分選擇性地除去,而形成蝕刻用凹部8(參照圖2B)。亦即,製造出由光阻構成之蝕刻光罩10(參照圖2B)。依待削去之被加工層2的圖案,此蝕刻用凹部8係形成為溝狀或孔狀。又,蝕刻用凹部8之底部中,在此處為露出有下層之反射防止膜4。此處,蝕刻用凹部8之寬度W1為150nm左右或其以下之大小,蝕刻光罩10之高度H1為例如300~400nm左右。藉由以上方式之處理,完成光罩形成步驟。
其次,使用圖1所示之蝕刻裝置(電漿處理裝置)22進行電漿蝕刻處理及電漿CVD處理。為進行此等電漿處理,首先透過閘閥30藉由搬送手臂(未圖示)圖2B所示之半導體晶圓W即容納於處理容器24內。藉由使升降銷70上下移動,半導體晶圓W即被裝載於裝載台26上面之裝載面。接著,此半導體晶圓W藉由靜電吸盤84被靜電吸附。
半導體晶圓W藉由加熱手段78或冷卻手段維持於既定之製程溫度。另一方面,既定氣體以既定流量藉由氣體導入手段66供給至處理容器24內。其次,控制壓力控制閥34使處理容器24內維持於既定之製程壓力。與此同時,驅動電漿形成手段44,於微波產生器62所產生之微波即透過導波管60及同軸導波管54供給至平面天線構件46。藉由慢波件48使波長縮短之微波從平面天線構件46往處理空間S導入。藉此,電漿即產生於處理空間S內,然後進行既定之電漿處理。
詳細而言,當微波從平面天線構件46往處理容器24導入時,原導入於處理空間S內之氣體即因該微波而電漿化且活性化,藉由此時所產生之活性中心,半導體晶圓W之表面即使是在低溫下,亦可有效率地進行電漿處理(例如施以蝕刻處理至成膜處理)。此時,驅動偏壓用之高頻電源89,藉此即可將電漿中之離子強力拉入裝載台26側。
此處,如上述般,圖2B所示之半導體晶圓W經導入於上述電漿處理裝置22內後,如圖2C所示般,露出於蝕刻用凹部8底部之反射防止膜4即藉由電漿蝕刻予以去除。藉此,被加工層2之表面即露出。此時可使用Ar氣體、CF系氣體例如C5
F8
氣體、02
氣體等作為蝕刻氣體。又,考量蝕刻遮罩10之耐熱性,此時製程溫度設定為例如130℃以下。藉由此種電漿蝕刻處理,蝕刻光罩10之蝕刻用凹部8的開口部10A雖被削去少量,但並不會有問題。藉由以上完成底部反射防止膜除去步驟。
其次,如圖2D所示般,於包含上述蝕刻用凹部8底部及側面之蝕刻光罩10的表面整體,藉由電漿CVD形成對電漿耐性較大之本發明之特徵的電漿耐性膜100。藉此,蝕刻光罩10之表面整體即以電漿耐性膜100覆蓋。例如可使用氮化矽(SiN)作為此電漿耐性膜100。此處之重點為由於上述蝕刻用凹部8之寬度W1非常窄,因此成膜氣體很難侵入其內部。因此,堆積於蝕刻用凹部8之底部及側面之電漿耐性膜100的厚度T1,即變得遠比堆積於蝕刻光罩10上面之電漿耐性膜100的厚度T2還薄。雖依蝕刻用凹部8之寬度W1或高度H1而不同,但兩厚度之比T1/T2例如為0.5左右。此處,電漿耐性膜100即進行成膜,俾使電漿耐性膜100之厚度T1、T2分別為例如5nm及10nm左右。
此時製程溫度亦考量蝕刻光罩10之耐熱性,設定為例如130℃以下。又,此時之成膜用氣體,則使用矽烷系氣體及氮化氣體。此處,可使用SiH4
氣體或Si2
H6
氣體作為矽烷系氣體。又,可使用N2
氣體或NH3
氣體作為氮化氣體。又,亦可添加Ar氣體等惰性氣體於此等氣體。藉由以上方式即完成電漿耐性膜形成步驟。
其次,如圖2E所示般,施以除去堆積於上述蝕刻用凹部8底部之電漿耐性膜100的電漿蝕刻處理。此時,堆積於蝕刻光罩10上面之電漿耐性膜100同時亦被削去,但如前述般由於該部分之膜厚T2遠比底部之膜厚T1厚,因此可僅將堆積於底部之電漿耐性膜100完全除去。藉此,下層之被加工層2的表面即露出於蝕刻用凹部8之底部。又,此時若驅動偏壓用高頻電源89,施加13.56MHz之離子拉入用之偏壓電力於裝載台26時,即可更有效率地除去堆積於底部之電漿耐性膜100。
可使用CF4
氣體、CHF3
氣體等CF系氣體作為此時之蝕刻氣體。又,考量蝕刻光罩10之耐熱性,製程溫度設定為例如130℃以下。以此方式,即完成底部電漿耐性膜除去步驟。
其次,如圖2F所示般,使用除蝕刻用凹部8之底部外以電漿耐性膜覆蓋之蝕刻光罩10作為遮罩,對被加工層2施以電漿蝕刻處理。藉此,例如以SiO2
構成之被加工層2即以轉印電漿耐性膜覆蓋之蝕刻光罩10的圖案之狀態下進行蝕刻,以形成例如加工溝12。下層半導體晶圓W之表面即露出於其底部。
考量蝕刻光罩10之耐熱性,此時製程溫度係設定為例如130℃以下。又,可使用例如由CF4
氣體所構成之CF系氣體及Ar氣體等作為此時之蝕刻氣體。
此時,伴隨著電漿蝕刻處理,由SiN構成之電漿耐性膜100亦被削去,而整體變薄。然而,由上述蝕刻氣體所致之電漿耐性膜100的SiN對被加工層2之SiO2
的選擇比係有10~50左右,亦即相對於由SiO2
構成之被加工層2比較容易被削去,電漿耐性膜100則不會完全被削去。亦即,蝕刻光罩10之形狀得以保持,且此形狀不會崩塌。又,若使用由C5
F8
氣體構成之蝕刻氣體時,可進一步提高上述選擇比。
因此,如圖4D及圖4E所示般,相對於以習知方法時之蝕刻圖案已崩塌,根據本發明方法,如上述般,可更確實製得能防止蝕刻光罩10之變形且無形狀崩塌之所欲的蝕刻圖案。藉由以上,完成正式蝕刻步驟。
其次,如圖2G所示般,施以電漿蝕刻處理,以完整除去覆蓋蝕刻光罩10表面之由SiN構成的電漿耐性膜100。此處,與圖2F之情形相反地,係使用一方面容易削去由SiN構成的電漿耐性膜100,但另一方面不易削去由SiO2
構成之被加工層2的蝕刻氣體。具體而言,使用CF系氣體之例如藉由將CF4
氣體設定於適當之濃度,或藉由使用CHF3
氣體作為此種蝕刻氣體,即可製得與以圖2F所說明之情形相反的選擇比。藉此,可於維持由SiO2
構成之被加工層2的原形狀下,選擇性地除去覆蓋蝕刻光罩10之電漿耐性膜100。藉由以上,完成電漿耐性膜除去步驟。
其次,如圖2H所示般,進行使用例如氧電漿之電漿灰化處理。具體而言,進行除去由有機物構成之蝕刻光罩10之光罩除去步驟,接著並進行除去同樣由有機物構成之反射防止膜4之反射防止膜除去步驟。藉此,即分別完全除去蝕刻光罩10及反射防止膜4。藉由以上,結束一連串之蝕刻處理。
以此方式,根據本發明,於蝕刻光罩10之整體表面形成電漿耐性膜100,由於在除去位於此蝕刻光罩10之蝕刻用凹部8底部的電漿耐性膜100後,進行削去被加工層2之一般蝕刻處理,因此可確實地製得能防止蝕刻光罩變形且無形狀崩塌之所欲的蝕刻圖案。
上述實施型態中,從圖2C所示之電漿蝕刻處理至圖2H所示之電漿灰化處理為止,雖切換供給所使用之氣體種類,但係於圖1所示之電漿蝕刻處理裝置22內連續地進行。然而,不限於此形態,從圖2C所示之處理至圖2H所示之處理之中,亦可僅將一部分處理於圖1所示之電漿蝕刻處理裝置22內進行,其他處理則於別的處理裝置進行。例如,亦可將電漿蝕刻處理、電漿CVD處理、以及電漿灰化處理分別於專用之處理裝置進行。或亦可將從圖2C所示之處理至圖2H所示之處理之各個處理步驟,分別於不同處理裝置進行。
其次,說明本發明之第二實施形態。
圖3A至圖3H係表示本發明之蝕刻方法之第二實施形態的步驟圖。前面所說明之第一實施形態中,從圖2C至圖2E所示之各步驟中,於形成蝕刻光罩10之後,除去露出於蝕刻用凹部8底部之反射防止膜4(參照圖2C),其次於整體表面堆積電漿耐性膜100(參照圖2D),接著除去位於蝕刻用凹部8底部之電漿耐性膜100(參照圖2E)。然而,不限於此形態,亦可先堆積電漿耐性膜100,其次再依序除去位於蝕刻用凹部8底部之電漿耐性膜100及反射防止膜4。亦即,本實施形態中,圖3A及圖3B所示之各步驟係分別與圖2A及圖2B所示之各步驟對應,當完成形成圖3B所示之蝕刻遮罩10後,如圖3C所示般,於蝕刻光罩10之整體表面形成電漿耐性膜100。
接著,如圖3D所示般,除去堆積於蝕刻用凹部8底部之電漿耐性膜100,繼續如圖3E所示般,除去露出於蝕刻用凹部8底部之反射防止膜4。
此後於圖3F至圖3H所示之各步驟係分別與圖2F至圖2H所示之各步驟對應。
以上方式之本實施形態中,亦可發揮與第一實施形態相同之作用效果。
此外,上述各實施形態中,雖舉使用矽氮化膜(SiN)作為電漿耐性膜100之情形為例加以說明,但不限於此。亦可使用例如SiCN膜、SiC膜、SiCO膜、Si膜等。此外,包含SiCN膜之此處所舉之各膜中,雖微量但亦有含氫之情形。該情形亦包含於本發明之範圍。又,於將含Si及C之膜以低溫(130℃以下)作為上述電漿耐性膜100來成膜時,至少使用三甲基矽烷較佳。
於使用上述各膜作為電漿耐性膜100時,當以電漿蝕刻處理除去此等各膜時,與SiN膜之情形相同亦可使用CF4
氣體或CHF3
氣體。
又,上述各實施形態中,雖舉對作為被加工層2之由SiO2
構成之絕緣膜進行蝕刻之情形為例加以說明,但不限於此。將其他膜種之絕緣膜進行蝕刻之情形亦適用本發明。
進一步,不限於絕緣膜,例如將導電性之多晶矽膜作為被加工層2進行蝕刻時亦適用本發明。此時,作為電漿耐性膜100,在被加工層2為SiO2
膜時所可使用之先前所列舉的膜種中,除Si膜外均可使用。
又,圖1所示之電漿處理裝置,不過只是表示其中一例。使用微波或高週波之其他所有電漿處理裝置均可適用本發明方法。
進一步,被處理體係不限於半導體晶圓,LCD基板、玻璃基板、以及陶瓷基板等亦可作為被處理體而適用本發明。
2...被加工層
4...反射防止膜
6...光阻層
8...蝕刻用凹部
10...蝕刻光罩
10A...蝕刻光罩之蝕刻用凹部之開口部
12...加工槽
22...蝕刻裝置
24...處理容器
26...裝載台
28...支柱
30...閘閥
32...排氣口
34...壓力控制閥
36...真空泵
38...排氣路徑
40...頂板
42...密封構件
44...電漿形成手段
46...平面天線構件
48...慢波件
50...導波箱
52...冷卻套
54...同軸導波管
54A...同軸導波管之外管
54B...同軸導波管內部之導體
56...模式轉換器
58...匹配電路
60...導波管
62...微波產生器
64...槽
66...氣體導入手段
70...升降銷
72...伸縮體
74...升降桿
76...貫穿孔
78...加熱手段
80...配線
82...加熱器電源
84...靜電吸盤
86...配線
88...直流電源
89...高頻電源
90...裝置控制部
92...記憶媒體
100...電漿耐性膜
202...被加工層
204...反射防止膜
206...光阻層
208...蝕刻用凹部
210...蝕刻光罩
210A...蝕刻光罩之開口部
212...被加工層之加工槽
212A...被加工層之加工槽的開口部
H1...蝕刻用凹部之高度
S...處理空間
T1...電漿耐性膜之厚度
T2...電漿耐性膜之厚度
W...被處理體
W1...蝕刻用凹部之寬度
圖1係表示本發明之一實施形態之蝕刻裝置的概略截面圖。
圖2A至圖2H係表示本發明之第一實施形態之蝕刻方法的步驟圖。
圖3A至圖3H係表示本發明之第二實施形態之蝕刻方法的步驟圖。
圖4A至圖4E係表示使用電漿之習知之蝕刻方法之例的步驟圖。
2...被加工層
4...反射防止膜
6...光阻層
8...蝕刻用凹部
10...蝕刻光罩
10A...蝕刻用凹部之開口部
12...加工槽
100...電漿耐性膜
H1...蝕刻光罩高度之高度
T1...電漿耐性膜之厚度
T2...電漿耐性膜之厚度
W...被處理體
W1...蝕刻用凹部之寬度
Claims (6)
- 一種蝕刻方法,係將形成於被處理體表面之被加工層蝕刻,其特徵為具備:光阻形成步驟,其係於前述被處理體表面均勻地形成光阻層;光罩形成步驟,其係於前述光阻層形成既定之蝕刻用凹部,藉此形成圖案化之蝕刻光罩;電漿耐性膜形成步驟,其係包含前述蝕刻用凹部之底部及側面,於前述蝕刻光罩之整體表面形成電漿耐性膜;底部電漿耐性膜除去步驟,其係除去形成於前述蝕刻用凹部之底部的前述電漿耐性膜;以及正式蝕刻步驟,其係於前述底部電漿耐性膜除去步驟後,將前述蝕刻光罩作為光罩,以蝕刻前被加工層,形成於前蝕刻用凹部之底部之前述電漿耐性膜的厚度係比形成於前述蝕刻光罩之上面之前述電漿耐性膜的厚度薄,前述電漿耐性係以比前述蝕刻光罩之耐熱溫度低的溫度,藉由電漿CVD處理所形成,前述被加工層之表面係預先形成有反射防止膜。
- 如申請專利範圍第1項所記載之蝕刻方法,其中,於前述電漿耐性膜形成步驟之前或之後,進行底部反射防止膜除去步驟,以除去位於前述蝕刻用凹部之底部的前述反射防止膜。
- 如申請專利範圍第1項所記載之蝕刻方法,其中,於前述正式蝕刻步驟之後,依序進行:除去前述電漿耐性膜之電漿耐膜除去步驟;以及除去前述光罩之光罩除去步驟。
- 如申請專利範圍第1項所記載之蝕刻方法,其中, 前述電漿耐性膜形成步驟、前述底部電漿耐膜除去步驟、以及前述正式蝕刻步驟之一部分或全部,係於同一電漿處理裝置內進行。
- 一種蝕刻裝置,係對被處理體施以既定之蝕刻處理,其特徵為具備:可抽成真空之處理容器;設於前述處理容器內,用來裝載被處理體之裝載台;將既定之氣體導入於前述處理容器內之氣體導入手段;於前述處理容器內,將前述既定之氣體電漿化之電漿化手段;以及控制前述氣體導入手段及前述電漿化手段之裝置控制部,俾進行下述步驟,亦即電漿耐性膜形成步驟,其係於被形成在前述被處理體之被加工層的表面上的蝕刻光罩之整體表面形成電漿耐性膜、底部電漿耐性膜除去步驟,其係除去形成於被形成在該蝕刻光罩上之蝕刻用凹部之底部的電漿耐性膜、正式蝕刻步驟內之一部份步驟或全部步驟,其係除蝕刻用凹部之底部外,將以電漿耐性膜覆蓋之前述蝕刻光罩作為光罩使用,來蝕刻前述被加工層。
- 一種記憶媒體,係記憶用以使電腦實施控制方法的電腦程式,該控制方法係用以控制具備:可抽成真空之處理容器;設於前述處理容器內,用來裝載被處理體之裝載台;將既定之氣體導入於前述處理容器內之氣體入手段;以及於前述處理容器內,將前述既定之氣體電漿化之電漿化手段之蝕刻裝置,而且控制前述氣體入手段及前述電漿化手段,俾進行下述步驟,亦即電漿耐性膜形成步驟,其係於被形成在前述被處理體之被加工層的表面上的蝕刻光 罩之整體表面形成電漿耐性膜、底部電漿耐性膜除去步驟,其係除去形成於被形成在該蝕刻光罩上之蝕刻用凹部之底部的電漿耐性膜、以及正式蝕刻步驟內之一部分步驟或全部步驟,其係除蝕刻用凹部之底部外,將以電漿耐性膜覆蓋之前述蝕刻光罩作為光罩使用,來蝕刻前述被加工層。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005317367A JP2007123766A (ja) | 2005-10-31 | 2005-10-31 | エッチング方法、プラズマ処理装置及び記憶媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200729333A TW200729333A (en) | 2007-08-01 |
| TWI425565B true TWI425565B (zh) | 2014-02-01 |
Family
ID=38005686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW095140285A TWI425565B (zh) | 2005-10-31 | 2006-10-31 | Etching apparatus and etching method |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20090137125A1 (zh) |
| JP (1) | JP2007123766A (zh) |
| KR (1) | KR100967458B1 (zh) |
| CN (1) | CN101300667A (zh) |
| TW (1) | TWI425565B (zh) |
| WO (1) | WO2007052534A1 (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8562785B2 (en) * | 2011-05-31 | 2013-10-22 | Lam Research Corporation | Gas distribution showerhead for inductively coupled plasma etch reactor |
| US9245717B2 (en) | 2011-05-31 | 2016-01-26 | Lam Research Corporation | Gas distribution system for ceramic showerhead of plasma etch reactor |
| JP6050944B2 (ja) * | 2012-04-05 | 2016-12-21 | 東京エレクトロン株式会社 | プラズマエッチング方法及びプラズマ処理装置 |
| JP6382055B2 (ja) * | 2014-10-07 | 2018-08-29 | 東京エレクトロン株式会社 | 被処理体を処理する方法 |
| JP6877290B2 (ja) | 2017-08-03 | 2021-05-26 | 東京エレクトロン株式会社 | 被処理体を処理する方法 |
| TWI812762B (zh) * | 2018-07-30 | 2023-08-21 | 日商東京威力科創股份有限公司 | 處理被處理體之方法、處理裝置及處理系統 |
| CN110858541B (zh) * | 2018-08-24 | 2022-05-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN110931354B (zh) * | 2018-09-19 | 2023-05-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构以及半导体结构的制造方法 |
| TWI814173B (zh) * | 2020-12-14 | 2023-09-01 | 香港商金展科技有限公司 | 在多個寶石的外表面形成可識別標記的方法和系統,以及根據這種方法標記的寶石 |
| RU205508U1 (ru) * | 2021-03-11 | 2021-07-19 | Акционерное общество "ГРУППА КРЕМНИЙ ЭЛ" | Маска для взрывной фотолитографии |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW367587B (en) * | 1998-03-31 | 1999-08-21 | Taiwan Semiconductor Mfg Co Ltd | Manufacturing method for on-chip interconnected wiring without damage to inter-layer dielectric |
| WO2004003988A1 (ja) * | 2002-06-27 | 2004-01-08 | Tokyo Electron Limited | プラズマ処理方法 |
| US20050103748A1 (en) * | 2002-06-27 | 2005-05-19 | Tokyo Electron Limited | Plasma processing method |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4871630A (en) * | 1986-10-28 | 1989-10-03 | International Business Machines Corporation | Mask using lithographic image size reduction |
| US5296410A (en) * | 1992-12-16 | 1994-03-22 | Samsung Electronics Co., Ltd. | Method for separating fine patterns of a semiconductor device |
| JPH07106310A (ja) * | 1993-09-29 | 1995-04-21 | Victor Co Of Japan Ltd | ドライエッチング方法 |
| US5736296A (en) * | 1994-04-25 | 1998-04-07 | Tokyo Ohka Kogyo Co., Ltd. | Positive resist composition comprising a mixture of two polyhydroxystyrenes having different acid cleavable groups and an acid generating compound |
| US7223676B2 (en) * | 2002-06-05 | 2007-05-29 | Applied Materials, Inc. | Very low temperature CVD process with independently variable conformality, stress and composition of the CVD layer |
| US6831742B1 (en) * | 2000-10-23 | 2004-12-14 | Applied Materials, Inc | Monitoring substrate processing using reflected radiation |
| US6750150B2 (en) * | 2001-10-18 | 2004-06-15 | Macronix International Co., Ltd. | Method for reducing dimensions between patterns on a photoresist |
| KR100928098B1 (ko) * | 2002-12-24 | 2009-11-24 | 동부일렉트로닉스 주식회사 | 산화막을 이용한 메탈라인 형성방법 |
| US7015885B2 (en) * | 2003-03-22 | 2006-03-21 | Active Optical Networks, Inc. | MEMS devices monolithically integrated with drive and control circuitry |
| JP2004319972A (ja) * | 2003-03-31 | 2004-11-11 | Tokyo Electron Ltd | エッチング方法及びエッチング装置 |
| DE102005020132B4 (de) * | 2005-04-29 | 2011-01-27 | Advanced Micro Devices, Inc., Sunnyvale | Technik zur Herstellung selbstjustierter Durchführungen in einer Metallisierungsschicht |
-
2005
- 2005-10-31 JP JP2005317367A patent/JP2007123766A/ja active Pending
-
2006
- 2006-10-26 CN CNA2006800407651A patent/CN101300667A/zh active Pending
- 2006-10-26 US US12/091,961 patent/US20090137125A1/en not_active Abandoned
- 2006-10-26 KR KR1020087010398A patent/KR100967458B1/ko active Active
- 2006-10-26 WO PCT/JP2006/321410 patent/WO2007052534A1/ja not_active Ceased
- 2006-10-31 TW TW095140285A patent/TWI425565B/zh not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW367587B (en) * | 1998-03-31 | 1999-08-21 | Taiwan Semiconductor Mfg Co Ltd | Manufacturing method for on-chip interconnected wiring without damage to inter-layer dielectric |
| WO2004003988A1 (ja) * | 2002-06-27 | 2004-01-08 | Tokyo Electron Limited | プラズマ処理方法 |
| US20050103748A1 (en) * | 2002-06-27 | 2005-05-19 | Tokyo Electron Limited | Plasma processing method |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200729333A (en) | 2007-08-01 |
| KR20080054430A (ko) | 2008-06-17 |
| WO2007052534A1 (ja) | 2007-05-10 |
| CN101300667A (zh) | 2008-11-05 |
| US20090137125A1 (en) | 2009-05-28 |
| JP2007123766A (ja) | 2007-05-17 |
| KR100967458B1 (ko) | 2010-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7842617B2 (en) | Etching method and etching apparatus | |
| US9299577B2 (en) | Methods for etching a dielectric barrier layer in a dual damascene structure | |
| JP5922041B2 (ja) | 周期的な酸化およびエッチングのための装置と方法 | |
| KR101744625B1 (ko) | 에칭 방법 | |
| JP5921448B2 (ja) | 周期的な酸化およびエッチングのための装置と方法 | |
| CN102089867B (zh) | 等离子体处理装置 | |
| TWI576914B (zh) | Pattern forming method and substrate processing system | |
| US8119530B2 (en) | Pattern forming method and semiconductor device manufacturing method | |
| TWI492297B (zh) | 電漿蝕刻方法、半導體裝置之製造方法、及電漿蝕刻裝置 | |
| WO2009084194A1 (en) | Etching method for metal film and metal oxide film, and manufacturing method for semiconductor device | |
| TWI587389B (zh) | 基板處理方法 | |
| JP2013522882A (ja) | 周期的な酸化およびエッチングのための装置と方法 | |
| KR101333352B1 (ko) | 에칭 방법 및 장치 | |
| CN101667543A (zh) | 等离子体处理方法及抗蚀剂图案的改性方法 | |
| TWI425565B (zh) | Etching apparatus and etching method | |
| KR101070568B1 (ko) | 실리콘 산화막의 형성 방법, 플라즈마 처리 장치 및 기억 매체 | |
| EP0945896B1 (en) | Plasma etching method | |
| US20150064921A1 (en) | Low temperature plasma anneal process for sublimative etch processes | |
| US20220351946A1 (en) | Method for forming semiconductor device structure | |
| US11289325B2 (en) | Radiation of substrates during processing and systems thereof | |
| JP7667167B2 (ja) | コア除去 | |
| JPH10335308A (ja) | プラズマ処理方法 | |
| CN102549756B (zh) | 半导体器件、其制造方法及其制造装置 | |
| JP7714633B2 (ja) | 基板処理方法及び基板処理装置 | |
| KR20250023718A (ko) | 기판 처리 방법 및 기판 처리 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |