CN101300667A

CN101300667A - 蚀刻方法以及蚀刻装置

Info

Publication number: CN101300667A
Application number: CNA2006800407651A
Authority: CN
Inventors: 野泽俊久; 西哲也
Original assignee: Tokyo Electron Ltd
Current assignee: Tokyo Electron Ltd
Priority date: 2005-10-31
Filing date: 2006-10-26
Publication date: 2008-11-05
Also published as: WO2007052534A1; TWI425565B; KR20080054430A; KR100967458B1; US20090137125A1; JP2007123766A; TW200729333A

Abstract

本发明提供蚀刻方法以及蚀刻装置，该蚀刻方法用于蚀刻形成在被处理体表面的被加工层，其特征在于，该蚀刻方法具有：保护膜形成工序，在上述被处理体表面均匀形成保护层；掩膜形成工序，通过在上述保护层上形成规定的蚀刻用凹部来形成图案化的蚀刻掩膜；抗等离子膜形成工序，包括上述蚀刻用凹部的底部以及侧面在内，在上述蚀刻掩膜的整个表面形成抗等离子膜；底部抗等离子膜除去工序，除去形成在上述蚀刻用凹部底部的上述抗等离子膜；蚀刻工序，在上述底部抗等离子膜除去工序之后将上述蚀刻掩膜作为掩膜对上述被加工层进行蚀刻。

Description

蚀刻方法以及蚀刻装置

技术领域

本发明涉及一种对在半导体晶圆等的被处理体表面形成的绝缘膜等被加工层进行蚀刻的蚀刻方法以及蚀刻装置。

背景技术

通常，为了形成半导体制品的集成电路，对硅基片等半导体晶圆的表面反复进行成膜处理、改性处理、氧化扩散处理、蚀刻处理等各种处理。由此，制造期望的集成电路。

以上述各种处理中的、例如蚀刻处理为例进行说明。通常，在蚀刻处理中，使用光致抗蚀剂(photo resise)等，在作为蚀刻对象的被加工层的表面形成图案化的蚀刻掩膜。将该蚀刻掩膜用作掩膜，同时作用蚀刻气体，从而，只选择性地切去所期望的部位。从而，只对期望的部位进行蚀刻。在此，光致抗蚀剂通常由有机材料构成，因此，耐热性不高。因此，为了保持掩膜的图案而进行适当形状的蚀刻，鉴于掩膜的耐热性，需要在200℃左右的较低温度下进行蚀刻。作为在上述那样的低温下进行的蚀刻处理，通常进行使用等离子的等离子蚀刻(例如参照日本特开平5-21396号公报)。

基于图4A～图4E，对以往使用等离子的蚀刻方法的一个例子进行说明。图4A～图4E为表示以往使用等离子的蚀刻方法的一个例子的工序图。

如图4A所示，在由硅基片等半导体晶圆构成的被处理体W表面，形成有要被蚀刻成规定图案的被加工层202。被加工层202是例如由SiO₂膜等形成的绝缘膜。而且，图中只表示了被处理体上表面侧的局部。

而且，以排除下述保护膜曝光时反射光的不良影响为目的，预先在被加工层202上表面均匀形成有例如由有机物形成的防反射膜204。

而且，首先以规定厚度在如上所述形成的被处理体W的防反射膜204表面均匀形成保护层206(参照图4A)。该保护层206有选择地曝光显影，其局部被有选择地除去，形成蚀刻用凹部208(参照图4B)。即，制造由保护膜形成的蚀刻掩膜210。该蚀刻用凹部208相应于要被切去的被加工层202的图案而形成为槽状或者孔状。

接着，通过等离子蚀刻除去在蚀刻用凹部208底部露出的防反射膜204(参照图4C)。从而，露出被加工层202的表面。另外，将上述蚀刻掩膜210用作掩膜的同时，进行等离子蚀刻，对由SiO₂膜形成的被加工层202进行蚀刻(参照图4D)。

之后，进行使用等离子的灰化(ashing)处理，分别除去由有机物形成的蚀刻掩膜210以及防反射膜204(参照图4E)。从而，完成蚀刻处理。

而在线宽、或槽宽、孔径等较大时，被加工层202的形状一点也不会失去原形而可以进行期望的蚀刻处理。但是，若需要进一步增强高集成化以及高细微化而使线宽等尺寸为例如小于或等于150nm的数量级，则为了与其相对应地增强析像度，需要使用特殊保护膜形成保护层206，该保护膜的被短波长的光透过的性能很强。

但是，上述特殊保护膜的抗等离子性比较差。因此，例如，如图4C以及图4D所示，在进行等离子处理时，由保护膜形成的蚀刻掩膜210的开口部210A受等离子冲击，以逐渐扩大的方式变形。随之，如图4D以及图4E所示，有时被加工层202的加工槽212的开口部212A也会相对预定大小被切除更多。即，产生下述问题：不能蚀刻成适当的形状，不能获得期望的蚀刻图案。

在上述那样的情况下，考虑到通过等离子除去蚀刻掩膜210(保护层206)的量，想到进一步增加蚀刻掩膜210厚度的对策。但是，若过度增大蚀刻掩膜210(保护层206)的厚度，则通过曝光使保护层206感光时，保护层206的下部感光不充分，另外，保护层206在厚度方向的焦点不一致。因此，蚀刻掩膜210厚度的最大值最多不过400nm左右，不可能再厚。

发明内容

本发明是着眼于上述问题而有效解决上述问题而作出的。本发明的目的在于提供一种通过用抗等离子膜薄薄地覆盖蚀刻掩膜表面而能够防止蚀刻掩膜变形，更可靠地获得形状不溃散的期望蚀刻图案的蚀刻方法以及蚀刻装置。

本发明为一种蚀刻方法，其用于蚀刻形成在被处理体表面的被加工层，其特征在于，该蚀刻方法包括：保护膜形成工序，在上述被处理体表面均匀形成保护层；掩膜形成工序，通过在上述保护层形成规定的蚀刻用凹部来形成图案化的蚀刻掩膜；抗等离子膜形成工序，包括上述蚀刻用凹部的底部以及侧面在内，在上述蚀刻掩膜的整个表面形成抗等离子膜；底部抗等离子膜除去工序，除去在上述蚀刻用凹部的底部形成的上述抗等离子膜；蚀刻工序，在上述底部抗等离子膜除去工序之后将上述蚀刻掩膜作为掩膜，对上述被加工层进行蚀刻。

根据本发明，在蚀刻掩膜的整个表面形成抗等离子膜，除去位于在蚀刻掩膜的蚀刻用凹部底部的抗等离子膜之后，进行除去被加工层的一般的蚀刻处理，因此，可以有效防止蚀刻掩膜变形，更可靠地获得形状不失去原形的期望的蚀刻图案。

例如，在上述蚀刻用凹部底部形成的上述抗等离子膜的厚度小于在上述蚀刻掩膜上表面形成的上述抗等离子膜厚度。

另外，例如，在比上述蚀刻掩膜的耐热温度低的温度，通过等离子CVD处理形成上述抗等离子膜。

另外，理想的是，预先在上述被加工层的表面形成防反射膜。这时，例如，在上述抗等离子膜形成工序之前或者之后，进行底部防反射膜除去工序，该底部防反射膜除去工序用于除去位于上述蚀刻用凹部底部的上述防反射膜。

另外，例如，在上述蚀刻工序之后，依次进行除去上述抗等离子膜的抗等离子膜除去工序和除去上述掩膜的掩膜除去工序。

另外，例如，在同一等离子处理装置内进行上述抗等离子膜形成工序、上述底部抗等离子膜除去工序、以及上述蚀刻工序的部分工序或者全部工序。

另外，本发明为一种蚀刻装置，其用于对被处理体进行规定的蚀刻处理，其特征在于，该蚀刻装置包括：处理容器，其可以被抽成真空；载置台，其设置在上述处理容器内，用于载置被处理体；气体导入部件，其向上述处理容器内导入规定的气体；等离子化部件，其在上述处理容器内使上述规定气体等离子化；装置控制部，其控制上述气体导入部件以及上述等离子化部件，从而进行抗等离子膜形成工序、底部抗等离子膜除去工序、以及蚀刻工序中的部分工序或者全部工序；在该抗等离子膜形成工序中，在形成于上述被处理体的被加工层表面的蚀刻掩膜的整个表面上形成抗等离子膜；在该底部抗等离子膜除去工序中，除去在蚀刻用凹部底部形成的抗等离子膜，该蚀刻用凹部形成在上述蚀刻掩膜上；在该蚀刻工序中，将除了蚀刻用凹部的底部之外被抗等离子膜覆盖的上述蚀刻掩膜用作掩膜，对上述被加工层进行蚀刻。

另外，本发明为一种存储介质，该存储介质存储用于使计算机实施下述控制方法的计算机程序，上述控制方法控制蚀刻装置，该蚀刻装置具有可以被抽成真空的处理容器、设置在上述处理容器内而用于载置被处理体的载置台、向上述处理容器内导入规定气体的气体导入部件、在上述处理容器内使上述规定气体等离子化的等离子化部件；上述控制方法用于控制上述气体导入部件以及上述等离子化部件，从而进行抗等离子膜形成工序、底部抗等离子膜除去工序、以及蚀刻工序中的部分工序或者全部工序；在该抗等离子膜形成工序中，在蚀刻掩膜的整个表面上形成抗等离子膜，该蚀刻掩膜形成在上述被处理体的被加工层表面；在该底部抗等离子膜除去工序中，除去在蚀刻用凹部底部形成的抗等离子膜，该蚀刻用凹部形成在上述蚀刻掩膜上，在该蚀刻工序中，将除了蚀刻用凹部的底部之外被抗等离子膜覆盖的上述蚀刻掩膜作为掩膜，对上述被加工层进行蚀刻。

附图说明

图1为表示本发明一个实施方式的蚀刻装置的概略剖视图。

图2A～图2H为表示本发明第1实施方式的蚀刻方法的工序图。

图3A～图3H为表示本发明第2实施方式的蚀刻方法的工序图。

图4A～图4E为表示以往使用等离子的蚀刻方法的一个例子的工序图。

具体实施方式

下面，参考附图详述本明的蚀刻装置以及蚀刻方法的实施方式。

图1为表示本发明一个实施方式的蚀刻装置的概略剖视图。图2A～图2H为表示本发明第1实施方式的蚀刻方法的工序图。图3A～图3H为表示本发明第2实施方式的蚀刻方法的工序图。在此，使用由微波产生的等离子进行等离子蚀刻处理。

如图1所示，本实施方式的蚀刻装置(等离子蚀刻装置)22具有整体形成筒体状的处理容器24。处理容器24的侧壁、底部由铝等导体构成，并接地。处理容器24内部为密闭的处理空间S，在该处理空间S内形成等离子。

在处理容器24内容纳有载置台26，在该载置台26的上表面载置作为被处理体的例如半导体晶圆W。载置台26形成为例如由经过铝阳极化处理(alumite)的铝或者陶瓷等构成的平坦圆板状。从处理容器24底部立起的例如由铝等构成的支柱28支承载置台26。

在处理容器24的侧壁设置有为了向处理容器24内部输入、输出晶圆而进行开闭的闸阀(gate valve)30。另外，在处理容器24底部设置有排气口32。排气口32连接排气路38，该排气路38依次连接压力控制阀34以及真空泵36。从而，可以根据需要抽处理容器24内的气体而使其成为规定压力。

另外，处理容器24的顶部开口(具有开口部)。在此，可以透过微波的顶板40借助O型密封圈等密封构件42而设为气密。例如由Al₂O₃等陶瓷材料等构成顶板40。考虑到耐压性，将顶板40的厚度设定为例如20mm左右。

而且，在顶板40上表面设置有等离子形成部件44，该等离子形成部件44用于在处理容器24内利用微波产生等离子。具体地说，等离子形成部件44具有设置在顶板40上表面的圆板状平面天线构件46。在平面天线构件46上设置有慢波(slow wave)件48。慢波件48具有高介电常数特性，用于缩短微波的波长。利用由导电性中空圆筒状容器形成的波导箱50覆盖慢波件48上方以及侧方的大约整个面。平面天线构件46作为波导箱50的底板，与载置台26相面对。在波导箱50的上部设置有冷却套体52，在该冷却套体52中流过用于冷却该波导箱50的制冷剂。

波导箱50以及平面天线构件46的周边部都与处理容器24导通。波导箱50的上表面中心连接同轴导波管54的外管54A。同轴导波管54内部的导体54B通过慢波件48中心的贯通孔，连接平面天线构件46的中心部。

利用介于模式转换器56以及匹配(matching)电路58之间的导波管60，同轴导波管54与发生例如2.45GHz微波的微波发生器62连接。从而，可以向平面天线构件46传递微波。微波的频率不限于2.45GHz，例如也可以为8.35GHz等其他频率。

在与300mm尺寸晶圆相对应的情况，平面天线构件46例如由直径400～500mm、厚度1毫米～数毫米左右的导电性材料构成。更加具体地说，可以由例如表面镀银的铜板或者铝板构成。在平面天线构件46上形成有由例如长槽状贯通孔构成的多个狭缝64。对于狭缝64的配置方式没有特别限制。例如可以配置为同心圆状、螺旋状、放射状等。或者，可以均匀地分布在平面天线构件的整个面上。

另外，在载置台26上方设置有气体导入部件66，该气体导入部件66用于向处理容器24内供给进行蚀刻时所需的气体。具体地说，例如由硅玻璃制的气嘴构成气体导入部件66。根据需要，通过气嘴66控制气体流量，同时供给期望的气体。也可以对应所使用的气体的种类，设置多个气嘴。或者，也可以使气体导入部件66作为硅玻璃制的喷头。

另外，在载置台26下方设置多个、例如3个升降销70(在图1中只表示有2个)，在输出、输入晶圆W时，该升降销70使晶圆W升降。通过升降杆74使该升降销70升降，该升降杆74隔着可伸缩的波纹管72贯通容器底部。另外，在载置台26上形成有供升降销70插通的销插通孔76。

载置台26整体由耐热材料、例如氧化铝等的陶瓷构成。根据需要，在该耐热材料中设置加热部件78。本实施方式的加热部件78由沿着载置台26大约整个区域埋入到其中的薄板状电阻加热器构成。该电阻加热器78利用贯穿支柱28内的配线80，连接加热器电源82。另外，根据需要，在该载置台26上设置冷却套体等冷却部件(未图示)。从而，可以将半导体晶圆W冷却至规定温度。

另外，在载置台26的上表面侧设置有薄的静电吸盘84，该静电吸盘84内部具有以例如网眼状配设的导体线。为了产生静电吸附力，静电吸盘84的导体线通过配线86连接直流电源88。从而，在载置台26上，详细地说，是在静电吸盘84上载置的晶圆W可以被静电吸附力吸附。另一方面，为了根据需要向静电吸盘84的导体线施加例如13.56MHz的偏置(bias)用高频电，配线86也连接偏置用高频电源89。

而且，通过例如由微型计算机等构成的装置控制部90，控制该蚀刻装置22整体的操作。在软盘、CD(Compact Disc)、闪存器、硬盘等存储介质92中存储实施该操作的计算机程序。具体地说，通过该装置控制部90的指令，进行各气体的供给控制、流量控制，微波控制、高频供给控制、电力控制，工艺温度控制、工艺压力等控制。

接着，参照图1以及图2，对使用上述构成的蚀刻装置22实施的蚀刻方法进行说明。

(第1实施方式)

首先，对本发明的蚀刻方法的第1实施方式进行说明。

如图2A所示，在由硅基片等半导体晶圆形成的被处理体W表面形成有要被蚀刻成规定图案的被加工层2。被加工层2为例如由SiO₂膜等形成的绝缘膜。而且，在图中仅表示了被处理体上表面侧的局部。

而且，以排除下述保护膜曝光时反射光的不良影响为目的，预先在被加工层2上表面均匀形成有例如由有机物形成的防反射膜4。可以使用例如BARC(商品名称)作为该防反射膜4。

而且，在上述那样形成的被处理体W的防反射膜4表面涂覆光致抗蚀剂，首先以规定厚度均匀形成保护层6(参照图2A)。从而，完成保护膜形成工序。

然后，接着，有选择地使该保护层6曝光显影，有选择地除去其局部，形成蚀刻用凹部8(参照图2B)。即，制造由保护膜形成的蚀刻掩膜10(参照图2B)。该蚀刻用凹部8对应于要削去的被加工层2的图案形成为槽状或者孔状。另外，在蚀刻用凹部8的底部露出下层的防反射膜4。在此，蚀刻用凹部8的宽度W1为150nm左右或者小于等于150nm的大小，蚀刻掩膜10的高度H1为例如300～400nm左右。通过上述处理，完成掩膜形成工序。

接着，使用图1所示的蚀刻装置(等离子处理装置)22，进行等离子蚀刻处理以及等离子CVD处理。为了进行上述等离子处理，首先，通过闸阀30，借助输送臂(未图示)将图2B所示的半导体晶圆W容纳到处理容器24内。通过使升降销70上下运动，从而将半导体晶圆W载置到载置台26的上表面、即载置面上。然后，通过静电吸盘84对该半导体晶圆W进行静电吸附。

通过加热部件78或者冷却部件，将半导体晶圆W维持在规定的工艺温度。另一方面，通过气体导入部件66以规定流量向处理容器24内供给规定气体。然后，控制压力控制阀34，将处理容器24内维持为规定的工艺压力。与此同时，驱动等离子体形成部件44，通过导波管60以及同轴导波管54将由微波发生器62产生的微波供给到平面天线构件46。利用慢波件48，从平面天线构件46向处理空间S导入波长变短的微波。从而，在处理空间S内产生等离子，进行规定的等离子处理。

详细地说，若从平面天线构件46向处理容器24内导入微波，则通过上述微波使导入到处理空间S内的气体等离子化以及活化，利用这时产生的活性材料，即使在低温下，也可以高效率地对半导体晶圆W表面进行等离子处理(例如，进行蚀刻处理或者成膜处理)。这时，通过驱动例如偏置用的高频电源89来更强地向载置台26侧吸入等离子中的离子。

在此，将图2B所示的半导体晶圆W如上所述地导入到上述等离子处理装置22内之后，如图2C所示，利用等离子蚀刻除去在蚀刻用凹部8底部露出的防反射膜4。从而，露出被加工层2的表面。作为这时的蚀刻气体，可以使用例如C₅F₈气、O₂气等作为Ar气、CF系气体。另外，考虑到蚀刻掩膜10的耐热性，将这时的工艺温度设定为例如小于或等于130℃。通过上述等离子蚀刻处理，稍稍切去蚀刻掩膜10的蚀刻用凹部8的开口部10A，尤其不会产生问题。从而，完成切除底部防反射膜的工序。

接着，如图2D所示，在包括上述蚀刻用凹部8底部以及侧面的蚀刻掩膜10的整个表面上，通过等离子CVD形成抗等离子膜100，该抗等离子膜100具有抗等离子性强的本发明特征。从而，由抗等离子膜100覆盖蚀刻掩膜10的整个表面。可以使用例如氮化硅膜(SiN)作为该抗等离子膜100。在此，重要的一点是，由于上述蚀刻用凹部8的宽度W1非常狭窄，因此，成为成膜气体难以侵入其内部的状态。因此，与在蚀刻掩膜10上表面堆积的抗等离子膜100的厚度T2相比，在蚀刻用凹部8底部以及侧面堆积的抗等离子膜100的厚度T1相当薄。例如，虽然取决于蚀刻用凹部8的宽度W1、高度H1，但两厚度比T1/T2为0.5左右。在此，形成抗等离子膜100，使抗等离子膜100的厚度T1、T2分别为例如5nm以及10nm左右。

考虑到蚀刻掩膜10的耐热性，将这时的工艺温度设定为例如小于或等于130℃。另外，使用硅烷系气体或氮化气体作为这时的成膜用气体。另外，可以使用SiH₄气体、Si₂H₆气体作为硅烷系气体。另外，可以使用N₂气体、NH₃气体等作为氮化气体。而且，也可以在上述气体中加入Ar气等惰性气体。如上述那样，完成形成抗等离子膜的工序。

接着，如图2E所示，进行除去堆积在上述蚀刻用凹部8底部抗的等离子膜100的等离子蚀刻处理。这时，虽然也同时削去堆积在蚀刻掩膜10上表面的抗等离子膜100，但是，如上所述，由于上述部分的膜厚T2远大于底部的膜厚T1，因此，只能完全除去堆积在底部的抗等离子膜100。从而，在蚀刻用凹部8的底部露出下层的被加工层2的表面。另外，这时，若驱动偏置用高频电源89而向载置台26施加吸入13.56MHz离子用的偏置电力，则可以更高效率地除去堆积在底部的抗等离子膜100。

可以使用CF₄气体、CHF₃等CF系气体作为这时的蚀刻气体。另外，考虑到蚀刻掩膜10的耐热性，将工艺温度设定为例如小于或等于130℃。如上述那样，完成除去底部抗等离子膜的工序。

接着，如图2F所示，除去蚀刻用凹部8的底部，将被抗等离子膜覆盖的蚀刻掩膜10用作掩膜，对被加工层2进行等离子蚀刻处理。从而，在转印被抗等离子膜覆盖的蚀刻掩膜10的图案的状态下，对由例如SiO₂形成的被加工层2进行蚀刻，形成例如加工槽12。在该加工槽12底部，露出下层的半导体晶圆W的表面。

考虑到蚀刻掩膜10的耐热性，将这时的工艺温度设定为例如小于或等于130℃。另外，可以使用由例如CF₄气体构成的CF系气体和Ar气体等作为这时的蚀刻气体。

这时，随着等离子蚀刻处理的进行，削去由SiN构成的抗等离子膜100，整体变薄。但是，由上述蚀刻气体决定的抗等离子膜100即SiN、与被加工层2即SiO₂的选择比为10～50左右，即，与比较简单地削去由SiO₂构成的被加工层2相比，不会完全削去抗等离子膜100。即，保持蚀刻掩膜10的形状，该形状不会失去原形。另外，若使用由C₅F₈气体构成的蚀刻气体，则可以进一步增大上述选择比。

因此，在以往的方法中，如图4D以及图4E所示，蚀刻图案失去原形，而采用本发明的方法，如上所述，可以防止蚀刻掩膜10变形而更可靠地获得形状不失去原形的期望的蚀刻图案。如上所述，完成蚀刻工序。

接着，如图2G所示，进行等离子蚀刻处理，以完全除去覆盖蚀刻掩膜10表面的由SiN构成的抗等离子膜100。在此，与图2F的情况所示相反，使用的蚀刻气体能够容易削去由SiN构成的抗等离子膜100，而难以削去由SiO₂构成的被加工层2。具体地说，作为上述蚀刻气体，以适当浓度设定作为CF系气体的例如CF₄气体，或者使用CHF₃气体，从而，可以获得与图2F所示情况相反的选择比。从而，可以在维持了由SiO₂构成的被加工层2的形状的状态下，有选择地切去覆盖蚀刻掩膜10表面的抗等离子膜100。从而，完成除去抗等离子膜的工序。

接着，如图2H所示，进行使用例如氧等离子的等离子灰化处理。具体地说，进行除去由有机物构成的蚀刻掩膜10的掩膜除去工序，接着，进行除去同样由有机物构成的防反射膜4的防反射膜除去工序。从而，分别完全除去蚀刻掩膜10和防反射膜4。通过上述处理完成一系列的蚀刻处理。

如上所述，采用本发明的方法，在蚀刻掩膜10的整个表面形成抗等离子膜100，除去位于该蚀刻掩膜10的蚀刻用凹部8底部的抗等离子膜100，之后进行削去被加工层2的一般的蚀刻处理，因此，可以防止蚀刻掩膜变形而更可靠地获得形状不失去原形的期望的蚀刻图案。

在上述实施方式中，在从图2C所示的等离子蚀刻处理到图2H所示的等离子灰化处理中，所供给使用的气体种类虽然是更换供给，但在图1所示的等离子处理装置22内是连续进行的。但是，不限于该方式，也可以在图1所示的等离子处理装置22内只进行从图2C所示处理到图2H所示处理中的部分处理，而在其他处理装置中进行其他处理。例如，也可以分别在专用的每个处理装置中进行等离子蚀刻处理、等离子CVD处理和等离子灰化处理。另外，也可以分别在各处理装置中进行从图2C所示处理到图2H所示处理中的各个处理工序。

(第2实施方式)

接着，对本发明方法的第2实施方式进行说明。

图3A～图3H为表示本发明的蚀刻方法的第2实施方式的工序图。在首先说明的第1实施方式中，在图2C～图2E所示的各工序中，形成蚀刻掩膜10之后，切去在蚀刻用凹部8底部露出的防反射膜4(参照图2C)，接着，在整个表面堆积抗等离子膜100(参照图2D)，然后，切去位于蚀刻用凹部8底部的抗等离子膜100(参照图2E)。但是，不限于该方式，也可以先堆积抗等离子膜100，接着，依次切去位于蚀刻用凹部8底部的抗等离子膜100以及防反射膜4。即，在本实施方式中，图3A以及图3B所示的各工序分别对应图2A以及图2B所示的各工序，如图3B所示地形成蚀刻掩膜10结束之后，如图3C所示，在蚀刻掩膜10的整个表面形成抗等离子膜100。

然后，如图3D所示，除去堆积在蚀刻用凹部8底部的抗等离子膜100，接着，如图3E所示，除去在蚀刻用凹部8底部露出的防反射膜4。

之后的图3F～图3H所示的各工序分别对应图2F～图2H所示的各工序。

即使在上述本实施方式中，也可以发挥与第1实施方式相同的作用效果。

而且，在上述各个实施方式中，以将氮化硅膜(SiN)用作抗等离子膜100进行的情况为例进行了说明，不限于此。例如，也可以使用SiCN膜、SiC膜、SiCO膜、Si膜等。而且，虽然很少，但有时在此列举的包括SiN膜在内的各膜中也含有氢。上述情况也含在本发明的范围之内。另外，作为上述抗等离子膜100，在低温(小于或等于130℃)形成含有Si和C的膜时，理想的是至少使用三甲基硅烷(trimethylsilane)。

在使用上述各膜作为抗等离子膜100时也是，在通过等离子蚀刻处理除去上述各膜时，与使用SiN膜的情况相同，也可以使用CF₄气体、CHF₃气体。

另外，在上述各实施方式中，以由SiO₂膜构成的绝缘膜作为被加工层2而对该被加工层2进行等离子蚀刻为例进行了说明，但不限与此，对其他种类膜的绝缘膜进行等离子蚀刻时，也可以使用本发明的方法。

另外，不限于绝缘膜，将例如导电性多晶硅(polysilicon)膜作为被加工层2进行蚀刻时，也可以使用本发明的方法。在该情况，抗等离子膜100可以采用被加工层2为SiO₂膜时能够使用的之前列举的膜种类中的除了Si膜之外的所有膜。

另外，图1所示的等离子处理装置只不过表示了一例。采用微波或高频波的其它所有等离子处理装置也可以应用于本发明的方法。

另外，被处理体不限于半导体晶圆，在LCD基板、玻璃基板、陶瓷基板等中也可以应用本发明。

Claims

1.一种蚀刻方法，其用于蚀刻形成在被处理体表面的被加工层，其特征在于，该蚀刻方法包括：

保护膜形成工序，在上述被处理体表面均匀形成保护层；

掩膜形成工序，通过在上述保护层形成规定的蚀刻用凹部来形成图案化的蚀刻掩膜；

抗等离子膜形成工序，包括上述蚀刻用凹部的底部以及侧面在内，在上述蚀刻掩膜的整个表面形成抗等离子膜；

底部抗等离子膜除去工序，除去在上述蚀刻用凹部的底部形成的上述抗等离子膜；

蚀刻工序，在上述底部抗等离子膜除去工序之后将上述蚀刻掩膜作为掩膜，对上述被加工层进行蚀刻。

2.根据权利要求1所述的蚀刻方法，其特征在于，在上述蚀刻用凹部底部形成的上述抗等离子膜的厚度小于在上述蚀刻掩膜上表面形成的上述抗等离子膜的厚度。

3.根据权利要求1或2所述的蚀刻方法，其特征在于，在比上述蚀刻掩膜的耐热温度低的温度下，通过等离子CVD处理形成上述抗等离子膜。

4.根据权利要求1～3中任意一项所述的蚀刻方法，其特征在于，预先在上述被加工层的表面形成防反射膜。

5.根据权利要求1～4中任意一项所述的蚀刻方法，其特征在于，在上述抗等离子膜形成工序之前或者之后，进行底部防反射膜除去工序，该底部防反射膜除去工序用于除去位于上述蚀刻用凹部底部的上述防反射膜。

6.根据权利要求1～5中任意一项所述的蚀刻方法，其特征在于，在上述蚀刻工序之后依次进行除去上述抗等离子膜的抗等离子膜除去工序和除去上述掩膜的掩膜除去工序。

7.根据权利要求1～6中任意一项所述的蚀刻方法，其特征在于，在同一等离子处理装置内进行上述抗等离子膜形成工序、上述底部抗等离子膜除去工序、以及上述蚀刻工序中的部分工序或全部工序。

8.一种蚀刻装置，其用于对被处理体进行规定的蚀刻处理，其特征在于，该蚀刻装置包括：

处理容器，其可以被抽成真空；

载置台，其设置在上述处理容器内，用于载置被处理体；

气体导入部件，其向上述处理容器内导入规定的气体；

等离子化部件，其在上述处理容器内使上述规定气体等离子化；

装置控制部，其控制上述气体导入部件以及上述等离子化部件，从而进行抗等离子膜形成工序、底部抗等离子膜除去工序、以及蚀刻工序中的部分工序或者全部工序；在该抗等离子膜形成工序中，在形成于上述被处理体的被加工层表面的蚀刻掩膜的整个表面上形成抗等离子膜；在该底部抗等离子膜除去工序中，除去在蚀刻用凹部底部形成的抗等离子膜，该蚀刻用凹部形成在上述蚀刻掩膜上；在该蚀刻工序中，将除了蚀刻用凹部的底部之外被抗等离子膜覆盖的上述蚀刻掩膜用作掩膜，对上述被加工层进行蚀刻。

9.一种存储介质，其存储用于使计算机实施下述控制方法的计算机程序；

上述控制方法控制蚀刻装置，该蚀刻装置具有可以被抽成真空的处理容器、设置在上述处理容器内而用于载置被处理体的载置台、向上述处理容器内导入规定气体的气体导入部件、在上述处理容器内使上述规定气体等离子化的等离子化部件；

上述控制方法用于控制上述气体导入部件以及上述等离子化部件，从而进行抗等离子膜形成工序、底部抗等离子膜除去工序、以及蚀刻工序中的部分工序或者全部工序；在该抗等离子膜形成工序中，在蚀刻掩膜的整个表面上形成抗等离子膜，该蚀刻掩膜形成在上述被处理体的被加工层表面；在该底部抗等离子膜除去工序中，除去在蚀刻用凹部底部形成的抗等离子膜，该蚀刻用凹部形成在上述蚀刻掩膜上；在该蚀刻工序中，将除了蚀刻用凹部的底部之外被抗等离子膜覆盖的上述蚀刻掩膜作为掩膜，对上述被加工层进行蚀刻。