[go: up one dir, main page]

TWI423440B - 用於降低極高密度金屬氧化物半導體場效應電晶體的閘極阻抗的採用不同閘極材料和功函數的分裂柵 - Google Patents

用於降低極高密度金屬氧化物半導體場效應電晶體的閘極阻抗的採用不同閘極材料和功函數的分裂柵 Download PDF

Info

Publication number
TWI423440B
TWI423440B TW097103366A TW97103366A TWI423440B TW I423440 B TWI423440 B TW I423440B TW 097103366 A TW097103366 A TW 097103366A TW 97103366 A TW97103366 A TW 97103366A TW I423440 B TWI423440 B TW I423440B
Authority
TW
Taiwan
Prior art keywords
gate
region
trench
polysilicon
metal
Prior art date
Application number
TW097103366A
Other languages
English (en)
Other versions
TW200832709A (en
Inventor
Tai Sung-Shan
Hu Yongzhong
Original Assignee
Alpha & Omega Semiconductor
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpha & Omega Semiconductor filed Critical Alpha & Omega Semiconductor
Publication of TW200832709A publication Critical patent/TW200832709A/zh
Application granted granted Critical
Publication of TWI423440B publication Critical patent/TWI423440B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0295—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the source electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/665—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of elemental metal contacting the insulator, e.g. tungsten or molybdenum
    • H10D64/666—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of elemental metal contacting the insulator, e.g. tungsten or molybdenum the conductor further comprising additional layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/252—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices
    • H10D64/2527—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices for vertical devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

用於降低極高密度金屬氧化物半導體場效應電晶體的閘極阻抗的採 用不同閘極材料和功函數的分裂柵
本發明涉及一種半導體功率裝置，特別涉及一種改良的新穎的製造方法和裝置結構，該裝置結構提供可降低閘極阻抗電阻的分裂式溝槽閘極，所述的溝槽閘極頂部和底部具有不同的功函數，從而實現更靈活的操作和功函數調即。
製造方法中的閘極氧化物形成過程及其後的熱迴圈過程存在摻雜劑分離，這一缺陷導致了傳統的製造具有金屬閘極的半導體功率裝置的方法存在局限性。傳統的功率半導體裝置經常通過以下程式來製造：首先形成主體區域，然後形成金屬閘極。這些製造方法帶來了摻雜劑分離問題，而摻雜劑分離問題又進一步導致了裝置具有低可控性的極限電壓Vt，因此給裝置操作帶來不利影響。
既然通過金屬閘極來執行的半導體功率裝置具有較低的閘極阻抗，一些專利申請公開了通過不同金屬閘極來執行的半導體功率裝置。在美國專利申請No.20040137703中，公開了一種通過金屬閘極層迭控制來進行的金屬氧化物半導體場效應電晶體的極限電壓調整。金屬閘極由厚度不同的各種金屬層構成，並用於控制和調節功函數。然而，公開的方法和裝置不能提供一個針對摻雜劑分離問題的解決方案。
在專利申請No.20040110097中，公開了具有一個金屬 閘極的雙閘極半導體裝置。該裝置的製造方法包括在翅片結構的溝道區域之上形成一個閘極結構。該方法也包括下述步驟：在閘極周圍形成犧牲性氧化物層，在該犧牲性氧化物層內除去閘極結構以定義閘極凹槽。隨著金屬閘極在閘極凹槽中形成，該犧牲性氧化物層被移除。專利申請20084486公開了一個具有金屬閘極的雙擴散金屬氧化物半導體場效應管(DMOS)。設計了一個犧牲閘極層以提供一個自校準源極膜。源極區域因此與閘極相對準，並且源極擴散為較好的接通特性和低滲漏提供了一個微小的交迭。 所述的犧牲閘極層能經受住DMOS處理過程的擴散溫度，並選擇性的蝕刻。在所述的高溫處理完成後，犧牲閘極層被剝離，並在基底上形成一個閘極金屬，用剝離的犧牲閘極材料填充左側體積。在另一專利申請20020058374中，公開了一個在半導體裝置中形成雙金屬閘極的方法。該方法包括在P溝道金屬氧化物半導體場效應管(PMOS)和N溝道金屬氧化物半導體場效應管(NMOS)區域形成虛擬閘極、形成絕緣夾層、以及其後移除絕緣夾層的處理步驟、形成凹槽和雙金屬閘極步驟、移除虛擬閘極步驟。然而，上述方法都沒有提供一個實用的、有效的方法來解決以上所討論的問題。
因此，在功率半導體裝置設計及製造領域，仍然需要在形成功率裝置過程中的新製造方法及新裝置結構，以使得以上討論的問題和局限能得到解決。
因此，本發明的一個目的是提供一種新式的改良的採用分裂式溝槽閘極的半導體功率裝置，所述溝槽閘極的底部和頂部區域具有不同的功函數以減少極高密度的溝槽金屬氧化物半導體場效應電晶體(MOSFET)的閘極阻抗，該裝置可以解決以上討論的技術困難和局限。特別地，本發明的一個方面提供了改良的裝置結構和製造方法，可以在降低閘極阻抗的同時降低閘極至汲極電容，並在分裂式溝槽閘極中提供可更靈活調節的溝槽閘極頂部和底部的功函數。通過一個經高溫增濃程式處理的絕緣層，分裂式溝槽閘極底部的多晶矽區域與一個金屬閘極的頂部區域絕緣。可以降低形成金屬閘極後的熱迴圈，以更好的防止摻雜分凝並更精確的控制閾電壓。
本發明的一方面是提供一種改良的裝置結構和一種製造金屬氧化物半導體場效應電晶體(MOSFET)功率裝置的製造方法，該金屬氧化物半導體場效應電晶體(MOSFET)功率裝置具有分裂式溝槽閘極結構，並同時中提供可更靈活調節的分裂式溝槽閘極的溝槽閘極頂部和底部的功函數。分裂式溝槽閘極底部的多晶矽區域的功函數不同於汲極功函數，以優化遮罩效應。金屬閘極的頂部提供了一個較低的閘極阻抗，並且該金屬閘極和溝道之間具有一個多晶矽襯墊。所述的多晶矽襯墊具有與溝道區域相似的功函數，以更精確的調節閘極閾電壓。
本發明的一方面是提供改良的裝置結構和一種製造金屬氧化物半導體場效應電晶體(MOSFET)的製造方法， 該金屬氧化物半導體場效應電晶體(MOSFET)具有分裂式溝槽閘極結構，該分裂式溝槽閘極具有至少兩個分離的絕緣的閘極區域，並且每個閘極區域都具有不同的功函數，可更靈活的調節門各閘極區域的功函數，以在高速下優化裝置操作。
本發明的首選實施例簡要的公開了一個具有溝槽的金屬氧化物半導體場效應電晶體(MOSFET)單元。該具有溝槽的金屬氧化物半導體場效應電晶體(MOSFET)單元包括一個在半導體基片的頂表面開口的溝槽閘極，所述的半導體基片被源極區域環繞，所述的源極區域被包含在汲極上面的主體區域中，所述的汲極設置在基底的底表面上。所述的溝槽閘極進一步包括至少兩個相互絕緣的溝槽填充區域，每個溝槽填充區域填充有功函數不同的材料。在一個首選實施例中，溝槽閘極包括一個位於溝槽閘極底部的多晶矽區域和一個位於溝槽閘極頂部的金屬區域。
在閱讀了以下對首選實施例的詳細描述後，可以明顯地毫無疑問地看出與本領域的普通技術相比，本發明所具有的優點。以下採用附圖進一步說明實施例。
第1圖是本發明的具有溝槽的金屬氧化物半導體場效應電晶體裝置100的一個橫截面視圖。其中，具有溝槽的金屬氧化物半導體場效應電晶體裝置100支撐在基底105上，該基底105和外延層110一起形成。具有溝槽的金屬氧化物半導體場效應電晶體裝置100包括一個填充有多晶 矽的底部閘極區域130，該底部閘極區域130位於頂部溝槽閘極區域150之下的底部。通過設置在頂部和底部區域之間的一個絕緣層140，填充有多晶矽的底部閘極區域130與頂部閘極區域150相互隔離絕緣。通過環繞溝槽閘極底表面的絕緣層120，底部溝槽區域同樣與設置在基底105之下汲極絕緣。頂部溝槽閘極區域150包括溝槽中的金屬填充物，即鈦層或鈦氮層或鎢層150，該溝槽在被覆蓋在溝槽壁上的閘極絕緣層155環繞。利用第二傳導性類型摻雜劑，即P-型摻雜劑來摻雜的主體區域160在各溝槽閘極150之間延伸。包含源極區域170的P摻雜主體區域160摻雜了第一傳導性類型摻雜劑，即N+摻雜劑。源極區域170在外延層頂表面附近形成，該外延層環繞溝槽閘極150。在半導體基底的頂表面上同樣是絕緣層175、接觸開口和金屬層180，提供了源極主體區域和閘極間的電傳導。基於簡明的原因，這些結構特徵沒有詳細敍述和討論，因為它們在本領域的普通技術中已知。
第2A到2I圖是一系列連續的橫截面視圖，用於描述第2圖所示的具有溝槽的金屬氧化物半導體場效應電晶體的製造過程。在第2A圖中，一個堅硬的氧化物膜208被用於在基底205上腐蝕和打開一組溝槽209。在第2B圖中，該堅硬的氧化物膜208被移除。首先塗抹和蝕刻掉犧牲閘極氧化物層，然後生成閘極氧化物層210，從而使得一個閘極氧化物層210在溝槽壁和溝槽底部的表面上生成。然後執行多晶矽沉積，之後採用離子注入技術向多晶矽215中 摻雜磷、硼或三氯化磷。調節摻雜劑使底部多晶矽區域的功函數和汲極區域的功函數差別最大化，因此最優化了遮罩效應。然後進行多晶矽背面蝕刻，以從溝槽上方移除多晶矽。在第2C圖中，進行主體植入，然後進行主體擴散以形成主體區域220。然後塗抹源極膜(圖中未示出)，進行源極離子注入，之後源極擴散形成源極區域225。
在第2D圖中，進行多晶矽背面蝕刻以從溝槽中移除多晶矽閘極215的頂部，然後進行氧化物蝕刻以從移除多晶矽後暴露的側壁上移除氧化物層210。在第2E圖中，放置高溫氧化作用(HTO)的氧化物或高密度電漿(HDP)氧化物230。執行調節程式以隔離底部多晶矽閘極215的頂部，該閘極的頂部將在之後的程式中被填充。在溝槽側壁上的氧化物層通過濕法腐蝕處理被移除。在第2F圖中，通過高溫氧化(HTO)沉積，在溝槽側壁上形成閘極氧化物層，而不需要經過傳統的高溫熱氧化迴圈，以最小化摻雜劑分離程式。可選擇地，一個非常薄的閘極氧化物層可以在在溝槽側壁上生長至約為100Å(埃)的厚度，之後通過高溫氧化(HTO)處理來完成閘極氧化物的形成。作為一個可選擇的處理步驟，多晶矽襯墊(圖中未示出)可以放置在閘極氧化物的上方，來提供靈活的摻雜劑調節，從而調節功函數趨近於溝道區域的功函數。這有利於提供更精確控制的閘極閾電壓。然後進行化學氣相沉積(CVD)處理，在溝槽中沉積鈦、鈦氮或鎢240，其後從溝槽附近移除鈦、鈦氮或鎢金屬。背面蝕刻或化學機械平面處理(CMP)裝置的 頂表面。行成具有不同材料的底部和頂部得分裂閘極。在第2G圖中，一個無參入雜質矽酸鹽玻璃(NSG)或含硼及磷的矽化物(BPSG)鈍化層250放置在頂表面的上方。在第2H圖中，進行接觸開口蝕刻，以打開源極接觸開口237和穿過鈍化層250的閘極接觸開口(圖中未示出)。在第2I圖中，接觸金屬層260被放置在頂表面的上方，然後進行標準蝕刻處理以使接觸金屬260變成源極金屬和閘極襯墊(圖中未示出)。
以上所描述的金屬氧化物半導體場效應電晶體裝置提供了一個裝置結構和構成，其中極高密度金屬氧化物半導體場效應電晶體單元的閘極電阻被降低到很小。在閘極形成後，熱迴圈同樣被降低。這一不同的半導體管閘極功函數提供了更具有優勢的裝置執行性能，以滿足不同的使用規範。特別地，底部多晶矽閘極的功函數不同於汲極矽的功函數，頂部金屬閘極具有一個多晶矽襯墊，該多晶矽襯墊具有與汲極矽相似的功函數。因此本發明所提供的重要技術優勢在於閘極汲極電容的降低最大化，並且精確地調節閘極閾電壓。
根據上述敍述，本發明進一步公開了一個製造半導體功率裝置的方法。該方法包括一個打開並向溝槽中填充多晶矽的步驟，以及其後的進行植入和擴散主體及源極區域的處理程式，以及移除溝槽中的多晶矽的頂部以形成底部多晶矽閘極，之後進行在溝槽頂部形成金屬閘極的程式，因此僅在金屬閘極上使用了最小的高溫熱循化。在一個可 仿效實施例中，該方法進一步包括，在進行處理以在閘極間絕緣層的頂部形成金屬閘極之前，在多晶矽閘極底部的頂層形成閘極間絕緣層的步驟。。在一個可效仿實施例中，該方法進一步包括通過採用高溫氧化(HTO)沉積以在底部多晶矽閘極的頂部形成一個閘極間絕緣層的步驟，之後進行處理以在閘極間絕緣層的頂部形成金屬閘極。在一個可仿效實施例中，該方法進一步包括通過在底部多晶矽閘極的頂部上沉積高密度電漿(HDP)氧化物的步驟，之後進行處理以在閘極間絕緣層的頂部形成金屬閘極。在一個可效仿實施例中，該方法進一步包括形成一個閘極間絕緣層的步驟，然後進行增濃處理以進一步使多晶矽閘極和在溝槽頂部形成的金屬閘極之間絕緣。在一個可仿效實施例中，進行處理以在溝槽頂部形成金屬閘極的步驟進一步包括採用化學氣相沉積(CVD)處理，向溝槽中沉積鈦、鈦氮或鎢，以在底部多晶矽閘極上方形成金屬閘極的過程。
儘管本發明通過上述優選的實施例進行了闡述，應該理解上述公開的內容不應當做限制性解釋。在閱讀上述公開內容後，本領域的技術人員毫無疑問的都會聯想到多種變形或修改形式。相應地，特別提出附加申請專利範圍，以涵蓋所有未脫離本發明實質精神和範圍的變形或修改形式。
100‧‧‧金屬氧化物半導體場效應電晶體裝置
105、205‧‧‧基底
110‧‧‧外延層
120、140、155、175‧‧‧絕緣層
130‧‧‧底部閘極區域
150‧‧‧頂部溝槽閘極區域
160、220‧‧‧主體區域
170、225‧‧‧源極區域
180、260‧‧‧金屬層
208‧‧‧氧化物膜
209‧‧‧溝槽
210‧‧‧閘極氧化物層
215‧‧‧多晶矽
230‧‧‧高密度電漿(HDP)氧化物
237‧‧‧開口
240‧‧‧鎢
250‧‧‧鈍化層
第1圖是本發明中具有溝槽的金屬氧化物半導體場效應電晶體的一個橫截面視圖，該具有溝槽的金屬氧化物半導體場效應電晶體採用具有不同閘極材料和功函數的雙溝槽閘極。
第2A圖到第2I圖是一系列連續的橫截面視圖，用於描述第2圖所示的具有溝槽的金屬氧化物半導體場效應電晶體的製造過程。
100‧‧‧金屬氧化物半導體場效應電晶 體裝置
105‧‧‧基底
110‧‧‧外延層
120、140、155、175‧‧‧絕緣層
130‧‧‧底部閘極區域
150‧‧‧頂部溝槽閘極區域
160‧‧‧主體區域
170‧‧‧源極區域
180‧‧‧金屬層

Claims (26)

  1. 一種具有溝槽的金屬氧化物半導體場效應電晶體(MOSFET)裝置，包括一個被源極區域環繞的溝槽閘極，所述的源極區域包含在一個主體區域中，所述的主體區域在一個汲極區域的上方，所述的汲極區域設置在一個基底的底表面上，其特徵在於，所述的MOSFET裝置進一步包括：所述的溝槽閘極進一步包括至少兩個相互絕緣的溝槽填充區域，每個溝槽填充區域填充有具有不同功函數的材料。
  2. 如申請專利範圍第1項所述的MOSFET裝置，其特徵在於，在所述的溝槽閘極中的所述的兩個相互絕緣的溝槽填充區域進一步包括，一個位於溝槽閘極底部的多晶矽區域，一個位於溝槽閘極頂部的金屬區域。
  3. 如申請專利範圍第2項所述的MOSFET裝置，其特徵在於，所述的位於溝槽閘極底部的多晶矽區域摻雜有摻雜劑，以使得所述的底部多晶矽區域和所述的汲極具有的功函數差異性最大化。
  4. 如申請專利範圍第2項所述的MOSFET裝置，其特徵在於，所述的位於溝槽閘極頂部的金屬區域被一個多晶矽襯墊所圍繞，所述的多晶矽襯墊摻雜有摻雜劑，以使得所述的多晶矽襯墊的功函數趨近於溝道區域的功函數，所述的溝道區域通過一個沿所述多晶矽襯墊的閘極氧化物達到絕緣。
  5. 如申請專利範圍第1項所述的MOSFET裝置，其特徵在於，在所述的溝槽閘極中的所述的兩個相互絕緣的溝槽填充區域進一步包括一個位於溝槽閘極底部的多晶矽區域、一個位於溝槽閘極頂部的由鈦、鈦氮或鎢組成的金屬區域。
  6. 如申請專利範圍第1項所述的MOSFET裝置，其特徵在於，所述的MOSFET裝置是一個N-溝道MOSFET裝置，所述的MOSFET裝置支撐在一個N型半導體基底上，所述的基底具有摻雜著N型摻雜劑的所述的源極區域，所述的主體區域摻雜有P型摻雜劑。
  7. 如申請專利範圍第1項所述的MOSFET裝置，其特徵在於，所述的MOSFET裝置是一個P-溝道MOSFET裝置，所述的MOSFET裝置支撐在一個P型半導體基底上，所述的基底具有摻雜著P型摻雜劑的所述的源極區域，所述的主體區域摻雜有N型摻雜劑。
  8. 如申請專利範圍第1項所述的MOSFET裝置，其特徵在於，在所述的溝槽閘極中的所述的兩個相互絕緣的溝槽填充區域通過高密度電漿(HDP)氧化物層達到絕緣。
  9. 如申請專利範圍第1項所述的MOSFET裝置，其特徵在於，在所述的溝槽閘極中的所述的兩個相互絕緣的溝槽填充區域通過高溫氧化作用(HTO)氧化物層達到絕緣。
  10. 一種半導體功率裝置，包括一個溝槽閘極，其特徵在 於，設置在一個半導體基底上的一個溝槽閘極進一步包括至少兩個相互絕緣的溝槽填充區域，每個溝槽填充區域填充有具有不同功函數的材料，並且所述半導體基底的底表面上設有一汲極。
  11. 如申請專利範圍第10項所述的半導體功率裝置，其特徵在於，在所述的溝槽閘極中的所述的兩個相互絕緣的溝槽填充區域進一步包括一個位於溝槽閘極底部的多晶矽區域，一個位於溝槽閘極頂部的金屬區域。
  12. 如申請專利範圍第11項所述的半導體功率裝置，其特徵在於，所述的位於溝槽閘極底部的多晶矽區域摻雜有摻雜劑，以使得所述的底部多晶矽區域和所述的汲極具有的功函數差異性最大化。
  13. 如申請專利範圍第11項所述的半導體功率裝置，其特徵在於，所述的位於溝槽閘極頂部的金屬區域被一個多晶矽襯墊所圍繞，所述的多晶矽襯墊摻雜有摻雜劑，以使得所述的多晶矽襯墊的功函數趨近於溝道區域的功函數，所述的溝道區域通過一個沿所述多晶矽襯墊的閘極氧化物達到絕緣。
  14. 如申請專利範圍第10項所述的半導體功率裝置，其特徵在於，在所述的溝槽閘極中的所述的兩個相互絕緣的溝槽填充區域進一步包括一個位於溝槽閘極底部的多晶矽區域、一個位於溝槽閘極頂部的由鈦、鈦氮或鎢組成的金屬區域。
  15. 如申請專利範圍第10項所述的半導體功率裝置，其特 徵在於，所述的半導體功率裝置包括一個具有溝槽的MOSFET裝置，所述的MOSFET裝置具有被一個源極區域所環繞的所述的溝槽閘極，所述的源極區域包含在一個主體區域中，所述的主體區域位於汲極區域的上方，所述的汲極區域設置在所述的半導體基底的底表面上。
  16. 如申請專利範圍第15項所述的半導體功率裝置，其特徵在於，所述的MOSFET裝置是一個N-溝道MOSFET裝置，所述的MOSFET裝置支撐在一個N型半導體基底上，所述的基底具有摻雜著N型摻雜劑的所述的源極區域，所述的主體區域摻雜有P型摻雜劑。
  17. 如申請專利範圍第15項所述的半導體功率裝置，其特徵在於，所述的MOSFET裝置是一個P-溝道MOSFET裝置，所述的MOSFET裝置支撐在一個P型半導體基底上，所述的基底具有摻雜著P型摻雜劑的所述的源極區域，所述的主體區域摻雜有N型摻雜劑。
  18. 一種製造半導體功率裝置的方法，其特徵在於，包括以下步驟：打開並向溝槽中填充多晶矽；進行植入和擴散一個主體和源極區域的程式，所述的源極區域包含在主體區域中，所述的主體區域在一個汲極區域的上方，所述的汲極區域設置在一個基底的底表面上；移除位於所述溝槽中的所述多晶矽的頂部，以形成底 部多晶矽閘極區域；在底部多晶矽閘極的頂層形成閘極間絕緣層；進行在所述溝槽的頂部形成一個金屬閘極的程式，以最小化應用於所述金屬閘極上的高溫熱迴圈。
  19. 如申請專利範圍第18項所述的方法，其特徵在於，進一步包括：採用摻雜劑來摻雜所述的底部多晶矽閘極，以使得所述的底部多晶矽區域和所述的汲極具有的功函數差異性最大化。
  20. 如申請專利範圍第18項所述的方法，其特徵在於，進一步包括：將一個多晶矽襯墊內襯在所述溝槽的所述側壁上的閘極氧化物上，然後在所述溝槽的頂部形成所述的金屬閘極。
  21. 如申請專利範圍第20項所述的方法，其特徵在於，進一步包括：採用摻雜劑來摻雜所述的多晶矽襯墊，以使得所述的多晶矽襯墊的功函數趨近於溝道區域的功函數，所述的溝道區域通過一個沿所述多晶矽襯墊的閘極氧化物達到絕緣。
  22. 如申請專利範圍第18項所述的方法，其特徵在於，進一步包括：在所述底部多晶矽閘極的頂部形成一個閘極間絕緣層，然後進行在所述閘極間絕緣層的頂部形成所述金屬閘極的程式。
  23. 如申請專利範圍第18項所述的方法，其特徵在於，進一步包括：通過在所述的底部多晶矽閘極的頂部上沉 積高溫氧化作用(HTO)氧化物，來形成一個閘極間絕緣層，然後進行在所述的閘極間絕緣層的頂部形成所述的金屬閘極的程式。
  24. 如申請專利範圍第18項所述的方法，其特徵在於，進一步包括：通過在所述的底部多晶矽閘極的頂部上沉積高密度電漿(HDP)氧化物，來形成一個閘極間絕緣層，然後進行在所述的閘極間絕緣層的頂部形成所述的金屬閘極的程式。
  25. 如申請專利範圍第18項所述的方法，其特徵在於，進一步包括：形成一個閘極間絕緣層，然後採用增濃處理以進一步使所述的底部多晶矽閘極和所述的金屬閘極絕緣，所述的金屬閘極在所述的溝槽頂部形成。
  26. 如申請專利範圍第18項所述的方法，其特徵在於，所述的在所述溝槽的頂部形成一個金屬閘極的步驟，進一步包括，採用化學氣相沉積(CVD)法在所述的溝槽中沉積鈦、鈦氮或鎢，以形成位於所述的底部多晶矽閘極之上的所述金屬閘極。
TW097103366A 2007-01-30 2008-01-29 用於降低極高密度金屬氧化物半導體場效應電晶體的閘極阻抗的採用不同閘極材料和功函數的分裂柵 TWI423440B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/700,688 US8058687B2 (en) 2007-01-30 2007-01-30 Split gate with different gate materials and work functions to reduce gate resistance of ultra high density MOSFET

Publications (2)

Publication Number Publication Date
TW200832709A TW200832709A (en) 2008-08-01
TWI423440B true TWI423440B (zh) 2014-01-11

Family

ID=39666982

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097103366A TWI423440B (zh) 2007-01-30 2008-01-29 用於降低極高密度金屬氧化物半導體場效應電晶體的閘極阻抗的採用不同閘極材料和功函數的分裂柵

Country Status (3)

Country Link
US (2) US8058687B2 (zh)
CN (1) CN101236989B (zh)
TW (1) TWI423440B (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101140060B1 (ko) 2009-08-28 2012-05-02 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
US20110068389A1 (en) * 2009-09-21 2011-03-24 Force Mos Technology Co. Ltd. Trench MOSFET with high cell density
CN102034822B (zh) * 2009-09-25 2013-03-27 力士科技股份有限公司 一种具有台阶状沟槽栅和改进的源体接触性能的沟槽mosfet及其制造方法
US8362550B2 (en) * 2011-01-20 2013-01-29 Fairchild Semiconductor Corporation Trench power MOSFET with reduced on-resistance
CN102956489B (zh) * 2011-08-23 2015-04-08 上海华虹宏力半导体制造有限公司 沟槽晶体管的制造方法
CN102569403A (zh) * 2012-01-14 2012-07-11 哈尔滨工程大学 分裂栅型沟槽功率mos器件的终端结构及其制造方法
US8697520B2 (en) 2012-03-02 2014-04-15 Alpha & Omega Semiconductor Incorporationed Method of forming an asymmetric poly gate for optimum termination design in trench power MOSFETS
US8933507B2 (en) * 2012-07-10 2015-01-13 Taiwan Semiconductor Manufacturing Co., Ltd. Metal/polysilicon gate trench power mosfet
KR102004768B1 (ko) * 2013-08-30 2019-07-29 삼성전기주식회사 전력 반도체 소자
KR20150090674A (ko) 2014-01-29 2015-08-06 에스케이하이닉스 주식회사 듀얼일함수 매립게이트전극을 갖는 트랜지스터 및 그 제조 방법, 그를 구비한 전자장치
KR20150107180A (ko) * 2014-03-13 2015-09-23 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
DE102014111140B4 (de) * 2014-08-05 2019-08-14 Infineon Technologies Austria Ag Halbleitervorrichtung mit Feldeffektstrukturen mit verschiedenen Gatematerialien und Verfahren zur Herstellung davon
US9601617B2 (en) 2015-01-23 2017-03-21 Qualcomm Incorporated Fabrication of a transistor including a tunneling layer
TWI577010B (zh) 2016-05-18 2017-04-01 杰力科技股份有限公司 功率金氧半導體場效電晶體
TWI615889B (zh) * 2016-05-18 2018-02-21 杰力科技股份有限公司 功率金氧半導體場效電晶體的製造方法
CN106098777A (zh) * 2016-06-22 2016-11-09 电子科技大学 一种分裂栅积累型dmos器件
DE102019109368B4 (de) 2018-05-15 2024-07-04 Infineon Technologies Ag Halbleitervorrichtung mit siliziumcarbidkörper und herstellungsverfahren
CN109037337A (zh) * 2018-06-28 2018-12-18 华为技术有限公司 一种功率半导体器件及制造方法
CN109244137A (zh) * 2018-09-19 2019-01-18 电子科技大学 一种高可靠性SiC MOSFET器件
EP3637457A1 (en) * 2018-10-09 2020-04-15 Infineon Technologies Austria AG Transistor device and method for forming a recess for a trench gate electrode
CN112447507B (zh) * 2019-08-30 2024-06-18 株洲中车时代半导体有限公司 一种提高沟槽栅击穿特性的goi测试样片制造方法
CN113990929B (zh) * 2021-10-28 2023-05-26 电子科技大学 一种半导体纵向器件及制备方法
CN114497225A (zh) * 2022-02-15 2022-05-13 恒泰柯半导体（上海）有限公司 一种半导体元件及其制备方法
CN114744036B (zh) * 2022-02-28 2025-07-22 无锡先瞳半导体科技有限公司 具有分段式栅结构的沟槽型场效应晶体管及其制备方法
CN114256077A (zh) * 2022-02-28 2022-03-29 深圳市美浦森半导体有限公司 低压分离栅沟槽mos器件的制作方法
US12500165B2 (en) * 2023-02-21 2025-12-16 Nanya Technology Corporation Semiconductor structure and method of forming the same
CN117393586B (zh) * 2023-12-13 2024-04-05 合肥晶合集成电路股份有限公司 一种功率半导体器件及其制作方法
TWI897312B (zh) * 2024-03-25 2025-09-11 鴻海精密工業股份有限公司 功率半導體裝置及其製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW477026B (en) * 1999-06-30 2002-02-21 Fairchild Semiconductor Trench structure substantially filled with high-conductivity material
US20040031987A1 (en) * 2002-03-19 2004-02-19 Ralf Henninger Method for fabricating a transistor configuration including trench transistor cells having a field electrode, trench transistor, and trench configuration
US20040178505A1 (en) * 2003-02-17 2004-09-16 Park Hee-Sook Integrated circuit devices having self-aligned contact structures and methods of fabricating same
US20050104093A1 (en) * 2003-11-17 2005-05-19 Kenichi Yoshimochi Semiconductor device and method for fabricating the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4672246A (en) * 1986-03-10 1987-06-09 Honeywell Inc. Low offset MOSFET transistor switch control
US5592005A (en) 1995-03-31 1997-01-07 Siliconix Incorporated Punch-through field effect transistor
US6147378A (en) * 1998-03-30 2000-11-14 Advanced Micro Devices, Inc. Fully recessed semiconductor device and method for low power applications with single wrap around buried drain region
US6147377A (en) * 1998-03-30 2000-11-14 Advanced Micro Devices, Inc. Fully recessed semiconductor device
US20020008257A1 (en) 1998-09-30 2002-01-24 John P. Barnak Mosfet gate electrodes having performance tuned work functions and methods of making same
JP2001189448A (ja) 1999-12-28 2001-07-10 Fujitsu Ltd 半導体装置及びその製造方法
US6878993B2 (en) 2002-12-20 2005-04-12 Hamza Yilmaz Self-aligned trench MOS junction field-effect transistor for high-frequency applications
US7288788B2 (en) 2004-12-03 2007-10-30 International Business Machines Corporation Predoped transfer gate for an image sensor
US20060273382A1 (en) * 2005-06-06 2006-12-07 M-Mos Sdn. Bhd. High density trench MOSFET with low gate resistance and reduced source contact space
US20060273379A1 (en) 2005-06-06 2006-12-07 Alpha & Omega Semiconductor, Ltd. MOSFET using gate work function engineering for switching applications
US7319256B1 (en) * 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW477026B (en) * 1999-06-30 2002-02-21 Fairchild Semiconductor Trench structure substantially filled with high-conductivity material
US20040031987A1 (en) * 2002-03-19 2004-02-19 Ralf Henninger Method for fabricating a transistor configuration including trench transistor cells having a field electrode, trench transistor, and trench configuration
US20040178505A1 (en) * 2003-02-17 2004-09-16 Park Hee-Sook Integrated circuit devices having self-aligned contact structures and methods of fabricating same
US20050104093A1 (en) * 2003-11-17 2005-05-19 Kenichi Yoshimochi Semiconductor device and method for fabricating the same

Also Published As

Publication number Publication date
US20120028427A1 (en) 2012-02-02
CN101236989A (zh) 2008-08-06
US8058687B2 (en) 2011-11-15
US8524558B2 (en) 2013-09-03
US20080179668A1 (en) 2008-07-31
CN101236989B (zh) 2011-08-10
TW200832709A (en) 2008-08-01

Similar Documents

Publication Publication Date Title
TWI423440B (zh) 用於降低極高密度金屬氧化物半導體場效應電晶體的閘極阻抗的採用不同閘極材料和功函數的分裂柵
US9673289B2 (en) Dual oxide trench gate power MOSFET using oxide filled trench
KR100415490B1 (ko) 파워 모스 소자 및 그 제조 방법
US8067800B2 (en) Super-junction trench MOSFET with resurf step oxide and the method to make the same
TWI780571B (zh) 碳化矽溝槽半導體器件
CN103137698B (zh) 一种金属氧化物半导体场效应晶体管及制造方法
US20120074489A1 (en) Super-junction trench mosfet with resurf stepped oxides and trenched contacts
KR100970282B1 (ko) 트렌치 ｍｏｓｆｅｔ 및 그 제조방법
JP2005503022A (ja) トレンチゲートｍｏｓｆｅｔにおける端部終端
CN115241283B (zh) 集成的平面-沟道栅极功率mosfet
US20220293786A1 (en) An improved shielded gate trench mosfet with low on-resistance
US7977192B2 (en) Fabrication method of trenched metal-oxide-semiconductor device
WO2013120344A1 (zh) 隧穿场效应晶体管及其制备方法
JPH11103052A (ja) 半導体装置の製造方法
JP3965027B2 (ja) トレンチ底部に厚いポリシリコン絶縁層を有するトレンチゲート型ｍｉｓデバイスの製造方法
CN113964038B (zh) 沟槽栅mosfet器件的制造方法
WO2007022370A2 (en) A method for fabricating a semiconductor device
JP4088031B2 (ja) 半導体装置およびその製造方法
EP4300550A1 (en) Semiconductor device having split gate structure and manufacturing method therefor
JP4572541B2 (ja) 半導体装置の製造方法
CN102623342A (zh) 具有封装的压力源区域的半导体装置及制作方法
JP2023135297A (ja) 半導体装置およびその製造方法
JP2011171392A (ja) 半導体装置の製造方法