[go: up one dir, main page]

TWI422041B - 溝渠隔絕式金氧半ｐ－ｎ接面二極體結構及其製作方法 - Google Patents

溝渠隔絕式金氧半ｐ－ｎ接面二極體結構及其製作方法 Download PDF

Info

Publication number
TWI422041B
TWI422041B TW099129562A TW99129562A TWI422041B TW I422041 B TWI422041 B TW I422041B TW 099129562 A TW099129562 A TW 099129562A TW 99129562 A TW99129562 A TW 99129562A TW I422041 B TWI422041 B TW I422041B
Authority
TW
Taiwan
Prior art keywords
layer
substrate
mask layer
trench
mask
Prior art date
Application number
TW099129562A
Other languages
English (en)
Other versions
TW201212242A (en
Inventor
陳美玲
郭鴻鑫
趙國梁
Original Assignee
節能元件股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 節能元件股份有限公司 filed Critical 節能元件股份有限公司
Priority to TW099129562A priority Critical patent/TWI422041B/zh
Priority to US13/190,918 priority patent/US8558315B2/en
Publication of TW201212242A publication Critical patent/TW201212242A/zh
Priority to US14/018,627 priority patent/US8735228B2/en
Application granted granted Critical
Publication of TWI422041B publication Critical patent/TWI422041B/zh
Priority to US14/287,173 priority patent/US9029235B2/en

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10W10/014—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/62—Capacitors having potential barriers
    • H10D1/66—Conductor-insulator-semiconductor capacitors, e.g. MOS capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/045—Manufacture or treatment of PN junction diodes
    • H10W10/031—
    • H10W10/17—
    • H10W10/30—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/01—Manufacture or treatment
    • H10D1/045—Manufacture or treatment of capacitors having potential barriers, e.g. varactors

Landscapes

  • Engineering & Computer Science (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Description

溝渠隔絕式金氧半P-N接面二極體結構及其製作方法
本案係為一種溝渠隔絕式金氧半P-N接面二極體結構及其製作方法，尤指具有較低漏電流，較低正向導通壓降值(VF )，較高反向耐電壓值，與較低反向回復時間特性的一種溝渠隔絕式金氧半P-N接面二極體結構。
蕭基二極體為以電子作為載子之單極性元件，其特性為速度快與正向導通壓降值(VF )低，但反向偏壓漏電流則較大(與金屬功函數及半導體摻雜濃度所造成之蕭基能障值有關)，且因為以電子作為載子之單極性元件，沒有少數載子復合之因素，反向回復時間較短。而P-N二極體，為一種雙載子元件，傳導電流量大。但元件的正向操作壓降值(VF )一般較蕭基二極體高，且因電洞載子之作用使P-N二極體反應速度較慢，反向回復時間較長。
為綜合蕭基二極體與P-N二極體的優點，一種閘式二極體的架構，利用平面式金氧半場效電晶體之閘極與源極等電位，設定為陽極。而晶背汲極設定為陰極之二極體被提出來。該元件具有與蕭基二極體相匹敵或更低之正向導通壓降值(VF )。反向偏壓漏電流的性能接近P-N二極體，較蕭基二極體為低。在高溫的反向回復時間與蕭基二極體相近。元件的介面可耐受溫度則較蕭基二極體更高。在應用上為較蕭基二極體性能更優良之元件。
關於閘式二極體裝置，其代表性前案可參閱2003年之美國專利，第6624030號提案名稱RECTIFIER DEVICE HAVING A LATERALLY GRADED P-N JUNCTION FOR A CHANNEL REGION所揭露之元件結構為代表。請參閱第一圖(a)~(l)所示，其製作方法主要包括步驟：首先，如第一圖(a)所示，提供N+基板20與已長好之N-型磊晶層22，於其上成長場氧化層(Field Oxide)50。而後如第一圖(b)所示，於場氧化層50上形成光阻層52後進行微影製程及蝕刻製程，以移除部分場氧化層50，然後進行第一離子佈植層硼離子之植入。之後，如第一圖(c)所示，於光阻去除後，進行第一離子佈植層硼離子之熱驅入，形成邊緣之P型層28與中心之P型層30。然後進行第二離子佈植層氟化硼離子之植入。接著如第一圖(d),(e)所示，進行第二微影製程及蝕刻製程，於元件周圍為光阻54所覆蓋，以移除元件中心區域之場氧化層50。如第一圖(f)所示，成長閘氧化層56，閘極複晶矽層58，與氮化矽層60，並進行砷離子之植入。接著如第一圖(g)所示，披覆一化學氣相沉積之氧化層62，並於其上進行第三微影製程，留下閘極圖案之光阻層64。然後，如第一圖(h)所示，對化學氣相沉積之氧化層62，進行濕式蝕刻。於第一圖(i)所示，對基板進行一乾式蝕刻以移除部分之氮化矽層60，然後進行一第三離子佈植層硼離子之植入。接著如第一圖(j)所示，於去除光阻層64之後，進行一第四離子佈植層硼離子之植入，以形成P型包覆層(P-type Pocket) 36。如第一圖(k)所示，對基板進行一濕式蝕刻，以移除氧化層62，然後再對基板進行一乾式蝕刻以移除一部分之閘極複晶矽層58。然後，進行一砷離子佈植製程，以形成一N+之佈植區24，如第一圖(l)所示，將氮化矽層60以濕蝕刻之方式去除，然後對基板進行砷離子之植入。元件之製程部分於此完成，後續則陸續上表面金屬層，微影製程與蝕刻製程等，以完成晶圓之前端製程。
由上述之工法製作之閘式二極體，與蕭基二極體相較，正向導通壓降值(VF )相當，反向漏電流低，界面耐受溫度較高，可靠度測試之結果較佳，而反向回復時間則較蕭基二極體高(於室溫下)。
本案所提供之溝渠隔絕式金氧半P-N接面二極體結構及其製作方法，其在元件之結構設計上，為金氧半N型通道結構與側邊P-N接面二極體共構，並在P型結構中埋入一填滿聚合物之溝渠氧化層結構，以取代大部份之P型結構區域。藉由此種結構設計，當元件於正向偏壓操作時為金氧半N型通道與P-N面二極體並聯，具有接近蕭基二極體之反應速度快與正向導通壓降值(VF)低的特性。而於反向偏壓操作時，藉由填滿聚合物之溝渠氧化層結構與側邊P-N接面二極體空乏區對漏電的夾止與N型通道關閉之行為，使元件具有非常低的漏電流，又以填滿聚合物之溝渠氧化層結構取代基板中之大部份P型區，以減少P型區的面積，降低少數載子效應的影響，使元件具有較低之反向回復時間trr。因此，該元件同時具有蕭基二極體與P-N二極體之優點。即為具有反應速度快，正向導通壓降值(VF)值低，然後又有反向偏壓漏電流小，有較低之反向回復時間(trr)等特性的二極體元件。
本案所述之溝渠隔絕式金氧半P-N接面二極體結構，包括：一基板；一溝渠結構，將該基板區分為一第一表面區域)與一第二表面區域；一溝渠氧化層，形成於該溝渠結構表面；一複晶矽層填於該溝渠結構並位於該溝渠氧化層上方且低於該基板表面；一閘氧化層形成於該基板的該第一表面區域；一閘極結構覆蓋於該閘氧化層上；一離子佈植區位於該閘氧化層之外的該第一表面下方；以及一金屬層，係覆蓋於該閘極結構、該溝渠結構中的該複晶矽層、與該離子佈植區域。
為完成上述結構，本案提出兩種製作方式。其中，第一製作方法至少包含下列步驟：提供一基板；於該基板上形成一第一罩幕層；對該基板進行一第一微影蝕刻製程，進而去除部分該第一罩幕層並於該基板上形成一側壁結構；於該基板、側壁結構上、第一罩幕層上成長一第二罩幕層；對該基板進行一第二微影蝕刻製程，進而去除部分該第一罩幕層以形成一閘極結構；於該基板、該第一罩幕層、該第二罩幕層結構上形成一第三罩幕層；對該第三罩幕層進行一乾式回蝕刻製程，進而於該第一罩幕層、該第二罩幕層側壁形成一包覆結構；以剩餘之第一罩幕層、第二罩幕層、第三罩幕層為罩幕，以於該基板形成第一溝渠結構；移除部份之第二罩幕層，並於第一溝渠結構內成長一溝渠氧化層；於第一溝渠結構內、第一罩幕層上、第二罩幕層上披覆一第四罩幕層；對第四罩幕層進行一乾式回蝕刻製程，直至第四罩幕層的高度低於該基板之位置；移除包覆結構與部份之第二罩幕層；對基板進行一離子佈植製程，進而於該基板上形成相鄰於溝渠氧化層之一深度佈植區域；於第一溝渠結構之第四罩幕層、該閘極結構之表面、該溝渠氧化層之表面、與第一罩幕層上進行一金屬濺鍍製程，以形成一金屬濺鍍層；以及對該基板進行一第三微影蝕刻製程，進而去除掉部分該金屬層。
為完成上述結構，本案所述之第二製作方法至少包含下列步驟：提供一基板；於該基板上形成一第一罩幕層；對該基板進行一第一微影蝕刻製程，進而去除部分該第一罩幕層並於該基板上形成一凹陷結構；於該凹陷結構上進行蝕刻以在基板上形成一溝渠結構並於溝渠結構內成長一溝渠氧化層；於該第一罩幕層與該溝渠氧化層上被覆一第二罩幕層；對第二罩幕層進行一乾式回蝕刻製程，直至第二罩幕層的高度低於該基板之位置；對該基板進行第二次微影蝕刻製程，並移除部份該第一罩幕層；於移除部份的該第一罩幕層後的基板表面上進行一熱氧化層成長製程，並於基板、第二罩幕層上成長出一第一氧化層；於該第一氧化層、該第一罩幕層、該第二罩幕層、與該溝渠氧化層上形成一第三罩幕層；進行一第三微影蝕刻製程，以蝕刻該第三罩幕層，使得該基板表面該第一氧化層上形成一閘極結構；對基板進行一離子佈植製程，進而於該基板上形成相鄰於溝渠氧化層之一深度佈植區域；移除該基板上未被該閘極結構覆蓋的該第一氧化層；以及，於該溝渠結構之第三罩幕層、該閘極結構之表面、該溝渠氧化層之表面、與第一罩幕層上進行一金屬濺鍍製程，以形成一金屬濺鍍層；以及對該基板進行一第四微影蝕刻製程，進而去除掉部分該金屬層。
請參閱第二圖(a)至(r)，其係為本案為改善習用技術手段之缺失所發展出一溝渠隔絕式金氧半P-N接面二極體結構之第一實施例的製作流程示意圖。
從圖中我們可以清楚的看出，首先，提供一基板20(如第二圖(a)所示)，該基板20係為一高掺雜濃度N型矽基板201(N+矽基板)與一低掺雜濃度N型磊晶層202(N-磊晶層)所構成；如第二圖(b)所示，透過一氧化製程於該基板20上形成一第一罩幕層210(氧化層)；於該第一罩幕層210上形成一光阻層211(如第二圖(c)所示)；於該光阻層211上定義出一有光阻圖形區2111，與無光阻區2110(如第二圖(d)所示)；根據該光阻圖形對該第一罩幕層210進行蝕刻並去除剩餘的該光阻層2111後而於該基板20中形成一側壁結構22(如第二圖(e)所示)。
接著，於該側壁結構底部22內及第一罩幕層210上，成長第二罩幕層23，包含成長於基板區20之一氧化層231，於基板區20、側壁結構22上及第一罩幕層210上披覆一複晶矽層232、一氮化矽層233與一氧化層234(如第二圖(f)所示)；於該第二罩幕層23上，進行第二微影製程，以定義出一有光阻區2351，與無光阻區2350(如第二圖(g)所示)；根據該光阻圖形對該第二罩幕層之234、233與232進行蝕刻並去除剩餘的該光阻層2351(如第二圖(h)所示)。
於第二圖(h)之結構上成長一第三罩幕層氮化矽層24(如第二圖(i)所示)；對第三罩幕層氮化矽層24，進行一乾式回蝕刻製程，以形成一包覆結構241(如第二圖(j)所示)；進行蝕刻製程，於該基板202形成第一溝渠結構25，並移除氧化層234(如第二圖(k)所示)；於第一溝渠結構25內成長一熱氧化層251，接著於溝渠結構內、第一罩幕層210上、第二罩幕層23上披覆一第四罩幕層，可為一複晶矽層252(如第二圖(l)所示)。
接著，對第四罩幕層252，進行一乾式回蝕刻製程，直至第四罩幕層的高度較基板之位置還低至某個高度為止(如第二圖(m)所示)；進行蝕刻製程以移除氮化矽層233、與氮化矽包覆結構241(如第二圖(n)所示)。
接著，對基板進行一第一離子佈植製程，亦即硼離子植入製程，進而於該低掺雜濃度N型磊晶層202中形成相鄰於溝渠結構氧化層251之一第一深度佈植區域260(如第二圖(o)所示)；於該溝渠結構251之複晶矽層252表面、該閘極結構之表面複晶矽層232、該寬溝渠結構25所裸露之氧化層251之表面、與氧化層210上進行一金屬濺鍍製程，以形成一金屬濺鍍層27。而在此實施例中，該金屬濺鍍層27係由一第一金屬層271和一第二金屬層272這兩部份所構成(如第二圖(p)所示)，其中第一金屬層271的材料為鈦金屬或氮化鈦，第二金屬層272的材料為鋁金屬或其他金屬。並且，金屬濺鍍層27形成後更進行一快速氮化製程，進而使得該第一金屬層能完全的接著於該溝渠結構251之複晶矽層252表面、該閘極結構之表面複晶矽層232、該寬溝渠結構25所裸露之氧化層251之表面、與氧化層210等結構上。
最後，對該金屬濺鍍層27進行一第三微影製程，以於所塗佈之光阻層上定義出有光阻圖形區域2731與無光阻區域2730(如第二圖(q)所示)；對該金屬濺鍍層27進行一蝕刻製程，以去除部分該金屬濺鍍層27，並去除剩餘的該光阻層2731，進而完成如第二圖(r)所示。
請參閱第三圖(a)至(r)，其係為本案為改善習用技術手段之缺失所發展出一溝渠隔絕式金氧半P-N接面二極體結構之第二實施例的製作流程示意圖。
從圖中我們可以清楚的看出，首先，提供一基板30(如第三圖(a)所示)，該基板30係為一高掺雜濃度N型矽基板301(N+矽基板)與一低掺雜濃度N型磊晶層302(N-磊晶層)所構成；如第三圖(b)所示，透過一氧化製程於該基板30上形成一第一罩幕層310(氧化層)；於該第一罩幕層310上形成一光阻層311(如第三圖(c)所示)；進行第一微影製程，以於該光阻層311上定義出一有光阻圖形區域3111與無光阻圖形區域3110，並依據所定義之光阻圖形，對第一罩幕 層310進行一乾蝕刻製程，以形成一凹陷結構40(如第三圖(d)所示)；去除剩餘光阻層3111，根據該第一罩幕層310對基板30進行蝕刻以於該基板30中形成一溝渠結構41(如第三圖(e)所示)。
接著，於溝渠結構41內成長一第一氧化層410(如第三圖(f)所示)；於該第一罩幕層310、第一氧化層410上披覆一第二罩幕層42，其係為一複晶矽層(如第三圖(g)所示)；對該第二罩幕層42進行一乾式回蝕刻製程，直至剩餘之第二罩幕層，該複晶矽層420之表面低於基板之N型磊晶層302約3000Å為止(如第三圖(h)所示)。
接著，對基板進行一第二微影製程，以於基板形成有光阻區3121，與無光阻區3120，(如第三圖(i)所示)；以光阻3121為罩幕對基板進行一蝕刻製程，以移除部分之第一罩幕層310，(如第三圖(j)所示)；接著，去除光阻3121並清洗基板，而後進行一熱氧化層成長製程，以於基板30上成長出一閘氧化層431，而於複晶矽420之表面成長出一氧化層432，(如第三圖(k)所示)；而後，進行一複晶矽沉積製程，以於基板之閘氧化層431上、複晶矽之表面氧化層432、裸露之溝渠氧化層410、第一罩幕層310上，沉積一第三罩幕層45，其為一複晶矽閘極層(如第三圖(l)所示)。
接著，進行一第三微影製程，以於基板30上形成有光阻區4511，與無光阻區4510，如第三圖(m)所示；而後，以光阻層4511為罩幕，對第三罩幕層45，進行一蝕刻製程，並去除光阻層4511(如第三圖(n)所示)；對基板進行一 第一離子佈植製程，亦即硼離子植入製程，與一快速熱退火製程，進而於該低掺雜濃度N型磊晶層302中形成相鄰於溝渠結構氧化層410之一第一深度佈植區域360(如第三圖(o)所示)。
接著，對基板進行清洗與蝕刻製程，以移除第一深度佈植區域360上之部份之閘氧化層431，與部份之複晶矽表面氧化層432。接著，於該溝渠結構中之裸露的氧化層410表面、溝渠結構中之複晶矽層420表面、該閘極結構之表面複晶矽層45、與氧化層310上進行一金屬濺鍍製程，以形成一金屬濺鍍層50。而在此實施例中，該金屬濺鍍層50係由一第一金屬層51和一第二金屬層52這兩部份所構成(如第三圖(p)所示)，其中第一金屬層51的材料為鈦金屬或氮化鈦，第二金屬層52的材料為鋁金屬或其他金屬。並且，金屬濺鍍層50形成後更進行一快速氮化製程，進而使得該第一金屬層51能完全的接著於該溝渠結構中之裸露的氧化層410表面、溝渠結構中之複晶矽層420表面、該閘極結構之表面複晶矽層45、與氧化層310上；最後，對該金屬濺鍍層50進行一第四微影製程，以於所塗佈之光阻層上定義出有光阻圖形區域5011與無光阻區域5010(如第三圖(q)所示)；對該金屬濺鍍層50進行一蝕刻製程，以去除部分該金屬濺鍍層50，並去除剩餘的該光阻層5011，進而完成如第三圖(r)所示。
由以上說明可知，本案係為一種溝渠隔絕式金氧半P-N接面二極體結構及其製作方法。其在元件之結構設計上，為金氧半N型通道結構與側邊P-N接面二極體共構之 架構，並在P型結構中埋入一填滿複晶矽之溝渠氧化層結構，以取代大部份之P型結構區域。藉由此種結構設計，當元件於正向偏壓操作時為金氧半N型通道與P-N面二極體並聯，具有接近蕭基二極體之反應速度快與正向導通壓降值(VF )低的特性。而於反向偏壓操作時，藉由填滿複晶矽之溝渠氧化層結構與側邊P-N接面二極體空乏區對漏電的夾止與N型通道關閉之行為，使元件具有非常低的漏電流，又以填滿複晶矽之溝渠氧化層結構取代基板中大部份之P型區，藉由減少P型區的面積，以降低少數載子效應的影響，使元件具有較低之反向回復時間trr。因此，該元件同時具有蕭基二極體與P-N二極體之優點。即為具有反應速度快，正向導通壓降值(VF )值低，然後又有反向偏壓漏電流小，有較低之反向回復時間(trr)等特性的二極體元件。
綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
本案圖式中所列，用於說明前案之各元件列示如下：
20‧‧‧N+基板
22‧‧‧N-型磊晶層
50‧‧‧場氧化層
28、30‧‧‧第一離子佈植層
56‧‧‧閘氧化層
58‧‧‧閘極複晶矽層
60‧‧‧氮化矽層
62‧‧‧化學氣相沉積之氧化層
66‧‧‧第三離子佈植層
36‧‧‧第四離子佈植層
52、54、64‧‧‧光阻層
18‧‧‧陽極金屬層
24‧‧‧砷離子佈植區
本案圖式中，用於說明本案第一製作法之各元件列示如下：
201‧‧‧高掺雜濃度N型矽基板(N+基板)
202‧‧‧低掺雜濃度N型磊晶層(N-型磊晶層)
20(包含N+基板201，與N-型磊晶層202)‧‧‧基板
210‧‧‧第一罩幕層(氧化層)
22‧‧‧側壁結構
211‧‧‧第一光阻層
2110、2350、2730‧‧‧曝光後之無光阻區域
2111、2351、2731‧‧‧曝光後之有光阻區域
231‧‧‧閘氧化層
232‧‧‧複晶矽層
233、24‧‧‧氮化矽層
234‧‧‧氧化層
23(包含231、232、233、234)‧‧‧第二罩幕層
241‧‧‧氮化矽包覆結構
25‧‧‧第一溝渠結構
251‧‧‧溝渠結構內之熱氧化層
252‧‧‧溝渠結構內之複晶矽層
260‧‧‧第一離子佈植層
271‧‧‧第一金屬層
272‧‧‧第二金屬層
27(包含第一金屬層271、與第二金屬層272)‧‧‧金屬濺鍍層
本案圖式中，用於說明本案第二製作法之各元件列示如下：
301‧‧‧高掺雜濃度N型矽基板(N+基板)
302‧‧‧低掺雜濃度N型磊晶層(N-型磊晶層)
30(包含N+基板301，與N-型磊晶層302)‧‧‧基板
310‧‧‧第一罩幕層(氧化層)
311‧‧‧第一光阻層
40‧‧‧凹陷結構
3110、3120、4510、4010‧‧‧曝光後之無光阻區域
3111、3121、4511、4011‧‧‧曝光後之有光阻區域
41‧‧‧溝渠結構
410‧‧‧第一氧化層
42‧‧‧第二罩幕層
420‧‧‧溝渠內之複晶矽層
431‧‧‧閘氧化層
432‧‧‧氧化層
45‧‧‧第三罩幕層(複晶矽閘極層)
360‧‧‧第一離子佈植層
51‧‧‧第一金屬層
52‧‧‧第二金屬層
50(包含第一金屬層51、與第二金屬層52)‧‧‧金屬濺鍍層
本案得藉由下列圖式及說明，俾得一更深入之了解：第一圖(a)~(l)，其係為美國專利第6624030號所揭露之閘式二極體裝置製作方法示意圖。
第二圖(a)~(r)，溝渠隔絕式金氧半P-N接面二極體結構之第一製作方法，其較佳實施例的製作流程示意圖。
第三圖(a)~(r)，其係為本案為改善習用技術手段之缺失所發展出一溝渠隔絕式金氧半P-N接面二極體結構之第二製作方法，其較佳實施例的製作流程示意圖。
201．．．高掺雜濃度N型矽基板(N+基板)
202．．．低掺雜濃度N型磊晶層(N-型磊晶層)
20．．．基板(包含N+基板201，與N-型磊晶層202)
210．．．第一罩幕層(氧化層)
231．．．閘氧化層
232．．．複晶矽層
251．．．溝渠結構內之熱氧化層
252．．．溝渠結構內之複晶矽層
260．．．第一離子佈植層
271．．．第一金屬層
272．．．第二金屬層
27．．．金屬濺鍍層(包含第一金屬層271、與第二金屬層272)

Claims (13)

  1. 一種溝渠隔絕式金氧半P-N接面二極體結構，包括：一基板；一第一溝渠結構，形成於該基板上；一第二溝渠結構，形成於該基板上，其中該第一溝渠結構與該第二溝渠結構將該基板區分為多個表面區域，且一第一表面區域位於該第一溝渠結構與該第二溝渠結構之間；一溝渠氧化層，形成於該第一溝渠結構表面；一複晶矽層填於該第一溝渠結構並位於該溝渠氧化層上方且低於該基板的該第一表面區域；一閘氧化層形成於該基板的該第一表面區域；一閘極結構覆蓋於該閘氧化層上；一離子佈植區位於該閘氧化層之外的該第一表面區域下方，且接觸於該溝渠氧化層；以及一金屬濺鍍層，係覆蓋於該閘極結構、該第一溝渠結構中的該複晶矽層、與該離子佈植區域。
  2. 如申請專利範圍第1項所述之溝渠隔絕式金氧半P-N接面二極體結構，其中該金屬濺鍍層包括一鈦金屬或一氮化鈦形成的一第一金屬層以及堆疊於該第一金屬層上的一第二金屬層。
  3. 如申請專利範圍第1項所述之溝渠隔絕式金氧半P-N接面 二極體結構，其中該離子佈區係執行一硼離子植入製程後所產生。
  4. 一種溝渠隔絕式金氧半P-N接面二極體結構之製作方法，包含下列步驟：提供一基板；於該基板上形成一第一罩幕層；對該基板進行一第一微影蝕刻製程，進而去除部分該第一罩幕層並於該基板上形成一側壁結構；於該基板、側壁結構上、第一罩幕層上成長一第二罩幕層；對該基板進行一第二微影蝕刻製程，進而去除部分該第一罩幕層以形成一閘極結構；於該基板、該第一罩幕層、該第二罩幕層結構上形成一第三罩幕層；對該第三罩幕層進行一乾式回蝕刻製程，進而於該第一罩幕層、該第二罩幕層側壁形成一包覆結構；以剩餘之第一罩幕層、第二罩幕層、第三罩幕層為罩幕，以於該基板形成第一溝渠結構；移除部份之第二罩幕層，並於第一溝渠結構內成長一溝渠氧化層；於第一溝渠結構內、第一罩幕層上、第二罩幕層上披覆一第四罩幕層；對第四罩幕層進行一乾式回蝕刻製程，直至第四罩幕層的高度低於該基板之位置；移除包覆結構與部份之第二罩幕層； 對基板進行一離子佈植製程，進而於該基板上形成相鄰於溝渠氧化層之一深度佈植區域；於第一溝渠結構之第四罩幕層、該閘極結構之表面、該溝渠氧化層之表面、與第一罩幕層上進行一金屬濺鍍製程，以形成一金屬濺鍍層；以及對該基板進行一第三微影蝕刻製程，進而去除掉部分該金屬濺鍍層。
  5. 如申請專利範圍第4項所述之製作方法，其中該第一罩幕層係為透過一氧化製程所完成之一氧化層。
  6. 如申請專利範圍第4項所述之製作方法，其中該第二罩幕層包括堆疊的一第一氧化層、一複晶矽層、一氮化矽層與一第二氧化層。
  7. 如申請專利範圍第4項所述之製作方法，其中該金屬濺鍍層包括一鈦金屬或一氮化鈦形成的一第一金屬層以及堆疊於該第一金屬層上的一第二金屬層。
  8. 如申請專利範圍第4項所述之製作方法，其中該離子佈植製程係為一硼離子植入製程。
  9. 一種溝渠隔絕式金氧半P-N接面二極體結構之製作方法，包含下列步驟： 提供一基板；於該基板上形成一第一罩幕層；對該基板進行一第一微影蝕刻製程，進而去除部分該第一罩幕層並於該基板上形成一凹陷結構；於該凹陷結構上進行蝕刻以在基板上形成一溝渠結構並於溝渠結構內成長一溝渠氧化層；於該第一罩幕層與該溝渠氧化層上被覆一第二罩幕層；對第二罩幕層進行一乾式回蝕刻製程，直至第二罩幕層的高度低於該基板之位置；對該基板進行第二次微影製程，並移除部份該第一罩幕層；於移除部份的該第一罩幕層之後的基板表面上進行一熱氧化層成長製程，並於基板、第二罩幕層上成長出一第一氧化層；於該第一氧化層、該第一罩幕層、該第二罩幕層、與該溝渠氧化層上形成一第三罩幕層；進行一第三微影製程，並蝕刻該第三罩幕層，使得該基板表面該第一氧化層上形成一閘極結構；對基板進行一離子佈植製程，進而於該基板上形成相鄰於溝渠氧化層之一深度佈植區域；移除該基板上未被該閘極結構覆蓋的該第一氧化層；以及於該溝渠結構之第三罩幕層、該閘極結構之表面、該溝渠氧化層之表面、與第一罩幕層上進行一金屬濺鍍製程，以形成一金屬濺鍍層；以及對該基板進行一第四微影蝕刻製程，進而去除掉部分該金屬濺鍍層。
  10. 如申請專利範圍第9項所述之製作方法，其中該第一罩幕層係為透過一氧化製程所完成之一氧化層。
  11. 如申請專利範圍第9項所述之製作方法，其中該第三罩幕層係為一複晶矽層。
  12. 如申請專利範圍第9項所述之製作方法，其中該金屬濺鍍層包括一鈦金屬或一氮化鈦形成的一第一金屬層以及堆疊於該第一金屬層上的一第二金屬層。
  13. 如申請專利範圍第9項所述之製作方法，其中該第一離子佈植製程係為一硼離子植入製程。
TW099129562A 2010-09-01 2010-09-01 溝渠隔絕式金氧半ｐ－ｎ接面二極體結構及其製作方法 TWI422041B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW099129562A TWI422041B (zh) 2010-09-01 2010-09-01 溝渠隔絕式金氧半ｐ－ｎ接面二極體結構及其製作方法
US13/190,918 US8558315B2 (en) 2010-09-01 2011-07-26 Trench isolation MOS P-N junction diode device and method for manufacturing the same
US14/018,627 US8735228B2 (en) 2010-09-01 2013-09-05 Trench isolation MOS P-N junction diode device and method for manufacturing the same
US14/287,173 US9029235B2 (en) 2010-09-01 2014-05-26 Trench isolation MOS P-N junction diode device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099129562A TWI422041B (zh) 2010-09-01 2010-09-01 溝渠隔絕式金氧半ｐ－ｎ接面二極體結構及其製作方法

Publications (2)

Publication Number Publication Date
TW201212242A TW201212242A (en) 2012-03-16
TWI422041B true TWI422041B (zh) 2014-01-01

Family

ID=45695996

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099129562A TWI422041B (zh) 2010-09-01 2010-09-01 溝渠隔絕式金氧半ｐ－ｎ接面二極體結構及其製作方法

Country Status (2)

Country Link
US (3) US8558315B2 (zh)
TW (1) TWI422041B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI455209B (zh) * 2009-10-12 2014-10-01 節能元件股份有限公司 溝渠式金氧半ｐ－ｎ接面蕭基二極體結構及其製作方法
US9502585B2 (en) * 2015-04-17 2016-11-22 Taiwan Semiconductor Manufacturing Co., Ltd. Schottky barrier diode and method of manufacturing the same
TWI599041B (zh) * 2015-11-23 2017-09-11 節能元件控股有限公司 具有底部閘極之金氧半場效電晶體功率元件及其製作方法
KR101802410B1 (ko) * 2016-08-10 2017-11-29 파워큐브세미(주) SiC 와이드 트랜치형 정션 배리어 쇼트키 다이오드 및 그 제조방법
US12439621B2 (en) 2021-06-07 2025-10-07 Stmicroelectronics Pte Ltd Method of making a charge coupled field effect rectifier diode

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW506130B (en) * 2000-10-06 2002-10-11 Gen Semiconductor Inc Trench DMOS transistor with embedded trench Schottky rectifier
US20070034943A1 (en) * 2005-08-02 2007-02-15 Sanyo Electric Co., Ltd. Insulated gate semiconductor device and manufacturing method thereof
US20090078992A1 (en) * 2007-09-21 2009-03-26 Sanyo Electric Co., Ltd. Semiconductor device and a method of manufacturing the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5652176A (en) * 1995-02-24 1997-07-29 Motorola, Inc. Method for providing trench isolation and borderless contact
US6043126A (en) * 1996-10-25 2000-03-28 International Rectifier Corporation Process for manufacture of MOS gated device with self aligned cells
US6452230B1 (en) * 1998-12-23 2002-09-17 International Rectifier Corporation High voltage mosgated device with trenches to reduce on-resistance
US6624030B2 (en) 2000-12-19 2003-09-23 Advanced Power Devices, Inc. Method of fabricating power rectifier device having a laterally graded P-N junction for a channel region
WO2002084745A2 (en) * 2001-04-11 2002-10-24 Silicon Wireless Corporation Power semiconductor devices and methods of forming same
US6987305B2 (en) * 2003-08-04 2006-01-17 International Rectifier Corporation Integrated FET and schottky device
US7973381B2 (en) * 2003-09-08 2011-07-05 International Rectifier Corporation Thick field oxide termination for trench schottky device
US8030731B2 (en) * 2007-03-28 2011-10-04 Advanced Analogic Technologies, Inc. Isolated rectifier diode

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW506130B (en) * 2000-10-06 2002-10-11 Gen Semiconductor Inc Trench DMOS transistor with embedded trench Schottky rectifier
US20070034943A1 (en) * 2005-08-02 2007-02-15 Sanyo Electric Co., Ltd. Insulated gate semiconductor device and manufacturing method thereof
US20090078992A1 (en) * 2007-09-21 2009-03-26 Sanyo Electric Co., Ltd. Semiconductor device and a method of manufacturing the same

Also Published As

Publication number Publication date
US20140308799A1 (en) 2014-10-16
TW201212242A (en) 2012-03-16
US20140004681A1 (en) 2014-01-02
US8735228B2 (en) 2014-05-27
US20120049287A1 (en) 2012-03-01
US8558315B2 (en) 2013-10-15
US9029235B2 (en) 2015-05-12

Similar Documents

Publication Publication Date Title
TWI455209B (zh) 溝渠式金氧半ｐ－ｎ接面蕭基二極體結構及其製作方法
CN102629623B (zh) 包含宽沟渠终端结构的半导体元件
CN102637595B (zh) 沟槽式肖特基二极管及其制作方法
TWI480951B (zh) 用於半導體元件之寬溝渠終端結構
CN103681318B (zh) 使用硅的选择氧化技术制造结势垒肖特基二极管的方法
JP5567830B2 (ja) 半導体装置の製造方法
CN107331616A (zh) 一种沟槽结势垒肖特基二极管及其制作方法
TWI422041B (zh) 溝渠隔絕式金氧半ｐ－ｎ接面二極體結構及其製作方法
TWI381455B (zh) 金氧半ｐ－ｎ接面二極體結構及其製作方法
CN104134702A (zh) 增强型沟槽式肖特基二极管整流器件及其制造方法
CN109755322A (zh) 碳化硅mosfet器件及其制备方法
TWI425575B (zh) 低閘容金氧半ｐ－ｎ接面二極體結構及其製作方法
WO2011088736A1 (zh) Pn结和肖特基结混合式二极管及其制备方法
KR20210075164A (ko) 트랜지스터 제조 방법 및 게이트 올 어라운드 디바이스 구조
TWI451498B (zh) 具快速反應速度的金氧半ｐ－ｎ接面二極體及其製作方法
CN104253151A (zh) 场截止型反向导通绝缘栅双极型晶体管及其制造方法
CN101699616B (zh) 沟道式mos p-n 结肖特基二极管结构及其制作方法
TWI532193B (zh) 溝渠式金氧半p-n接面二極體結構及其製作方法
CN102254819B (zh) 低栅容金属氧化物半导体p-n 结二极管结构及其制作方法
CN107359209B (zh) 半导体器件及相应制造方法
CN103872143B (zh) 具有终端结构的金氧半二极管元件及其制法
TWI466302B (zh) 具有終端結構之金氧半二極體元件及其製法
CN104733526A (zh) 沟渠式金氧半p-n接面二极管结构及其制作方法
CN111194477A (zh) 用于在n掺杂的sic层中制造p掺杂栅格的方法
TWI578403B (zh) 溝渠式蕭基二極體及其製作方法