TWI480951B - 用於半導體元件之寬溝渠終端結構 - Google Patents
用於半導體元件之寬溝渠終端結構 Download PDFInfo
- Publication number
- TWI480951B TWI480951B TW101109602A TW101109602A TWI480951B TW I480951 B TWI480951 B TW I480951B TW 101109602 A TW101109602 A TW 101109602A TW 101109602 A TW101109602 A TW 101109602A TW I480951 B TWI480951 B TW I480951B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- wide trench
- oxide layer
- metal layer
- trench
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 49
- 229910052751 metal Inorganic materials 0.000 claims description 94
- 239000002184 metal Substances 0.000 claims description 94
- 239000000758 substrate Substances 0.000 claims description 74
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 29
- 229920005591 polysilicon Polymers 0.000 claims description 29
- 229910052732 germanium Inorganic materials 0.000 claims description 23
- KZNMRPQBBZBTSW-UHFFFAOYSA-N [Au]=O Chemical group [Au]=O KZNMRPQBBZBTSW-UHFFFAOYSA-N 0.000 claims description 14
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 11
- 239000008433 xiaoji Substances 0.000 claims description 8
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical group [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 7
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- 229910052707 ruthenium Inorganic materials 0.000 claims description 7
- 239000010936 titanium Substances 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- 229910001922 gold oxide Inorganic materials 0.000 claims description 4
- 230000005669 field effect Effects 0.000 claims description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims 3
- 229910052782 aluminium Inorganic materials 0.000 claims 2
- 229910001925 ruthenium oxide Inorganic materials 0.000 claims 1
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 claims 1
- 238000000034 method Methods 0.000 description 56
- 230000008569 process Effects 0.000 description 55
- 229920002120 photoresistant polymer Polymers 0.000 description 49
- VGRFVJMYCCLWPQ-UHFFFAOYSA-N germanium Chemical compound [Ge].[Ge] VGRFVJMYCCLWPQ-UHFFFAOYSA-N 0.000 description 21
- 238000005530 etching Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 14
- 238000005468 ion implantation Methods 0.000 description 11
- 238000001459 lithography Methods 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 11
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 11
- 239000000463 material Substances 0.000 description 10
- 239000007943 implant Substances 0.000 description 9
- -1 boron ions Chemical class 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 229910052796 boron Inorganic materials 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 5
- 238000011084 recovery Methods 0.000 description 5
- 238000005253 cladding Methods 0.000 description 3
- 230000008020 evaporation Effects 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 230000036632 reaction speed Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910015900 BF3 Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/113—Isolations within a component, i.e. internal isolations
- H10D62/115—Dielectric isolations, e.g. air gaps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/104—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices having particular shapes of the bodies at or near reverse-biased junctions, e.g. having bevels or moats
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/111—Field plates
- H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
- H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
- H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/60—Schottky-barrier diodes
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
本發明係為一種用於半導體元件之寬溝渠終端結構，尤指可提供半導體元件(例如蕭基二極體裝置)有較高的反向耐電壓值之寬溝渠終端結構。
蕭基二極體為以電子作為載子之單極性元件，其特性為速度快與正向導通壓降值(VF)低，但反向偏壓漏電流則較大(與金屬功函數及半導體摻雜濃度所造成之蕭基能障值有關)，且因為以電子作為載子之單極性元件，沒有少數載子復合之因素，反向回復時間較短。而P-N二極體，為一種雙載子元件，傳導電流量大。但元件的正向操作壓降值(VF)一般較蕭基二極體高，且因電洞載子之作用使P-N二極體反應速度較慢，反向回復時間較長。
為綜合蕭基二極體與P-N二極體的優點，一種閘式二極體的架構，利用平面式金氧半場效電晶體之閘極與源極等電位，設定為陽極。而晶背汲極設定為陰極之二極體被提出來。該元件具有與蕭基二極體相匹敵或更低之正向導通壓降值(VF)。反向偏壓漏電流的性能接近P-N二極體，較蕭基二極體為低。在高溫的反向回復時間與蕭基二極體相近。元件的介面可耐受溫度則較蕭基二極體
更高。在應用上為較蕭基二極體性能更優良之元件。
關於閘式二極體裝置，其代表性前案可參閱2003年之美國專利，第6624030號提案名稱RECTIFIER DEVICE HAVING A LATERALLY GRADED P-N JUNCTION FOR A CHANNEL REGION所揭露之元件結構為代表。請參閱第一圖A~L所示，其製作方法主要包括步驟：首先，如第一圖A所示，提供N+基板20與已長好之N-型磊晶層22，於其上成長場氧化層(Field Oxide)50。而後如第一圖B所示，於場氧化層50上形成光阻層52後進行微影製程及蝕刻製程，以移除部分場氧化層50，然後進行第一離子佈植層硼離子之植入。之後，如第一圖C所示，於光阻去除後，進行第一離子佈植層硼離子之熱驅入，形成邊緣之P型層28與中心之P型層30。然後進行第二離子佈植層氟化硼離子之植入。接著如第一圖D及E所示，進行第二微影製程及蝕刻製程，於元件周圍為光阻54所覆蓋，以移除元件中心區域之場氧化層50。如第一圖F所示，成長閘氧化層56，閘極複晶矽層58，與氮化矽層60，並進行砷離子之植入。接著如第一圖G所示，披覆一化學氣相沉積之氧化層62，並於其上進行第三微影製程，留下閘極圖案之光阻層64。然後，如第一圖H所示，對化學氣相沉積之氧化層62，進行濕式蝕刻。於第一圖I所示，對基板進行一乾式蝕刻以移除部分之氮化矽層60，然後進行一第三離子佈植層硼離子之植入。接著如第一圖J所示，於去除光阻層64之後，進行一第四離子佈植層硼離子之植入，以形成P型包覆層(P-type Pocket)36。如第一圖K所示，對基板進行一濕式蝕刻，以移除氧化層62，然後再對基板進行一乾式蝕刻以移除一部分之閘極複晶矽層58。然後，進行一砷離子佈植製程，以形
成一N+之佈植區24，如第一圖L所示，將氮化矽層60以濕蝕刻之方式去除，然後對基板進行砷離子之植入。元件之製程部分於此完成，後續則陸續上表面金屬層，微影製程與蝕刻製程等，以完成晶圓之前端製程。
由上述之工法製作之閘式二極體，與蕭基二極體相較，正向導通壓降值(VF)相當，反向漏電流低，界面耐受溫度較高，可靠度測試之結果較佳，而反向回復時間則較蕭基二極體高(於室溫下)。
再者，上述之閘式二極體並未考慮反向耐壓之設計，在反向電壓較高時，會有接面崩潰問題，因而對其用途造成限制。
為了使半導體元件有較高之反向耐壓，本發明之一目的為提供一種用於半導體元件之寬溝渠終端結構。
依據本發明之一實施例，本發明提供一種用於半導體元件之寬溝渠終端結構，該半導體元件包含一半導體基板及一主動結構區，該主動結構區具有多數之窄溝渠結構，該寬溝渠終端結構包含：一寬溝渠結構，界定於該半導體基板上且其寬度大於主動結構區之該窄溝渠結構寬度；一氧化層，位於該寬溝渠結構之內表面上；至少一溝渠複晶矽層，係位於該氧化層上且在該寬溝渠結構之內側壁上；一金屬層，位在未被該溝渠複晶矽層覆蓋之氧化層上及該溝渠複晶矽層上；及一場氧化層，位在該半導體基板上且在該寬溝渠結構外側。
依據本發明之又另一實施例，本發明提供一種用於半導體元件之寬溝渠終端結構，該半導體元件包含一半導體基板及一主動結構
區，該主動結構區具有多數之窄溝渠結構，該寬溝渠終端結構包含：一寬溝渠結構，界定於該半導體基板上且其寬度大於主動結構區之該窄溝渠結構寬度；一熱氧化層，位在該寬溝渠結構之內表面；一四乙氧基矽(TEOS)氧化層，覆蓋於該熱氧化層上；一金屬層，位在該四乙氧基矽(TEOS)氧化層上；及一場氧化層，位在該半導體基板上且在該寬溝渠結構外側。
20‧‧‧N+基板
22‧‧‧N-型磊晶層
50‧‧‧場氧化層
28、30‧‧‧第一離子佈植層
56‧‧‧閘氧化層
58‧‧‧閘極複晶矽層
60‧‧‧氮化矽層
62‧‧‧化學氣相沉積之氧化層
66‧‧‧第三離子佈植層
52、54、64‧‧‧光阻層
24‧‧‧砷離子佈植區
201‧‧‧高掺雜濃度N型矽基板(N+基板)
202‧‧‧低掺雜濃度N型磊晶層(N-型磊晶層)
20‧‧‧基板
210‧‧‧第一罩幕層(場氧化層)
22‧‧‧側壁結構
211‧‧‧第一光阻層
2110、2350、2730‧‧‧曝光後之無光阻區域
2111、2351、2731‧‧‧曝光後之有光阻區域
231‧‧‧閘氧化層
232‧‧‧複晶矽層
233、24‧‧‧氮化矽層
234‧‧‧氧化層
23‧‧‧第二罩幕層
241‧‧‧氮化矽包覆結構
25‧‧‧窄溝渠結構
25’‧‧‧寬溝渠結構
251‧‧‧溝渠結構內之熱氧化層
252‧‧‧溝渠複晶矽層
260‧‧‧第一離子佈植層
27‧‧‧金屬濺鍍層
271‧‧‧第一金屬層
272‧‧‧第二金屬層
301‧‧‧高掺雜濃度N型矽基板(N+基板)
302‧‧‧低掺雜濃度N型磊晶層(N-型磊晶層)
30‧‧‧基板
310‧‧‧第一罩幕層(場氧化層)
311‧‧‧第一光阻層
40‧‧‧凹陷結構
3110、3120、4510、5010‧‧‧曝光後之無光阻區域
3111、3121、4511、5011‧‧‧曝光後之有光阻區域
41‧‧‧窄溝渠結構
41’‧‧‧寬溝渠結構
410‧‧‧氧化層
42‧‧‧第二罩幕層(複晶矽層)
420‧‧‧溝渠複晶矽層
431‧‧‧閘氧化層
432‧‧‧氧化層
45‧‧‧第三罩幕層(複晶矽閘極層)
360‧‧‧第一離子佈植層
50‧‧‧金屬層
51‧‧‧第一金屬層
52‧‧‧第二金屬層
40‧‧‧基板
401‧‧‧高掺雜濃度N型矽基板
402‧‧‧低掺雜濃度N型磊晶層
403‧‧‧第一罩幕層
411‧‧‧(場氧化層)光阻層
70‧‧‧寬溝渠結構
72‧‧‧熱氧化層
74‧‧‧四乙氧基矽(TEOS)氧化層
75‧‧‧光阻層
80‧‧‧金屬層
本案得藉由下列圖式及說明，俾得一更深入之了解：第一圖A~L，其係為美國專利第6624020號所揭露之閘式二極體裝置製作方法示意圖。
第二圖A~R其係為本案為改善習用技術手段之缺失所發展出一具有寬溝渠終端結構之半導體元件之第一實施例的製作流程示意圖。
第三圖A~R，其係為本案為改善習用技術手段之缺失所發展出一具有寬溝渠終端結構之半導體元件之第二實施例的製作流程示意圖。
第四圖A-J為本案用於半導體元件之寬溝渠終端結構之另一製作方法的製作流程示意圖。
請參閱第二圖A至R，其係為本案為改善習用技術手段之缺失所發展出一具有寬溝渠終端結構之半導體元件之第一實施例的製作流程示意圖；於此實施例所示之半導體元件係以金氧半P-N接面二極體裝置作為範例說明，但是須知依據本發明第一實施例之寬溝
渠終端結構也可以用於其他之需要終端結構之半導體元件，例如蕭基二極體、金氧半場效電晶體(MOSFET)或是絕緣柵雙極電晶體(IGBT)，因此本發明之專利範圍並不以此實施例為限。
從圖中我們可以清楚的看出，首先，提供一基板20(如第二圖A所示)，該基板20係為一高掺雜濃度N型矽基板201(N+矽基板)與一低掺雜濃度N型磊晶層202(N-磊晶層)所構成；如第二圖B所示，透過一氧化製程於該基板20上形成一第一罩幕層210(場氧化層，亦可稱為場氧化層結構)；於該第一罩幕層210上形成一光阻層211(如第二圖C所示)；於該光阻層211上定義出一有光阻圖形區2111，與無光阻區2110(如第二圖D所示)；根據該光阻圖形對該第一罩幕層210進行蝕刻並去除剩餘的該光阻層2111後而於該基板20中形成一氧化層側壁22(如第二圖E所示)。
接著，於該氧化層側壁22(亦即留下的氧化層210部份)上及低掺雜濃度N型磊晶層202上，成長第二罩幕層23。該第二罩幕層23包含成長於基板區20之一閘氧化層231；於基板區20、氧化層側壁22上及第一罩幕層210上披覆一複晶矽層232；在複晶矽層232上成長一氮化矽層233；與在氮化矽層233上之一氧化層234(如第二圖F所示)；於該第二罩幕層23上，進行第二微影製程，以定義出一有光阻區2351，與無光阻區2350(如第二圖G所示)；根據該光阻圖形對該第二罩幕層之234、233與232進行蝕刻並去除剩餘的該光阻層2351(如第二圖H所示)。
於第二圖H之結構上成長一第三罩幕層氮化矽層24(如第二圖I所示)；對第三罩幕層氮化矽層24，進行一乾式回蝕刻製程，以形成一包覆結構241(如第二圖J所示)；進行蝕刻製程，於該基板
202形成一溝渠結構，並移除氧化層234(如第二圖K所示)。更具體而言，在如第二圖K所示之結構中，溝渠結構包含在元件結構區域(虛線左側所示)之至少一窄溝渠結構25及在終端結構區域(虛線右側所示)之一寬溝渠結構25’，其中寬溝渠結構25’之寬度大於窄溝渠結構25之寬度(例如該寬溝渠結構25’之寬度可大於10微米)。於溝渠結構25、25’內成長一熱氧化層251，接著於溝渠結構內、第一罩幕層210上、第二罩幕層23上披覆一第四罩幕層，可為一複晶矽層252(如第二圖L所示)。
接著，對第四罩幕層252，進行一乾式回蝕刻製程，直至第四罩幕層的高度較基板之位置還低至某個高度為止(如第二圖M所示)；更具體而言，在圖示右側之寬溝渠結構25’中，經過此乾式回蝕刻製程，第四罩幕層252僅會留在其側壁上，而形成溝渠複晶矽層252，而寬溝渠結構25’之底表面上不會有第四罩幕層252，而僅有露出熱氧化層251。隨後，進行蝕刻製程以移除氮化矽層233、與氮化矽包覆結構241(如第二圖N所示)。接著，對基板進行一第一離子佈植製程，亦即硼離子植入製程，進而於該低掺雜濃度N型磊晶層202中形成相鄰於溝渠結構氧化層251之一第一深度佈植區域260(如第二圖O所示)；於該窄溝渠結構25之溝渠複晶矽層252表面、該閘極結構之表面複晶矽層232、該寬溝渠結構25’所裸露之氧化層251之表面、該寬溝渠結構25’側壁上之溝渠複晶矽層252、與場氧化層210上進行一金屬濺鍍或蒸鍍製程，以形成一金屬層27。而在此實施例中，該金屬層係以金屬濺鍍層27為例說明且其係由一第一金屬層271和一第二金屬層272這兩部份所構成(如第二圖P所示)，其中第一金屬層271的材料為鈦金屬或
氮化鈦，第二金屬層272的材料為鋁金屬或其他金屬。並且，金屬濺鍍層27形成後更進行一快速氮化製程，進而使得該第一金屬層能完全的接著於該窄溝渠結構25之複晶矽層252表面、該閘極結構之表面複晶矽層232、該寬溝渠結構25’所裸露之氧化層251之表面、該寬溝渠結構25’側壁上之溝渠複晶矽層252、與場氧化層210等結構上。
最後，對該金屬層27進行一第三微影製程，以於所塗佈之光阻層上定義出有光阻圖形區域2731與無光阻區域2730(如第二圖Q所示)；對該金屬層27進行一蝕刻製程，以去除部分該金屬層27，並去除剩餘的該光阻層2731，進而完成如第二圖R所示之結構。
復參見第二圖R所示，該具有寬溝渠終端結構之金氧半P-N接面二極體裝置主要包含兩個區域，亦即在左邊的元件結構區域，及在右邊之寬溝渠終端結構。該寬溝渠終端結構主要包含該基板20(具有一高掺雜濃度N型矽基板201與一低掺雜濃度N型磊晶層202)、一寬溝渠結構25’、在寬溝渠結構25’內表面上之熱氧化層251、位在寬溝渠結構25’側壁兩側之溝渠複晶矽層252(其在熱氧化層251之上)、及一金屬層27。該金屬層27包含一第一金屬層271(材料可為鈦金屬或氮化鈦)及第二金屬層272(材料為鋁金屬或其他金屬)，且第一金屬層271覆蓋在寬溝渠結構25’側壁兩側之溝渠複晶矽層252上、寬溝渠結構25’底部露出的熱氧化層251、與場氧化層210結構上；而第二金屬層272則覆蓋在第一金屬層271上。依據如第二圖R所示之結構，在反向電壓施加到金屬層27上時，電壓可藉由在金屬層27與寬溝渠結構25’側壁兩側之溝渠複晶矽層252電連接，及金屬層27與寬溝渠結構25’底
部露出的熱氧化層251電連接而分散，進而提高金氧半P-N接面二極體裝置之反向耐壓。
請參閱第三圖A至R，其係為本案為改善習用技術手段之缺失所發展出一具有寬溝渠終端結構之半導體元件之第二實施例的製作流程示意圖。於此實施例所示之半導體元件係以金氧半P-N接面二極體裝置作為範例說明，但是須知依據本發明第二實施例之寬溝渠終端結構也可以用於其他之需要終端結構之半導體元件，例如蕭基二極體、金氧半場效電晶體(MOSFET)或是絕緣柵雙極電晶體(IGBT)，因此本發明之專利範圍並不以此實施例為限。
從圖中我們可以清楚的看出，首先，提供一基板30(如第三圖A所示)，該基板30係為一高掺雜濃度N型矽基板301(N+矽基板)與一低掺雜濃度N型磊晶層302(N-磊晶層)所構成；如第三圖B所示，透過一氧化製程於該基板30上形成一第一罩幕層310(場氧化層)；於該第一罩幕層310上形成一光阻層311(如第三圖C所示)；進行第一微影製程，以於該光阻層311上定義出一有光阻圖形區域3111與無光阻圖形區域3110，並依據所定義之光阻圖形，對第一罩幕層310進行一乾蝕刻製程，以形成一凹陷結構40(如第三圖D所示)；去除剩餘光阻層3111，根據該第一罩幕層310對基板30進行蝕刻以於該基板30中形成一溝渠結構41(如第三圖E所示)。更具體而言，在如第三圖E所示之結構中，溝渠結構包含在元件結構區域(虛線左側所示)之至少一窄溝渠結構41及在終端結構區域(虛線右側所示)之一寬溝渠結構41’，其中寬溝渠結構41’之寬度大於窄溝渠結構41之寬度(例如該寬溝渠結構41’之寬度可大於10微米)。
接著，於溝渠結構41、41’內成長一第一氧化層410(如第三圖F所示)；於該第一罩幕層310、第一氧化層410上披覆一第二罩幕層42，其係為一複晶矽層(如第三圖G所示)；對該第二罩幕層42進行一乾式回蝕刻製程，直至剩餘之第二罩幕層，該複晶矽層420之表面低於基板之N型磊晶層302約某個深度為止(如第三圖H所示)。再者，如第三圖H所示，在此乾式回蝕刻製程之後，在此寬溝渠結構41’中，該複晶矽層420僅留在寬溝渠結構41’的兩側側壁上，而成為溝渠複晶矽層420，且其在第一氧化層410上。
接著，對基板進行一第二微影製程，以於基板形成有光阻區3121，與無光阻區3120，(如第三圖I所示)，其中有光阻區3121大體對應於終端結構區域，且覆蓋寬溝渠結構41’之結構。以光阻3121為罩幕對基板進行一蝕刻製程，以移除第一罩幕層310，(如第三圖J所示)；接著，去除光阻3121並清洗基板，而後進行一熱氧化層成長製程，以於基板30上成長出一閘氧化層431，而於溝渠複晶矽層420之表面成長出一表面氧化層432，(如第三圖K所示)；而後，進行一複晶矽沉積製程，以於基板之閘氧化層431上、複晶矽之表面氧化層432、裸露之溝渠氧化層410、第一罩幕層310上，沉積一第三罩幕層45，其為一複晶矽閘極層(如第三圖L所示)。
接著，進行一第三微影製程，以於基板30上形成有光阻區4511，與無光阻區4510，如第三圖M所示；而後，以光阻層4511為罩幕，對第三罩幕層45，進行一蝕刻製程，並去除光阻層4511(如第三圖N所示)；對基板進行一第一離子佈植製程，亦即硼離子植入製程，與一快速熱退火製程，進而於該低掺雜濃度N型磊晶層302
中形成相鄰於溝渠結構氧化層410之一第一深度佈植區域360(如第三圖O所示)；對基板進行清洗與蝕刻製程，以移除第一深度佈植區域360上之部份之閘氧化層431，與部份之複晶矽表面氧化層432。接著，於所得結構之整個表面上，進行一金屬濺鍍或是蒸鍍製程，以形成一金屬層50。而在此實施例中，該金屬層50係以金屬濺鍍層50為例說明且其係由一第一金屬層51和一第二金屬層52這兩部份所構成(如第三圖P所示)，其中第一金屬層51的材料為鈦金屬或氮化鈦，第二金屬層52的材料為鋁金屬或其他金屬。如第三圖P所示，在金氧半P-N接面二極體裝置的寬溝渠終端結構中，該金屬濺鍍層50至少覆蓋表面複晶矽閘極層45、基板上之離子佈植區360、與場氧化層310上。
並且，金屬濺鍍層51形成後更進行一快速氮化製程，進而使得該第一金屬層能完全的接著於該寬溝渠終端結構中之表面複晶矽閘極層45、基板上之離子佈植區360、與場氧化層310上；最後，對該金屬層50進行一第四微影製程，以於所塗佈之光阻層上定義出有光阻圖形區域5011與無光阻區域5010(如第三圖Q所示)；對該金屬層50進行一蝕刻製程，以去除部分該金屬層50，並去除剩餘的該光阻層5011，進而完成如第三圖R所示。
復參見第三圖R所示，該具有寬溝渠終端結構之金氧半P-N接面二極體裝置主要包含兩個區域，亦即在左邊的元件結構區域，及在右邊之寬溝渠終端結構。該寬溝渠終端結構主要包含該基板30(具有一高掺雜濃度N型矽基板301與一低掺雜濃度N型磊晶層302)、一寬溝渠結構41’、在寬溝渠結構41’內表面上之氧化層410、位在寬溝渠結構41’兩內側壁上且在熱氧化層410之溝渠複晶
矽層420、位在溝渠複晶矽層420外表面上之表面氧化層432、位在表面氧化層432及熱氧化層410上之複晶矽閘極層45、及包覆該複晶矽閘極層45之金屬層50。該金屬層50包含一第一金屬層51(材料可為鈦金屬或氮化鈦)及第二金屬層52(材料為鋁金屬或其他金屬)。再者，第三圖R所示之該具有寬溝渠終端結構尚且具有在寬溝渠結構41’外側之場氧化層310。依據如第三圖R所示之結構，在反向電壓施加到金屬層50上時，電壓可藉由在金屬層50與複晶矽閘極層45電連接而分散，進而提高金氧半P-N接面二極體裝置之反向耐壓。
再者，除了上述說明之寬溝渠終端結構外，依據本發明之另一觀點，本案係為一種溝渠隔絕式金氧半P-N接面二極體結構及其製作方法。其在元件之結構設計上，為金氧半N型通道結構與側邊P-N接面二極體共構之架構，並在P型結構中埋入一填滿複晶矽之溝渠氧化層結構，以取代大部份之P型結構區域。藉由此種結構設計，當元件於正向偏壓操作時為金氧半N型通道與P-N面二極體並聯，具有接近蕭基二極體之反應速度快與正向導通壓降值(VF)低的特性。而於反向偏壓操作時，藉由填滿複晶矽之溝渠氧化層結構與側邊P-N接面二極體空乏區對漏電的夾止與N型通道關閉之行為，使元件具有非常低的漏電流，又以填滿複晶矽之溝渠氧化層結構取代基板中大部份之P型區，藉由減少P型區的面積，以降低少數載子效應的影響，使元件具有較低之反向回復時間trr。因此，該元件同時具有蕭基二極體與P-N二極體之優點。即為具有反應速度快，正向導通壓降值(VF)值低，然後又有反向偏壓漏電流小，有較低之反向回復時間(trr)等特性的二極體元件。
第四圖A-L為本案用於半導體元件之寬溝渠終端結構之另一製作方法的製作流程示意圖。如第四圖A所示，首先，提供一基板40，該基板40係為一高掺雜濃度N型矽基板401(N+矽基板)與一低掺雜濃度N型磊晶層402(N-磊晶層)所構成；且透過一氧化製程於該基板40上形成一第一罩幕層403(氧化層)。如第四圖B所示，於該第一罩幕層403上形成一光阻層411；進行第一微影製程以形成光阻層411圖案；接著利用光阻層411圖案進行一乾蝕刻製程，以移除未被覆蓋之第一罩幕層403部份(第四圖C)。在移除光阻層411圖案(第四圖D)後，即可利用剩餘之第一罩幕層403部份做罩幕以進行一乾蝕刻製程，在對應終端結構區域部份形成一寬溝渠結構70(第四圖E)，其中該寬溝渠結構70之寬度例如可大於10微米。
當該寬溝渠結構70形成後，可接著對其包含有底部與側壁之表面進行一隨選的粗糙度修飾(Trench Rounding)步驟，以使其表面因前述之蝕刻過程所產生的粗糙邊角能加以去除，而讓後續之相關氧化層的形成有較佳的環境。該粗糙度修飾步驟可由下列方式進行：(1)為先對該寬溝渠結構70進行沿其表面向下厚度約達數百個埃大小的乾式蝕刻，使得此一較薄之蝕刻處理能修飾其表面；(2)接著前述處理後，於該寬溝渠結構70之表面包含了其底部與側壁上形成一厚度不大之氧化層，其目的係為一種犧牲氧化層(Sacrificial Oxide)，也就是藉由其形成之後便接著加以除去的過程，來達到修飾該寬溝渠結構70之表面的目的。
隨後進行熱氧化層成長以於所得結構上形成一熱氧化層72(第四圖F)及於所得結構上成長四乙氧基矽(TEOS)氧化層74(第四圖G)
，其中此四乙氧基矽(TEOS)氧化層74之厚度可為(但是不限定於)2000埃以上。再如第四圖H所示，以一光阻層75覆蓋該寬溝渠結構70；隨後可以前述兩個實施例類似方式，製作元件結構區域之所需元件(此處略以說明)，其中元件結構區之元件可具有多數之溝渠，且該些溝渠之寬度小於寬溝渠結構70之寬度。再者，由於光阻層75覆蓋該寬溝渠結構70，對於元件結構區域之製程也不會影響該寬溝渠結構70內的元件特性。隨後，如第四圖I所示，移除光阻層75之後，並完成元件結構區(元件區域)的製程之後，再於所得結構上進行一金屬濺鍍或是蒸鍍製程，以形成一金屬層(未圖示於第四圖I)。最後，再對該金屬層進行光阻蝕刻製程，以移除在寬溝渠結構70周緣之部份金屬層，以形成如第四圖J所示之結構，其中該寬溝渠終端結構包含基板40(具有高掺雜濃度N型矽基板401及低掺雜濃度N型磊晶層402)、界定於基板40表面之寬溝渠結構70、位在基板40表面且在寬溝渠結構70外之場氧化層403、位在寬溝渠結構70內之熱氧化層72及熱氧化層72上之四乙氧基矽(TEOS)氧化層74、及覆蓋於寬溝渠結構70之四乙氧基矽(TEOS)氧化層74上的金屬層80，及場氧化層403。在反向電壓施加到金屬層80上時，電壓可藉由在金屬層80與四乙氧基矽(TEOS)氧化層74而分散，進而提高半導體裝置之反向耐壓。
此外，上述之金屬層80亦可如前述之兩個實施例，包含一第一金屬層(材料可為鈦金屬或氮化鈦)及第二金屬層(材料為鋁金屬或其他金屬，且在第一金屬層上)；在上述金屬濺鍍層蝕刻之後，亦可隨選進行一熱融合(Sintering)製程，以增加金屬濺鍍層與其下之元件區域、及四乙氧基矽(TEOS)氧化層74之密合。
綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
201‧‧‧高掺雜濃度N型矽基板
202‧‧‧低掺雜濃度N型磊晶層
20‧‧‧基板
210‧‧‧第一罩幕層(場氧化層)
231‧‧‧閘氧化層
232‧‧‧複晶矽層
251‧‧‧氧化層
252‧‧‧溝渠複晶矽層
260‧‧‧第一離子佈植層
27‧‧‧金屬濺鍍層
271‧‧‧第一金屬層
272‧‧‧第二金屬層
Claims (10)
- 一種用於半導體元件之寬溝渠終端結構，該半導體元件包含一半導體基板及一主動結構區、與寬溝渠終端結構區，該主動結構區具有多數之窄溝渠結構，該寬溝渠終端結構包含：一寬溝渠結構，界定於該半導體基板上且其寬度大於主動結構區之該窄溝渠結構寬度；一氧化層，位於該寬溝渠結構之內表面上；至少一溝渠複晶矽層，係位於該氧化層上且在該寬溝渠結構之內側壁上；一金屬層，位在未被該溝渠複晶矽層覆蓋之氧化層上及該溝渠複晶矽層上，且係直接接觸到該氧化層上及延伸到主動結構區；及一場氧化層結構，位在該半導體基板上且在該寬溝渠結構外側。
- 如申請專利範圍第1項所述之用於半導體元件之寬溝渠終端結構，其中該半導體基板係包含一高掺雜濃度之矽基板與一低掺雜濃度之磊晶層。
- 如申請專利範圍第1項所述之用於半導體元件之寬溝渠終端結構，其中該金屬層包含有：一第一金屬層，及一第二金屬層，形成於該第一金屬層上。
- 如申請專利範圍第3項所述之用於半導體元件之寬溝渠終端結構，其中該第一金屬層係為鈦金屬或氮化鈦，而該第二金屬層係為鋁。
- 如申請專利範圍第1項所述之用於半導體元件之寬溝渠終端結構 ，其中該半導體元件為金氧半P-N接面二極體裝置、蕭基二極體、金氧半場效電晶體(MOSFET)或是絕緣柵雙極電晶體(IGBT)。
- 一種用於半導體元件之寬溝渠終端結構，該半導體元件包含一半導體基板及一主動結構區、與寬溝渠終端結構區，該主動結構區具有多數之窄溝渠結構，該寬溝渠終端結構包含：一寬溝渠結構，界定於該半導體基板上且其寬度大於主動結構區之該窄溝渠結構寬度；一熱氧化層，位在該寬溝渠結構之內表面；一四乙氧基矽(TEOS)氧化層，係直接覆蓋於該熱氧化層上；一金屬層，位在該四乙氧基矽(TEOS)氧化層上；及一場氧化層結構，位在該半導體基板上且在該寬溝渠結構外側，具該四乙氧基矽氧化層係延伸覆蓋到該場氧化層結構上。
- 如申請專利範圍第6項所述之用於半導體元件之寬溝渠終端結構，其中該半導體基板係包含一高掺雜濃度之矽基板與一低掺雜濃度之磊晶層。
- 如申請專利範圍第6項所述之用於半導體元件之寬溝渠終端結構，其中該金屬層包含有：一第一金屬層，及一第二金屬層，形成於該第一金屬層上。
- 如申請專利範圍第8項所述之用於半導體元件之寬溝渠終端結構，其中該第一金屬層係為鈦金屬或氮化鈦，而該第二金屬層係為鋁。
- 如申請專利範圍第6項所述之用於半導體元件之寬溝渠終端結構，其中該半導體元件為金氧半P-N接面二極體裝置、蕭基二極體、金氧半場效電晶體(MOSFET)或是絕緣柵雙極電晶體(IGBT)。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW101109602A TWI480951B (zh) | 2012-03-21 | 2012-03-21 | 用於半導體元件之寬溝渠終端結構 |
| US13/737,540 US8809946B2 (en) | 2012-03-21 | 2013-01-09 | Wide trench termination structure for semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW101109602A TWI480951B (zh) | 2012-03-21 | 2012-03-21 | 用於半導體元件之寬溝渠終端結構 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201340210A TW201340210A (zh) | 2013-10-01 |
| TWI480951B true TWI480951B (zh) | 2015-04-11 |
Family
ID=49211012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW101109602A TWI480951B (zh) | 2012-03-21 | 2012-03-21 | 用於半導體元件之寬溝渠終端結構 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8809946B2 (zh) |
| TW (1) | TWI480951B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9685608B2 (en) * | 2012-04-13 | 2017-06-20 | Crossbar, Inc. | Reduced diffusion in metal electrode for two-terminal memory |
| TWI542006B (zh) * | 2013-06-21 | 2016-07-11 | 竹懋科技股份有限公司 | 溝渠式ｍｏｓ整流元件及其製造方法 |
| JP6267102B2 (ja) * | 2014-12-10 | 2018-01-24 | トヨタ自動車株式会社 | 半導体装置および半導体装置の製造方法 |
| TWI576920B (zh) * | 2015-11-20 | 2017-04-01 | 敦南科技股份有限公司 | 二極體元件及其製造方法 |
| TWI599041B (zh) * | 2015-11-23 | 2017-09-11 | 節能元件控股有限公司 | 具有底部閘極之金氧半場效電晶體功率元件及其製作方法 |
| TWI574323B (zh) * | 2015-12-24 | 2017-03-11 | The Method of Power Rectifier Diode | |
| US10854759B2 (en) * | 2016-04-01 | 2020-12-01 | Diodes Incorporated | Trenched MOS gate controlled rectifier |
| CN114864704B (zh) * | 2022-07-11 | 2022-09-27 | 成都功成半导体有限公司 | 具有终端保护装置的碳化硅jbs及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030127702A1 (en) * | 2001-10-16 | 2003-07-10 | Zetex Pic | Termination structure for a semiconductor device |
| US20060035422A1 (en) * | 2003-08-04 | 2006-02-16 | International Rectifier Corporation | Integrated pet and schottky device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6624030B2 (en) | 2000-12-19 | 2003-09-23 | Advanced Power Devices, Inc. | Method of fabricating power rectifier device having a laterally graded P-N junction for a channel region |
-
2012
- 2012-03-21 TW TW101109602A patent/TWI480951B/zh active
-
2013
- 2013-01-09 US US13/737,540 patent/US8809946B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030127702A1 (en) * | 2001-10-16 | 2003-07-10 | Zetex Pic | Termination structure for a semiconductor device |
| US20060035422A1 (en) * | 2003-08-04 | 2006-02-16 | International Rectifier Corporation | Integrated pet and schottky device |
Also Published As
| Publication number | Publication date |
|---|---|
| US20130249043A1 (en) | 2013-09-26 |
| TW201340210A (zh) | 2013-10-01 |
| US8809946B2 (en) | 2014-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI480951B (zh) | 用於半導體元件之寬溝渠終端結構 | |
| CN102629623B (zh) | 包含宽沟渠终端结构的半导体元件 | |
| TWI455209B (zh) | 溝渠式金氧半ｐ－ｎ接面蕭基二極體結構及其製作方法 | |
| TWI497602B (zh) | 溝渠式蕭基二極體及其製作方法 | |
| CN103681318B (zh) | 使用硅的选择氧化技术制造结势垒肖特基二极管的方法 | |
| CN104253153B (zh) | 场截止型反向导通绝缘栅双极型晶体管及其制造方法 | |
| JP2018152522A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2011134809A (ja) | 半導体装置の製造方法 | |
| EP3016144B1 (en) | Manufacturing method of a field-stop reverse conducting insulated gate bipolar transistor | |
| TWI422041B (zh) | 溝渠隔絕式金氧半ｐ－ｎ接面二極體結構及其製作方法 | |
| TWI425575B (zh) | 低閘容金氧半ｐ－ｎ接面二極體結構及其製作方法 | |
| CN103887168A (zh) | 萧特基整流元件的制造方法及形成方法 | |
| CN111799332A (zh) | 一种沟槽mosfet器件及制备方法 | |
| CN104282741A (zh) | 场截止型反向导通绝缘栅双极型晶体管及其制造方法 | |
| TWI532193B (zh) | 溝渠式金氧半p-n接面二極體結構及其製作方法 | |
| TWI524524B (zh) | 功率半導體元件之製法及結構 | |
| CN107359209B (zh) | 半导体器件及相应制造方法 | |
| TWI466302B (zh) | 具有終端結構之金氧半二極體元件及其製法 | |
| CN110931569A (zh) | 具有肖特基金属结的半导体装置及其制作方法 | |
| CN110648912A (zh) | 沟渠式金氧半p-n接面二极管制作方法 | |
| JP2006186040A (ja) | 半導体装置及びその製造方法 | |
| CN102254819B (zh) | 低栅容金属氧化物半导体p-n 结二极管结构及其制作方法 | |
| CN103872143B (zh) | 具有终端结构的金氧半二极管元件及其制法 | |
| TWI511305B (zh) | 蕭特基整流元件之製造方法 | |
| TWI578403B (zh) | 溝渠式蕭基二極體及其製作方法 |