TWI418013B - 晶圓級半導體封裝及其製造方法 - Google Patents

Description

晶圓級半導體封裝及其製造方法

本發明是關於晶圓級半導體封裝，且特別是關於具小尺寸和增強耐久性的新半導體封裝。

在晶圓級封裝製程中，具積體電路沉積其內或晶片裝設其上的晶圓經歷一連串的處理，例如晶粒結著、模造、標記等，並且最後切割成成品。晶圓級封裝製程已視為適合小尺寸和高速封裝的技術。

特別地，晶圓級製程實現的晶片尺寸封裝能使單一記憶模組有更多晶片裝設其上，而可輕易製造大量儲存記憶模組。

再者，以晶圓級封裝技術製造的半導體裝置因至外部連接部件(如外部凸塊)的長度短而有加強的電性和良好的熱輻射。故晶圓級封裝技術可明顯改善半導體裝置的品質和可靠度。

參照第1圖，具積體電路於其上的複數個主動區110彼此分隔排列在半導體晶圓100的表面。在晶圓級半導體封裝製程中，每一封裝步驟是處理具未切割主動區之晶圓，然後在最終步驟將晶圓切割成單一封裝。主動區110可包括薄膜元件，例如電晶體、金屬圖案或被動裝置、和附加半導體晶片裝設其上。在此例中，晶圓當作用於封裝半導體晶片的基底基板(或支撐主體)。半導體晶片(未顯示)以覆晶凸塊接合或晶粒附接裝設在晶圓上後，如第2圖所示，模造層300形成在整個晶圓的晶片上。如此，按晶圓級形成大尺寸模造層能使半導體封裝製程更有效。

然按晶圓級形成之大尺寸模造層無可避免地將因晶圓與模造層間的熱膨脹係數(CTE)或楊氏模數差異而遭受應力。第3圖繪示產生於模造層的應力。應力在從外往中心的方向(箭頭方向)上造成壓縮力。如第4圖所示，此導致晶圓產生凹型翹曲。

晶圓翹曲造成使用封裝處理設備有相容性問題，以致無法進行後續製程，例如研磨或測試。翹曲問題對大尺寸晶圓來說尤其嚴重，並已成為晶圓級半導體封裝製程的阻礙。

故為確保晶圓級封裝技術的製程可靠度及製造耐用的半導體封裝，有許多問題尚待解決。特別地，需要新的晶圓級模造製程技術來減少晶圓翹曲。

具半導體晶片堆疊其內之半導體封裝的另一問題為，不同材料間的接觸區域(如半導體晶片與模造層之間)的抗壓性差。特別地，熱和機械應力引起的裂隙或剝落集中在封裝外面或角落。裂隙或剝落會降低封裝的物理耐久性，且封裝尺寸越小越嚴重。

因此，本發明是針對提出新的半導體封裝，其在封裝之不同材料間的界面有減少的裂隙和剝落，以改善可靠度。

本發明之另一目的為提出以晶圓級製程製造之輕、薄、短、小的晶片尺寸封裝。

本發明之又一目的為減少晶圓級製程中的晶圓翹曲，並且提出具加強可靠度的半導體封裝。

根據本發明之一態樣，本發明提出半導體封裝，包含：具第一導電重新分配層於其上的第一半導體晶片；尺寸比第一半導體晶片小的第二半導體晶片，第二半導體晶片形成在第一半導體晶片上；模造層，形成在第一半導體晶片上和第二半導體晶片周圍；導電柱，電性連接第一導電重新分配層，導電柱穿過模造層；翹曲控制阻障線，位於第一半導體晶片上，翹曲控制阻障線配置在第二半導體晶片外；第二導電重新分配層，形成在模造層上且電性連接導電柱；以及外部連接部件，電性連接第二導電重新分配層，其中翹曲控制阻障線和模造層彼此有不同的彈性模數。

根據本發明之另一態樣，本發明提出半導體封裝，包含：具第一導電重新分配層於其上的第一半導體晶片；尺寸比第一半導體晶片小的第二半導體晶片，第二半導體晶片形成在第一半導體晶片上；模造層，形成在第一半導體晶片上和第二半導體晶片周圍；導電柱，電性連接第一導電重新分配層，導電柱穿過模造層；第二導電重新分配層，形成在模造層上且電性連接導電柱；以及外部連接部件，電性連接第二導電重新分配層，其中第一半導體晶片與模造層間的界面在第一半導體晶片的邊緣擴大。

根據本發明，集中於封裝中半導體晶片與模造層間之外部界面的應力在接觸邊緣消散，而減少半導體封裝邊緣和角落的不良接觸和缺陷。因此可獲得絕佳耐久性又輕、薄、短、小的半導體封裝。特別地，在晶圓級製程中，可在無晶圓翹曲的情況下，製造複數個封裝。

本發明現將參照所附圖式充分詳述於下，其顯示本發明之較佳實施例。

本發明提出晶圓級半導體封裝，特別是用於系統級封裝，其具翹曲控制阻障線或沿著基底晶片的切劃道具梯狀結構。

第5圖顯示根據本發明，具翹曲控制阻障線之晶圓級半導體封裝的局部剖面。晶圓100具有半導體晶片或薄膜裝置於其表面。翹曲控制阻障線162形成於晶圓頂表面的模造層300中。

翹曲控制阻障線162將晶圓上的模造層300分成許多區域I、II、III，以分別隔離區域中的模造層。翹曲控制阻障線隔開的各模造部分有在從外往中心的方向(第5圖箭頭方向)上產生的獨立應力。此導致各模造部分產生凹型翹曲。

分隔模造層將使翹曲控制阻障線周圍產生拉伸應力，並造成晶圓各處反向翹曲。在整個模造層中，壓縮力和拉伸力同時產生，因而降低晶圓中的總體應力且大幅減少晶圓翹曲。

翹曲控制阻障線162由與模造層不同的材料形成。用於翹曲控制阻障線162之材料的楊氏模數最好和模造層的楊氏模數有大差異，以抵消模造層中的應力及控制翹曲產生。

第6圖顯示根據本發明一實施例之晶圓級半導體封裝的剖面。許多半導體晶片(或積體電路單元)210裝設在晶圓表面。翹曲控制阻障線162形成於單一半導體晶片(或積體電路單元)周圍的切劃道102附近。在第7圖中，翹曲控制阻障線162顯示連續形成於單一晶片或數個晶片周圍。

在本發明中，翹曲控制阻障線的厚度、寬度和高度視半導體封裝中半導體晶片或積體電路單元的尺寸、或模造層的厚度而定。

當把晶圓鋸切成單一封裝而完成封裝製程時，翹曲控制阻障線162a、162b仍留在分割之單一封裝的模造層300a、300b中。翹曲控制阻障線162a、162b防止任何下面應力存於模造層，藉以改善半導體封裝的可靠度。

翹曲控制阻障線162a、162b利用介電材料、光阻或膠帶形成。在一些其他例子中，如銅(Cu)或鋁(Al)之金屬用於形成翹曲控制阻障線。

若翹曲控制阻障線由金屬組成，則有助於簡化封裝製程，因翹曲控制阻障線可以在半導體晶片周圍形成導電結構的步驟形成，而不需任何其他用於翹曲控制阻障線的製程。

在根據本發明之晶圓級半導體封裝中，翹曲控制阻障層和翹曲控制阻障線額外形成在晶圓上。

第9圖顯示翹曲控制阻障層310之薄膜或厚膜，其形成在晶圓100的底表面。翹曲控制阻障層310可由與翹曲控制阻障線相同或不同的材料組成。

翹曲控制阻障層310可形成呈單一連續層、或與翹曲控制阻障線相同或相仿的圖案。翹曲控制阻障層310產生與模造層300之應力相同的壓縮力，以抵消引起的晶圓翹曲，並且像翹曲控制阻障線一樣分散模造層的應力，以減少晶圓翹曲產生。

在封裝製程期間，翹曲控制阻障層310可去除或留在晶圓上當作封裝的一部分。

第10圖顯示根據本發明另一實施例之晶圓級半導體封裝的剖面。封裝包括做為基底晶片的第一半導體晶片110和堆疊於上且電性連接第一半導體晶片的第二半導體晶片210。第一半導體晶片110和第二半導體晶片210的頂表面面對彼此(面對面型)，凸塊150電性連接二晶片。不同於第10圖，在根據本發明之半導體封裝中，第二半導體晶片的底表面面對第一半導體晶片的頂表面。在此例中，第二半導體晶片藉由晶粒附接裝設在第一半導體晶片上。

第一介電層120和第二介電層140形成在第一半導體晶片上。第一導電重新分配層130形成在第一介電層120與第二介電層140之間。第一導電重新分配層130做為金屬接線，以電性連接凸塊150和第一介電層120，並且還經由導電柱160將第一半導體晶片110連接至外部連接部件。在形成第一導電重新分配層130的步驟中，薄膜被動裝置(未繪示)一起形成在第一介電層120與第二介電層140之間。此被動裝置和第一半導體晶片與第二半導體晶片構成系統型封裝。

形成於第一半導體晶片110與第二半導體晶片210間的模造層300保護晶片的積體電路和金屬接線圖案，並且還和半導體晶片110、210構成單一物體。模造層300的尺寸和第一半導體晶片110一樣，故總體封裝尺寸受限於第一半導體晶片的尺寸。如此可實現晶片尺寸封裝。

模造層300完全覆蓋第二半導體晶片210，且橫向接觸(或平行)第一半導體晶片110大部分的頂表面。另一方面，第一半導體晶片的邊緣A部分切斷，模造層300與第一半導體晶片110間的界面(接觸區域)在邊緣處比其他部分大。在此實施例中，第一半導體晶片沿著其邊緣具有階梯狀結構。在階梯狀部分A中，模造層向前至第一半導體晶片。第一半導體晶片的階梯狀部分相應填充模造層。整個封裝的剖面呈矩形，從三維看來則呈六面體。

第一半導體晶片110邊緣的階梯狀結構偏移模造層與第一半導體晶片間的界面位置。即，在邊緣的界面比第一半導體晶片上的其他層(如第一導電重新分配層)還深入晶片110的內部。

依此，增加第一半導體晶片與模造層(其暴露於外部)間的接觸面積可增強半導體封裝抵抗外部衝擊的機械強度和耐久性。另外，部分改變第一半導體晶片與模造層間的界面位置可改善對半導體封裝中裂隙產生和裂隙增長的抗性。特別地，可在不使用另一基板來封裝或不改變模造層形狀的情況下，製造輕、薄、短、小的半導體封裝。

如下所述，第一半導體晶片110的階梯狀邊緣A可具不同形狀，例如雙階梯結構、傾斜結構等，以增加第一半導體晶片與模造層間的界面面積。

第三介電層220和第四介電層240形成在模造層300上。第二導電重新分配層230形成在第三介電層220與第四介電層240之間。第二導電重新分配層230電性連接導電柱160。一部分的第二導電重新分配層230在第四介電層240露出，並且還電性連接外部連接部件250。

連接第二導電重新分配層230的複數個外部連接部件250以扇出型排列方式形成在第二半導體晶片210周圍。模造層300可完全覆蓋第二半導體晶片210、或覆蓋第二半導體晶片周圍而露出第二半導體晶片的表面。在此例中，第三介電層220和第四介電層240最好自第二半導體晶片的露出表面移除。

根據本實施例之半導體封裝可實現非常薄、尺寸又小的封裝，此乃因對應基底晶片的第一半導體晶片當作基板，故不需要附加基板來封裝。再者，用於第一半導體晶片和第二半導體晶片的金屬化(或接線金屬圖案)長度短將能高速傳輸訊號。

根據本發明較佳實施例之製造製程現將說明於下。

如第1圖所示，製備具複數個第一半導體晶片110形成其上之晶圓。第一介電層120形成在第一半導體晶片的頂表面，第一導電重新分配層130形成在第一介電層上。第二介電層140形成在第一導電重新分配層上，其部分露出第二介電層。

在晶圓級製程中，如第11圖所示，導電柱160形成在第一半導體晶片110上。導電柱160電性連接第一導電重新分配層。導電柱例如為金屬凸塊，且做為第一半導體晶片110的電氣路徑。複數個導電柱形成在第一半導體晶片上。諸如用於形成導電柱之光阻或蝕刻製程為熟諳此技藝者所周知，故於此不再詳述。

形成導電柱160時，亦可同時或相繼形成翹曲控制阻障線162。翹曲控制阻障線162可形成呈連續環或迴路(第12圖)、或呈不連續環或迴路(第13圖)，以圍繞第一半導體晶片110上的積體電路。當模造層形成在大尺寸晶圓上時，翹曲控制阻障線162可分散晶圓與模造層間之界面產生的應力，並當作將模造層分成個別模蓋用於單一封裝的屏障，以減少晶圓翹曲。

為使晶圓翹曲降至最低，翹曲控制阻障線162的形狀可隨裝設於晶圓上的晶片尺寸、鑄模材料種類或封裝中其他薄膜元件的形狀改變。

接著，溝槽115形成於晶圓之單元區域(即第一半導體晶片110)的周圍(第14圖)。溝槽具槽溝(moat)形式環繞第一半導體晶片，且在整個晶圓上配置呈交叉帶狀或棋格圖案。溝槽利用鋸切或蝕刻形成於晶圓的切劃道(切割線)。

接著，在連續的晶圓級製程中，第二半導體晶片210裝設在第一半導體晶片110上(第15圖)。第二半導體晶片210的尺寸比第一半導體晶片110小，並透過凸塊150電性連接第一半導體晶片110上的第一導電重新分配層130。第二半導體晶片可於形成溝槽前裝設。

裝設第二半導體晶片後，在晶圓級製程中，模造層300形成在第一半導體晶片上(第16圖)。模造層完全填充溝槽115且整個覆蓋第二半導體晶片210，然後模造層上部經研磨而露出導電柱160的頂表面(第17圖)。在此研磨製程中，也可從模造層露出翹曲控制阻障線162或第二半導體晶片210。研磨模造層後或前，磨薄第一半導體晶片110的底表面。

接著，在晶圓級製程中，第三介電層220、第二導電重新分配層230和第四介電層240依序形成在模造層300上(第18圖)。第二導電重新分配層230經圖案化而電性連接導電柱160。若有需求，可移除第二半導體晶片210上的第三介電層220、第二導電重新分配層230和第四介電層240，以露出第二半導體晶片的頂表面。形成第二導電重新分配層後，測試晶圓級個別封裝，以選擇好的晶粒。

最後，外部連接部件250按晶圓級形成而電性連接第二導電重新分配層230，接著沿著切劃道(溝槽形成處)將晶圓切割成個別封裝(第19圖)。完成的單一封裝形狀和第10圖實施例一樣。第一半導體晶片與模造層間的接觸區域外部具有階梯狀結構，其將集中於封裝邊緣的應力分散，因而降低晶片與模造層間的不良接觸。

第一半導體晶片110的底表面(對應基底基板)乃暴露於外以便於熱輻射及結合散熱片。

利用上述晶圓級製程，可製造絕佳耐久性又輕、薄、短、小的半導體封裝。

第20圖顯示根據本發明又一實施例之半導體封裝。在此封裝中，不像先前實施例，第一半導體晶片110與模造層300間的界面在邊緣A具有傾斜結構。藉由在第14圖所示之製程期間於傾斜狹縫內形成溝槽115或溝槽形狀，可達成邊緣A的傾斜結構。在此例中，將增加第一半導體晶片與模造層間的接觸面積，並改變封裝邊緣的接觸位置，因而增強封裝的耐久性。

第21至23圖為顯示根據本發明之半導體耐久性模擬測試的圖像。第21圖顯示封裝的應力分布測試，且第一半導體晶片與模造層間的界面沒有改變，第22圖顯示根據第10圖實施例之封裝測試，第23圖顯示第20圖相關之封裝測試。

由測試可知，根據本發明之封裝在晶片與模造層間之界面邊緣有良好的應力分布和較少的應力，故有絕佳的耐久性。

本發明已以較佳示例實施例揭露如上。然應理解本發明之保護範圍不限於所述實施例。反之，本發明之保護範圍當包括熟諳此技藝者利用當前已知或未知技術和均等物所作之各種修改和替代配置。因此本發明之保護範圍當視後附之申請專利範圍所界定者為準，以涵蓋所有更動和類似配置。

100．．．晶圓

102．．．切劃道

110．．．主動區/晶片

115．．．溝槽

120、140．．．介電層

130．．．重新分配層

150．．．凸塊

160．．．導電柱

162、162a-b．．．阻障線

210．．．晶片

220、240．．．介電層

230．．．重新分配層

250．．．連接部件

300、300a-b．．．模造層

310．．．阻障層

A．．．邊緣/梯狀部分

I、II、III．．．區域

一般技藝人士在配合參閱詳述之較佳實施例和所附圖式後，將更清楚理解本發明之上述和其他特徵與優點，其中：

第1圖為晶圓級半導體封裝的平面視圖；

第2圖為具模造層之晶圓級半導體封裝的平面視圖；

第3圖為產生於模造層之應力的剖面示意圖；

第4圖為模造層之應力造成的晶圓翹曲剖面示意圖；

第5圖為根據本發明之具翹曲控制阻障線的晶圓剖面示意圖；

第6及7圖為根據本發明一實施例之晶圓級半導體封裝的平面視圖和剖視圖；

第8圖為具翹曲控制阻障線之單一半導體封裝的剖視圖；

第9圖為根據本發明另一實施例之半導體封裝的剖視圖；

第10圖為根據本發明又一實施例之半導體封裝的剖視圖；

第11至19圖為根據本發明，顯示晶圓級半導體封裝之製造製程步驟的剖視圖；

第20圖為根據本發明再一實施例之半導體封裝的剖視圖；

第21圖為顯示半導體封裝之應力分布的圖像；

第22圖為根據本發明一實施例，顯示半導體封裝之應力分布的圖像；以及

第23圖為根據本發明另一實施例，顯示半導體封裝之應力分布的圖像。

110．．．晶片

120、140．．．介電層

130．．．重新分配層

150．．．凸塊

160．．．導電柱

210．．．晶片

220、240．．．介電層

230．．．重新分配層

250．．．連接部件

300．．．模造層

A．．．邊緣

Claims (14)

1. 一種半導體封裝，包含：一第一半導體晶片，其具一第一導電重新分配層直接形成於該第一半導體晶片上；一第二半導體晶片，其尺寸小於該第一半導體晶片，該第二半導體晶片裝設在該第一半導體晶片上；一模造層，直接形成在該第一半導體晶片上和該第二半導體晶片周圍；複數個導電柱，電性連接該第一導電重新分配層，該等導電柱穿過該模造層；一翹曲控制阻障線，直接形成於該第一半導體晶片上，該翹曲控制阻障線配置在該第二半導體晶片外；一第二導電重新分配層，形成在該模造層上且電性連接該等導電柱；以及一外部連接部件，電性連接該第二導電重新分配層，其中該翹曲控制阻障線和該模造層具有彼此不同的楊氏模數。
2. 如申請專利範圍第1項所述之半導體封裝，其中該翹曲控制阻障線係一金屬線。
3. 如申請專利範圍第1項所述之半導體封裝，更包含一翹曲控制阻障層，形成在該第一半導體晶片的一底表面 上。
4. 如申請專利範圍第1項所述之半導體封裝，其中該翹曲控制阻障線係配置靠近該第一半導體晶片的邊緣。
5. 如申請專利範圍第1項所述之半導體封裝，其中該翹曲控制阻障線採取一連續環形狀。
6. 如申請專利範圍第1項所述之半導體封裝，其中該翹曲控制阻障線採取一不連續環形狀。
7. 如申請專利範圍第1項所述之半導體封裝，其中該第一半導體晶片與該模造層間的界面在該第一半導體晶片的邊緣處擴大。
8. 如申請專利範圍第1項所述之半導體封裝，其中該第一半導體晶片與該模造層間的該界面在該第一半導體晶片的該邊緣處比該第一半導體晶片的頂表面低。
9. 如申請專利範圍第1項所述之半導體封裝，其中該第一半導體晶片和該第二半導體晶片的各頂表面係面對彼此，且該第一半導體晶片和該第二半導體晶片係經由凸塊電性連接彼此。
10. 如申請專利範圍第1項所述之半導體封裝，其中該第二半導體晶片的底表面藉由晶粒附接在該第一半導體晶片的頂表面上。
11. 如申請專利範圍第1項所述之半導體封裝，其中該第二半導體晶片的一表面暴露於該封裝外部。
12. 如申請專利範圍第1項所述之半導體封裝，更包含一薄膜被動裝置，形成在該第一半導體晶片與該第二半導體晶片之間。
13. 如申請專利範圍第1項所述之半導體封裝，其中該第一半導體晶片的邊緣具有一階梯狀部分，且該階梯狀部分是以模造物填充。
14. 如申請專利範圍第1項所述之半導體封裝，其中該第一半導體晶片的邊緣具有一傾斜部分，且該傾斜部分是以模造物填充。