TWI415395B - 具有兩輸入端的數位類比轉換器 - Google Patents

Description

具有兩輸入端的數位類比轉換器

本發明係有關於數位類比轉換器，特別係有關於具有較少開關的數位類比轉換器。

數位類比轉換器(Digital to Analog Converters，DAC)廣泛地用於混合信號系統中(mixed-mode system)，其中數位類比轉換器作為數位和類比信號處理之間的介面。

第1圖為習知8位元(2³ -to-2)DAC的電路圖。習知8位元DAC係藉由3個位元的輸入信號所控制，並且根據輸入信號決定輸出電壓V0和V1。8位元DAC需要3x2³ +2³ 個開關。換言之，習知2^N 位元DAC需要Nx2^N +2^N 個開關。若N等於10，則習知2^N 位元DAC的開關數目會非常多，並且需要很大的佈局面積。

第2圖雙級2^N 位元DAC一般架構的圖示。雙級2^N 位元DAC包括第一級DAC 21和第二級DAC，其中第一級DAC 21由(n-2)個位元控制，且具有四個開關的第二級DAC由最低有效位元(LSB)的2個位元控制。第一級DAC 21最多根據(n-2)個位元輸出兩個電壓，然後LSB的2個位元控制四個開關產生輸出電壓Vout。在習知架構下，第一級DAC 21的開關數目會非常多，並且需要很大的佈局面積。因此本發明提供具有較少開關的DAC。

本發明之一實施例提供一種具有兩輸入端的數位類比轉換單元，藉由n個位元的輸入信號所控制，包括：參考電壓電路，用以產生(2ⁿ +1)個參考電壓，分別由1編號至(2ⁿ +1)；第一輸出端；第二輸出端；以及開關陣列，耦接至參考電壓電路、第一輸出端，以及第二輸出端，開關陣列包括：複數開關，根據輸入信號而切換，其中第一輸出端係根據輸入信號來輸出奇數的參考電壓之一者，第二輸出端係根據輸入信號來輸出偶數的參考電壓之一者，並且開關的數目少於(n ×2 ⁿ +2 ⁿ )。

以下所述為實施本發明的較佳模式。所述的較佳模式係用以說明本發明但並非用以限制本發明。本發明的範圍係以所附之申請專利範圍為主。

第3圖為根據本發明一實施例之DAC的圖示。為了簡化說明，其電路連接方式不再贅述。參考電壓電路31用以產生(2³ +1)個參考電壓，分別由1編號至(2³ +1)。在本實施例中，參考電壓電路31包括複數電阻串聯耦接於第一電壓輸入端和第二電壓輸入端間，第一電壓輸入端和第二電壓輸入端分別用以產生參考電壓V0和V8，其中電阻的連接點分別用以產生參考電壓V1-V7。在本實施例中，當參考電壓V8高於參考電壓V0時，參考電壓V0-V8的電壓準位係個別依序提高；反之，當參考電壓V8低於參考電壓V0時，參考電壓V0-V8的電壓準位係個別依序降低。

編號分別為第三、第五、第七和第九的參考電壓V2、V4、V6和V8被歸類至編號為奇數的參考電壓；且編號分別為第二、第四、第六和第八的參考電壓V1、V3、V5和V7被歸類至編號為偶數的參考電壓。第3圖的開關係由輸入信號所控制。在本實施例中，輸入信號為格雷碼信號(Gray coded signal)，其中格雷碼信號之兩個相鄰值僅有一個位元不同。輸入信號包括三個位元g0、g1和g2。在第3圖中，只有編號為第一和第九的參考電壓V0和V8係由輸入信號的三個位元所控制，並且參考電壓V0和V8之一者被傳送至第一輸出端N1。再者，編號居間的參考電壓V1-V7係由輸入信號的兩個位元所控制。舉例而言，編號分別為第二、第四、第六和第八的參考電壓V1、V3、V5和V7的輸出係由輸入信號的位元g1和g2所控制；編號分別為第三和第七的參考電壓V2和V6的輸出係由輸入信號的位元g0和g2所控制；並且編號分別為第五的參考電壓V4的輸出係由輸入信號的位元g0和g1所控制。再者，在第3圖中，所有編號為偶數的參考電壓，例如編號分別為第二、第四、第六和第八的參考電壓V1、V3、V5和V7僅由輸入信號的位元g1和g2所控制，並且參考電壓V1、V3、V5和V7之一者被傳送至第二輸出端N2。

當位元g0等於0時，開關SW1、SW2和SW3導通。當位元g0等於1時，開關SW4和SW5導通。當位元g1等於0時，開關SW6、SW7、SW8和SW9導通。當位元g1等於1時，開關SW10、SW11和SW12導通。當位元g2等於0時，開關SW13、SW14、SW15和SW16導通。當位元g2等於1時，開關SW17、SW18、SW19和SW20導通。如第3圖所示，本發明的2^N 位元DAC僅需((n ×2 ⁿ )-2 ⁿ +n +1)個開關，其開關數目遠小於習知2^N 位元DAC所需的(n ×2 ⁿ +2 ⁿ )個開關。

第4圖為根據本發明另一實施例之DAC的圖示。DAC包括第一DAC單元41和第二DAC單元。第一DAC單元41接收並輸出編號為奇數的參考電壓之一者。第二DAC單元42由輸入信號所控制但不由輸入信號第三的位元所控制，用以接收並輸出編號為偶數的參考電壓之一者。在第4圖中，第一DAC單元41的輸出電壓為V_X ，且第二DAC單元42的輸出電壓為V_Y 。

第5圖為根據本發明另一實施例之DAC的圖示。相較於第3圖的DAC，第5圖中DAC的電路設計能夠節省更多的開關。第5圖的電路設計使用二元樹架構(binary tree architecture)來設置8位元DAC。在第3圖中，開關係由輸入信號所控制，且輸入信號包括三個位元g0、g1和g2。在第5圖中，只有編號為第一和第九的參考電壓V0和V8係由輸入信號的三個位元所控制，並且參考電壓V0和V8之一者被傳送至第一輸出端N1。再者，編號居間的參考電壓V1-V7係由輸入信號的兩個位元所控制。舉例而言，編號分別為第五的參考電壓V4的輸出係由輸入信號的位元g0和g1所控制；編號分別為第三和第七的參考電壓V2和V6的輸出係由輸入信號的位元g0和g2所控制；並且編號分別為第二、第四、第六和第八的參考電壓V1、V3、V5和V9的輸出係由輸入信號的位元g1和g2所控制。再者，在第5圖中，所有編號為偶數的參考電壓，例如編號分別為第二、第四、第六和第八的參考電壓V1、V3、V5和V7僅由輸入信號的位元g1和g2所控制，並且參考電壓V1、V3、V5和V7之一者被傳送至第二輸出端N2。

在第5圖的實施例中，編號第一和第三的參考電壓V0和V2的輸出係由直接連接至第一輸出端N1的開關SW13所決定；並且編號第二和第四的參考電壓V1和V3的輸出係由直接連接至第二輸出端N2的開關SW14所決定。此外，編號第六和第八的參考電壓V5和V7的輸出係由直接連接至第二輸出端N2的開關SW15所決定；並且編號第七和第九的參考電壓V6和V8的輸出係由直接連接至第一輸出端N1的開關SW16所決定。

在第5圖的另一實施例中，編號第一和第三的參考電壓V0和V2的輸出係由相應於輸入信號和第一輸出端N1之位元g2的開關SW13所控制；並且編號第二和第四的參考電壓V1和V3的輸出係由相應於輸入信號和第二輸出端N2之位元g2的開關SW14所控制。此外，編號第六和第八的參考電壓V5和V7的輸出係由相應於輸入信號和第二輸出端N2之位元g2的開關SW15所控制；並且編號第七和第九的參考電壓V6和V8的輸出係由相應於輸入信號和第一輸出端N1之位元g2的開關SW16所控制。如第5圖所示，本發明中使用二元數架構的2^N 位元DAC，其開關數目遠小於((n ×2 ⁿ )-2 ⁿ +n +1)，能夠節省開關的費用。

當位元g0等於0時，開關SW1、SW2和SW3導通。當位元g0等於1時，開關SW4和SW5導通。當位元g1等於0時，開關SW6、SW7、SW8和SW9導通。當位元g1等於1時，開關SW10、SW11和SW12導通。當位元g2等於0時，開關SW13、SW14導通。當位元g2等於1時，開關SW15和SW16導通。根據第5圖的設計，僅需16個開關來設置8位元DAC。表1顯示不同設計之2^N 位元DAC所需的開關數目。

雖然本發明已由較佳實施例揭露如上，但並非用以限定本發明。習知技藝者應能延伸應用本發明的概念以涵括本發明的數種變型或類似的設置。因此本發明的範圍係以所附之申請專利範圍為主。

V1”．．．輸出電壓

V2”．．．輸出電壓

21．．．數位類比轉換器(DAC)

Vref_h．．．高準位的參考電壓

Vref_I．．．低準位的參考電壓

Vout．．．輸出電壓

31．．．參考電壓電路

V0-V8．．．參考電壓

SW1-SW20．．．開關

N1．．．第一輸出端

N2．．．第二輸出端

41．．．第一DAC單元

42．．．第二DAC單元

V_X ．．．輸出電壓

V_Y ．．．輸出電壓

本發明能藉由閱讀上述實施方式並搭配圖示而被較佳地理解，其中：

第1圖為習知8位元(2³ -to-2)DAC的電路圖；

第2圖雙級2^N 位元DAC之一般架構的圖示；

第3圖為根據本發明一實施例之DAC的圖示；

第4圖為根據本發明另一實施例之DAC的圖示；

第5圖為根據本發明另一實施例之DAC的圖示。

31．．．參考電壓電路

V0-V8．．．參考電壓

SW1-SW20．．．開關

N1．．．第一輸出端

N2．．．第二輸出端

Claims (9)

1. 一種具有兩輸入端的數位類比轉換單元，藉由n個位元的一輸入信號所控制，包括：一參考電壓電路，用以產生(2ⁿ +1)個參考電壓，分別由1編號至(2ⁿ +1)；一第一輸出端；一第二輸出端；以及一開關陣列，耦接至上述參考電壓電路、上述第一輸出端，以及上述第二輸出端，上述開關陣列包括：複數開關，根據上述輸入信號而切換，其中上述第一輸出端係根據上述輸入信號來輸出奇數的上述參考電壓之一者，上述第二輸出端係根據上述輸入信號來輸出偶數的上述參考電壓之一者，並且上述開關的數目少於少於或等於((n ×2 ⁿ )-2 ⁿ +n +1)。
2. 如申請專利範圍第1項所述之具有兩輸入端的數位類比轉換單元，其中上述輸入信號為格雷碼信號(Gray coded signal)。
3. 如申請專利範圍第1項所述之具有兩輸入端的數位類比轉換單元，其中僅一第一參考電壓和一第(2ⁿ +1)參考電壓的輸出係藉由上述輸入信號的n個位元所控制，並且其他參考電壓的輸出係僅藉由上述輸入信號的(n-1)個位元所控制。
4. 如申請專利範圍第1項所述之具有兩輸入端的數位類比轉換單元，其中上述參考電壓電路包括複數電阻，串 聯耦接於一第一電壓輸入端和一第二電壓輸入端間，上述第一電壓輸入端產生一第一參考電壓，上述第二電壓輸入端產生一第九參考電壓，上述電阻的連接點分別提供一第二參考電壓、第三參考電壓、第四參考電壓、第五參考電壓、第六參考電壓、第七參考電壓，以及第八參考電壓，當上述第九參考電壓高於上述第一參考電壓時，上述第一參考電壓、第二參考電壓、第三參考電壓、第四參考電壓、第五參考電壓、第六參考電壓、第七參考電壓、第八參考電壓，以及第九參考電壓的電壓準位係個別依序升高。
5. 如申請專利範圍第4項所述之具有兩輸入端的數位類比轉換單元，其中上述第一和第九參考電壓的輸出係由上述輸入信號的三個位元所控制，上述第二、四、六和八參考電壓的輸出係由上述輸入信號的第二和第三個位元所控制，上述第三和第七參考電壓的輸出係由上述輸入信號的第一和第三個位元所控制，並且上述第五參考電壓的輸出係由上述輸入信號的第一和第二個位元所控制。
6. 如申請專利範圍第4項所述之具有兩輸入端的數位類比轉換單元，其中上述第一和第三參考電壓的輸出係由直接連接至上述第一輸出端的開關所決定，並且上述第二和第四參考電壓的輸出係由直接連接至上述第二輸出端的開關所決定。
7. 如申請專利範圍第4項所述之具有兩輸入端的數位類比轉換單元，其中上述第六和第八參考電壓的輸出係由直接連接至上述第二輸出端的開關所決定，並且上述第七 和第九參考電壓的輸出係由直接連接至上述第一輸出端的開關所決定。
8. 如申請專利範圍第4項所述之具有兩輸入端的數位類比轉換單元，其中第一和第三參考電壓的輸出係由相應於上述輸入信號和上述第一輸出端之一既定位元的上述開關所控制，並且第二和第四參考電壓的輸出係由相應於上述輸入信號和上述第二輸出端之上述既定位元的上述開關所控制。
9. 如申請專利範圍第4項所述之具有兩輸入端的數位類比轉換單元，其中第六和第八參考電壓的輸出係由相應於上述輸入信號和上述第二輸出端之一既定位元的上述開關所控制，並且第七和第九參考電壓的輸出係由相應於上述輸入信號和上述第一輸出端之上述既定位元的上述開關所控制。