TWI412135B

TWI412135B - A semiconductor thin film, and a method of manufacturing the same, and a thin film transistor, an active matrix driving display panel

Info

Publication number: TWI412135B
Application number: TW095142654A
Authority: TW
Inventors: 矢野公規; 井上一吉; 田中信夫
Original assignee: 出光興產股份有限公司
Priority date: 2005-11-18
Filing date: 2006-11-17
Publication date: 2013-10-11
Also published as: JP2007142195A; KR101291977B1; JP5376750B2; CN101309863A; CN101309863B; TW200725907A; WO2007058231A1; KR20080069607A

Description

半導體薄膜，及其製造方法，與薄膜電晶體，主動矩陣驅動顯示面板

本發明係關於由含有氧化鋅與氧化銦之非晶質膜所成的半導體薄膜、及其製造方法、及使用如此的半導體薄膜之薄膜電晶體、及適合使用如此的薄膜電晶體之主動矩陣驅動顯示面板。

電場效果型電晶體被廣泛的使用於半導體記憶體積體電路的單元電子元件、高頻率信號增強元件、液晶驅動用元件等，現在使用於實用化之電子裝置的情況最多。

其中，近年隨著顯示裝置的驚人發展，不僅是液晶顯示裝置(LCD)，電致發光顯示裝置(EL)、或場發射顯示器(FED)等之各種顯示裝置中，作為在顯示元件外加驅動電壓後驅動顯示裝置之開關元件，多半使用薄膜電晶體(TFT)。

此外，作為此材料，最廣泛使用矽半導體化合物，一般而言，高速操作所需要的高頻率增強元件、積體電路用元件等，使用矽單結晶，液晶驅動用元件等，應用大面積化的要求而使用非晶矽。

惟，結晶性的矽系薄膜，企圖結晶化時，例如需要800℃以上的高溫，要在玻璃基板上及有機物基板上進行構成很難，因此，不僅是只能在矽晶圓及石英等的耐熱性高的價格高的基板上形成，還有製造時需要大量能量及製程步驟數之問題。

另一方面，因為可較低溫形成的非晶性的矽半導體(非晶矽)，與結晶性者比較下開關速度慢，故作為驅動顯示裝置的開關元件使用時，會有無法跟上高速動畫的顯示之情況。

而且，半導體活性層照射可見光則顯示出導電性，會有產生漏電的錯誤操作之虞，而使作為開關元件的特性變差的問題，因此，已知有設置阻斷可見光之遮光層之方法，例如使用金屬薄膜作為遮光層。

但是，設置由金屬薄膜所成的遮光層，不僅製程步驟增加，因為持有浮游電位，故必須使遮光層成為地上層(ground level)，此時亦會產生寄生電容的問題。

此外，因為可見光的穿透率低，半導體層露出至電極部，則顯示部的穿透率下降，會有由背光的照明效率降低後畫面變暗之虞，加工精度的公差變小而成為成本增加的原因之一。

再者，現在作為驅動顯示裝置之開關元件，使用矽系的半導體膜之元件為主流，此仍因為矽薄膜的穩定性、加工性的優良之外，及開關速度快等之各種性能優良。而且，如此的矽系薄膜，一般藉由化學蒸氣析出法(CVD)法所製造。

此外，以往的薄膜電晶體(TFT)，玻璃等的基板上具有閘電極、閘絕緣層、氫化非晶矽(a－Si：H)等的半導體層、層合源及汲電極之逆交錯(reverse stagger)構造者，從影像感應器至大面積裝置的領域中，作為代表主動矩陣驅動型液晶顯示面板之平面顯示面板等之驅動元件使用，此等的用途，即使使用先前技術的非晶矽，隨著高機能化亦要求操作的高速化。

如此的狀況下，近年來，比矽系半導體薄膜(非晶矽)穩定性優異者，由氧化鋅等的金屬氧化物所成的透明半導體薄膜受到注目，特別是由氧化鋅結晶所成的透明半導體薄膜。

例如專利文獻1、或專利文獻2等中，記載著將氧化鋅以高溫結晶化構成薄膜電晶體之方法。

專利文獻1：特開2003－86808號公報專利文獻2：特開2004－273614號公報

惟，使用氧化鋅的半導體薄膜，因為不進行精緻的結晶化控制則霍爾遷移率降低，故會有電場效果遷移率降低而開關速度變低的問題。而且，為了提高結晶性，在與矽系薄膜同樣結晶性高的特殊的基板上進行成膜，必須以500℃以上的高溫的處理，因此，於大面積進行均勻化，特別是在玻璃基板上進行有困難，液晶面板很難實用化。

本發明係鑑於上述情況，目的在於提供為可用較低溫製作、可形成於具有彎曲性的樹脂基板上之半導體薄膜，對於可見光穩定，且電晶體特性等的元件特性高，此外作為驅動顯示裝置之開關元件使用時，即使與畫素部重疊亦不會降低顯示面板的亮度之半導體薄膜；以及如此的半導體薄膜的製造方法；及使用如此的半導體薄膜，電場效果遷移率與on－off比高，同時因為漏電的產生等之照射光所造成的影響小，提高元件特性之薄膜電晶體；適用如此的薄膜電晶體之主動矩陣驅動顯示面板。

解決上述課題，本發明所相關的半導體薄膜，其為由含有氧化鋅與氧化銦之非晶質膜所成的半導體薄膜，係載子密度為10^＋ ¹ ⁷ cm^－ ³ 以下，霍爾遷移率為2cm² /V．sec以上，能帶間隙為2.4eV以上之構成。

藉由使其成為如此構成，本發明相關的半導體薄膜，因為在廣範圍的溫度易製作半導體薄膜，同時在大面積中易表現出均勻的物性，故適合用於顯示面板等用途。

本發明相關的半導體薄膜，載子密度大於10^＋ ¹ ⁷ cm^－ ³ ，則構成薄膜電晶體1等之元件時，因為易發生漏電，同時變成常開型(normally on)，on－off比變小，故會有無法發揮優良的電晶體性能之虞。

此外霍爾遷移率小於2cm² /Vs，則薄膜電晶體1的電場效果遷移率變小，作為驅動顯示元件之開關元件使用時，與非晶矽同樣，開關速度慢，會有無法跟上高速的動畫的顯示之虞。

此外能帶間隙小於2.4eV，則照射可見光時，價電帶的電子被激發而顯示出導電性，會有易發生漏電之虞。

此外，本發明相關的半導體薄膜，為了在大面積上形成均勻的非晶質的膜，同時避免膜質變得不均勻，使該非晶質膜中的鋅[Zn]與銦[In]的原子比為Zn/(Zn＋In)＝0.10~0.82較佳，使該非晶質膜中的鋅Zn與銦In的原子比為Zn/(Zn＋In)＝0.51~0.80更佳。

此外，本發明相關的半導體薄膜，波長550nm的穿透率為75%以上為佳，藉由如此的作法，即使半導體薄膜露出至畫素電極部時，可降低穿透率及亮度，可有效的避免如色調變化等之不適合的狀況。

此外，本發明相關的半導體薄膜，為功函數為3.5~6.5eV的非退化半導體薄膜較佳，使功函數位於上述範圍，可有效的避免因為漏電的產生、能量障壁等發生而造成的電晶體的特性降低，而且，會有無法使退化半導體之載子濃度穩定定期的控制在低濃度之虞。藉由使本發明相關的半導體薄膜成為非退化半導體薄膜，可有效的避免如此不適合的狀況。此處，非退化半導體薄膜可謂為載子濃度隨著溫度而變化之半導體薄膜，載子濃度與溫度的依賴性，可由霍爾測量計算得到。

此外，本發明相關的半導體薄膜，非晶質膜中分散奈米晶體較佳，非晶質膜中分散奈米晶體，則會有霍爾遷移率提高、電場效果遷移率變高、電晶體特性提高之情況而較佳。

此外，本發明相關的半導體薄膜，在無損於本發明的效果的範圍內，可含有氧化銦、氧化鋅以外的第三金屬元素[M]及其化合物，此時該第三金屬元素[M]與銦[In]的原子比[M/(M＋In)]為0~0.5較佳，該第三金屬元素[M]與銦[In]的原子比[M/(M＋In)]為0~0.3更佳。

此外，本發明相關的半導體薄膜，藉由X線散射測量所得到的徑向分佈函數(RDF)中，原子間距離為0.3~0.36nm之間的RDF的最大值定為A，原子間距離為0.36~0.42nm之間的RDF的最大值定為B時，符合A/B>0.8的關係較佳。推論此比率A/B係銦－氧－銦的鍵結形態表示成為邊共有與頂點共有者的比率，或表示短程有序的維持比率者。

而且，此比率低於0.8以下，則會有霍爾遷移率及電場效果遷移率降低之虞。

此外，本發明相關的半導體薄膜的製造方法，為當製造如上述的半導體薄膜，在氣體環境中的水H₂ O的分壓成為10^－ ³ Pa以下的條件，使含有氧化鋅與氧化銦之非晶質膜進行成膜之方法。

藉由如此的方法，可避免會有霍爾遷移率降低之虞等不適合的狀況。

此外，本發明相關的半導體薄膜的製造方法，為包括將以基板溫度200℃以下經物理成膜的該非晶質膜進行氧化處理之步驟之方法較佳，基板溫度高於200℃，則即使氧化處理，載子濃度亦未下降，使用樹脂製基板時會有引起變形及尺寸變化之虞。

此外，使在上述範圍成膜的半導體薄膜進行氧氣存在下的熱處理及臭氧處理等的氧化處理，因為使載子密度穩定化而較佳。

熱處理時，熱處理時的膜面的溫度，比成膜時的基板溫度高100~270℃較佳，此溫度差小於100℃，則無熱處理效果，高於270℃則基板變形，會有半導體薄膜界面變質而半導體特性降低之虞。為了有效的避免如此不適合的情況，熱處理時的膜面的溫度比成膜時的基板溫度高130~240℃較佳，高160~210℃特別佳。

此外，本發明相關的薄膜電晶體，可為具有如上述的半導體薄膜之構成，該半導體薄膜可為設置在樹脂基板上的構成。

此外，本發明相關的主動矩陣驅動顯示面板，可為具有如上述的薄膜電晶體之構成。

如上述，依據本發明，可提供以廣範圍的溫度形成於玻璃基板與樹脂基板等上，同時構成對於可見光穩定而不易引起錯誤操作、漏電小之優異的電場效果型電晶體之半導體薄膜；此外，可提供本發明的半導體薄膜因為可以較低溫形成，故形成於樹脂基板上，具有彎曲性的薄膜電晶體。

[實施發明的最佳形態]

以下，說明關於本發明較佳實施形態。

再者，圖1係表示本發明相關的薄膜電晶體的實施形態的概略之說明圖。

圖示之例子中，作為電場效果型電晶體的薄膜電晶體1，在基板60上間隔形成源電極10及汲電極20，同時形成與源電極10與汲電極20的各自的至少一部份相連接之透明半導體薄膜40，而且，在透明半導體薄膜40上，依序形成閘絕緣膜50、閘電極30而成的頂閘(top gate)型的薄膜電晶體1的構成。

本實施形態中，基板60，除了玻璃基板之外，可使用由聚對苯二甲酸乙二醇酯(PET)、聚碳酸酯(PC)等所成的樹脂製基板。

此外，對於形成閘電極30、源電極20、汲電極10的各電極之材料並沒有特別的限制，在不會喪失本實施形態的效果的範圍內，可任意選擇一般所使用者，例如可使用ITO、IZO、ZnO、SnO₂ 等之透明電極，或Al、Ag、Cr、Ni、Mo、Au、Ti、Ta等的金屬電極，或含有此等之合金的金屬電極。

閘電極30、源電極20、汲電極10的各電極，可為層合不同的二層以上的導電層之多層構造，在圖示的例子中，各電極30、20、10，係各自由第一導電層31、21、11與第二導電層32、22、12所構成。

此外，對於形成閘絕緣膜50之材料亦沒有特別的限制，在不喪失本實施形態的發明的效果的範圍，可任意選擇一般所使用者。可使用例如SiO₂ 、SiNx、Al₂ O₃ 、Ta₂ O₅ 、TiO₂ 、MgO、ZrO₂ 、CeO₂ 、K₂ O、Li₂ O、Na₂ O、Rb₂ O、Sc₂ O₃ 、Y₂ O₃ 、Hf₂ O₃ 、CaHfO₃ 等的氧化物，此等又以使用SiO₂ 、SiNx、Al₂ O₃ 、Y₂ O₃ 、Hf₂ O₃ 、CaHfO₂ 較佳，更佳為SiO₂ 、SiNx、Y₂ O₃ 、Hf₂ O₃ 、CaHfO₃ ，特別佳為SiO₂ 、SiNx。

如此的閘絕緣膜50，可為層合不同2層以上的絕緣膜之構造，此外，閘絕緣膜50可為結晶質或非晶質，較佳為工業上易製造之非晶質。

本實施形態中，透明半導體薄膜40，由含有氧化鋅及氧化銦之非晶質所成，使形成為用霍爾測量所得到的載子密度為10^＋ ¹ ⁷ cm^－ ³ 以下，霍爾遷移率為2cm² /Vs以上，導電帶與價電帶之能帶間隙為2.4eV以上。

如此的含有氧化鋅及氧化銦之非晶質膜，因為在廣範圍的溫度易製作，同時藉由使其為非晶質膜，在大面積中易表現出均勻的物性，故特別適合用於顯示面板等用途，例如可適用於主動矩陣驅動顯示面板。

再者，非晶質膜可藉由在X線繞射中未出現明確的波峰而確認。

此處，載子密度大於10^＋ ¹ ⁷ cm^－ ³ ，則構成薄膜電晶體1等之元件時，因為易發生漏電，同時變成常開型，on－off比變小，故會有無法發揮優良的電晶體性能之虞。為了避免如此不適合的狀況，使載子密度為10^＋ ¹ ⁶ cm^－ ³ 以下較佳，更佳為10^＋ ¹ ⁵ cm^－ ³ 以下，特別佳為10^＋ ¹ ⁴ cm^－ ³ 以下。

此外霍爾遷移率小於2cm² /Vs，則薄膜電晶體1的電場效果遷移率變小，作為驅動顯示元件之開關元件使用時，與非晶矽同樣，開關速度慢，會有無法跟上高速的動畫的顯示之虞。為了避免如此不適合的狀況，使霍爾遷移率為5cm² /Vs以上為佳，較佳為8cm² /Vs以上，更佳為11cm² /Vs以上，特別佳為14cm² /Vs以上。

像這樣，藉由使透明半導體薄膜40形成為載子密度為10^＋ ¹ ⁷ cm^－ ³ 以下，霍爾遷移率為2cm² /Vs以上，可得到電場效果遷移率高，同時on－off比亦高，顯示出常關型，而且，夾止(pinch off)清楚，可取代先前技術之使用非晶矽的電場效果型電晶體之可大面積化、新型優異的電場效果型電晶體。

此外能帶間隙小於2.4eV，則照射可見光時，價電帶的電子被激發而顯示出導電性，會有易發生漏電之虞。為了避免如此的不適合狀況，能帶間隙2.6eV以上為佳，較佳為2.8eV以上，更佳為3.0eV以上，特別佳為3.2eV以上。

此外，透明半導體薄膜40的比電阻，一般為10^－ ¹ ~10^＋ ⁸ Ω cm，10^－ ¹ ~10^＋ ⁸ Ω cm為佳，10⁰ ~10^＋ ⁶ Ω cm較佳，10^＋ ¹ ~10^＋ ⁴ Ω cm更佳，10^＋ ² ~10^＋ ³ Ω cm特別佳。

而且，藉由使透明半導體薄膜40中含有氧化銦，實現高的霍爾遷移率，同時藉由抑制成膜時的氣體環境中的氧分壓、或氣體環境中的水H₂ O、或氫H₂ 的含量，可控制霍爾遷移率。

與氧化銦同時含有氧化鋅之效果，推測其為結晶化時，藉由取代正三價的銦位置而使其產生載子捕獲，為了不使霍爾遷移率降太低而降低載子密度。

而且，藉由相對於正三價元素之銦使其含有正二價元素之鋅，減少載子濃度，同時如後述藉由成膜後施以氧化處理，可在不使霍爾遷移率降低下控制載子濃度。

此外，可使半導體薄膜50中所含有的銦[In]與鋅[Zn]的原子比為Zn/(Zn＋In)＝0.10~0.82。

原子比[Zn/(Zn＋In)]小於0.10，鋅的含有率少，則會有易結晶化，不選定適當的製造條件，則會有大面積上無法得到均勻的非晶質的膜之虞。

另一方面，原子比[X/(X＋In)]大於0.82，鋅的含有過多，則會有耐藥品性降低，生成氧化鋅的結晶後膜質變得不均勻之虞。

本實施形態中，為了避免如上述不適合的情況，原子比[X/(X＋In)]為0.51~0.80為佳，更佳為0.55~0.80，0.6~0.75特別佳。

此外，透明半導體薄膜40，係波長550nm的穿透率為75%以上為佳，波長550nm的穿透率小於75%，則半導體薄膜露出至畫素電極部時會有使穿透率降低、使亮度降低、色調變化之虞，為了有效的避免如此不適合的狀況，波長550nm的穿透率為80%以上為佳，85%以上特別佳。

透明半導體薄膜40，功函數為3.5~6.5eV較佳，功函數小於3.5eV，則會有在與閘絕緣膜界面發生電價的注入等而發生漏電等之電晶體特性降低之虞，另一方面，功函數大於6.5eV，則會有在與閘絕緣膜界面發生能量障壁、pinch－off(夾止)特性惡化等之電晶體特性降低之虞。為了有效的避免如此的不適合狀況，功函數為3.8~6.2eV為佳，4.0~6.0eV較佳，4.3~5.7eV更佳，4.5~5.5eV特別佳。

此外，透明半導體薄膜40，為非退化半導體薄膜較佳，若為退化半導體，則會有無法使載子濃度穩定定期的控制在低濃度之虞。

此處，非退化半導體薄膜，可謂為載子濃度隨著溫度變化之半導體薄膜，相對於此，退化半導體薄膜，可謂為載子濃度不隨著溫度變化而顯示出一定值之半導體薄膜，此載子濃度與溫度的依賴性，可由霍爾測量計算得到。

此外，透明半導體薄膜40，非晶質膜中分散奈米晶體較佳，非晶質膜中分散奈米晶體，則會有霍爾遷移率提高、電場效果遷移率變高、電晶體特性提高之情況而較佳。奈米晶體的存在可藉由TEM觀察而確認。

此處，透明半導體薄膜40，係在無損於本發明的效果的範圍內，可含有氧化銦、氧化鋅以外的第三金屬元素及其化合物。

惟，此時該銦[In]與第三金屬元素[M]的原子比[M/(M＋In)]為0~0.5較佳，原子比[M/(M＋In)]超過0.5，則會有霍爾遷移率降低之虞，推論此仍因為主元素間的鍵結數減少，而使滲濾傳導變困難。

為了避免如此的不適合狀況，原子比[M/(M＋In)]為0~0.3為佳。

此外，透明半導體薄膜40，藉由X線散射測量所得到的徑向分佈函數(RDF)中，原子間距離為0.3~0.36nm之間的RDF的最大值定為A，原子間距離為0.36~0.42nm之間的RDF的最大值定為B時，符合A/B>0.8的關係較佳。

推論此比率A/B係銦－氧－銦的鍵結形態表示成為邊共有與頂點共有者的比率，或表示短距離秩序的維持比率者。此比率(A/B)為0.8以下，則會有霍爾遷移率及電場效果遷移率降低之虞。

為了避免如此的不適合的狀況，比率(A/B)符合A/B>0.9較佳，更佳為A/B>1.0，符合A/B>1.1最佳，推論比率(A/B)大係短距離的銦－銦保持在短距離秩序，因此，期待電子的遷移路徑被確保，霍爾遷移率及電場效果遷移率提高。

本實施形態中，形成透明半導體薄膜40之成膜方法，除了噴霧法、浸漬法、CVD法等之化學的成膜法之外，亦可利用物理的成膜方法，由載子密度的控制、或膜質的提高容易之觀點而言，物理的成膜方法較佳。

物理的成膜方法，可列舉例如濺鍍法、真空蒸鍍法、離子被覆法、脈衝雷射蒸鍍製程技術法等，但以工業上量產性高之濺鍍法為佳。

濺鍍法可列舉例如DC濺鍍法、RF濺鍍法、AC濺鍍法、ECR濺鍍法、對向標靶濺鍍法等，此等中又以工業上量產性高，此外比RF濺鍍法更能降低載子濃度之DC濺鍍法及AC濺鍍法較佳。此外，抑制因為成膜所產生的界面劣化，抑制漏電，提高on－off比等的透明半導電膜40的特性，以易控制膜質之ECR濺鍍法、或對向標靶濺鍍法較佳。

使用濺鍍法時，可使用含有氧化銦及氧化鋅的燒結標靶，亦可使用含有氧銦之燒結標靶與含有氧化鋅之燒結標靶進行共濺鍍，此外，由銦及鋅所成的金屬標靶或使用合金標靶，一邊導入氧氣等氣體，一邊進行反應性濺鍍亦可。

由重複性、在大面積的均勻性而言，含有氧化銦與正二價元素的氧化物之燒結標靶較佳。

使用濺鍍法時，使氣體環境中所含有的水H₂ O分壓成為10^－ ³ Pa以下，水H₂ O分壓大於10^－ ³ Pa，則會有霍爾遷移率降低之虞，推測此仍因為氫與方錳鐵礦構造的銦或氧鍵結後使氧－銦鍵結的邊共有部份成為頂點共有化。為了有效避免如此不適合的狀況，H₂ O分壓較佳為8×10^－ ⁴ Pa以下，更佳為6×10^－ ⁴ Pa以下，再更佳為4×10^－ ⁴ Pa以下，2×10^－ ⁴ Pa以下為特別佳。

此外，氣體環境中的氫H₂ 分壓，一般為10^－ ² Pa以下，5×10^－ ³ Pa以下為佳，10^－ ³ Pa以下更佳，5×10^－ ⁴ Pa以下又更佳，2×10^－ ⁴ Pa以下特別佳。氣體環境的氣體中存在H₂ ，則會有不只是載子濃度增加，亦會有霍爾遷移率降低之虞。

此外，氣體環境中的氧O₂ 分壓，一般為40×10^－ ³ Pa以下，氣體環境的氣體中的氧分壓大於40×10^－ ³ Pa，則會有霍爾遷移率降低、霍爾遷移率及載子濃度變得不穩定之虞，推測此仍因為成膜時氣體環境的氣體中的氧過多，則結晶格子間進入的氧過多而成為散射的原因，容易自膜中脫離而不穩定。

為了有效的避免如此的不適合狀況，氣體環境的氣體中的氧分壓較佳為15×10^－ ³ Pa以下，更佳為7×10^－ ³ Pa以下，1×10^－ ³ Pa以下特別佳。

此外，到逹真空度一般為10^－ ⁵ Pa以下，到逹真空度大於10^－ ⁵ Pa，則會有H₂ O分壓變高，無法使水H₂ O分壓逹到10^－ ³ Pa以下之虞，為了有效的避免如此的不適合狀況，到逹壓力較佳為5×10^－ ⁶ Pa以下，10^－ ⁶ Pa以下特別佳。

再者，以濺鍍法使大面積成膜時，為了使其具有膜質的均一性，較佳為採用使固定基板的夾子旋轉，使磁轉運轉擴大侵蝕範圍等之方法。

如此的成膜步驟中，一般藉由以基板溫度200℃以下進行物理成膜，成膜步驟結束後，對於含有氧化銦與氧化鋅之薄膜施以氧化處理，可控制透明半導體薄膜40中的載子濃度。

此處，若成膜時基板溫度高於200℃，則會有即使氧化處理載子濃度亦不會降低，使用樹脂製基板時，會有引起變形及尺寸改變之虞。為了有效的避免如此不適合的狀況，基板溫度180℃以下為佳，較佳為150℃以下，更佳為120℃以下，90℃以下特別佳。

如此的成膜步驟結束後，本實施形態，可對於含有氧化銦與氧化鋅之薄膜，藉由施以氧化處理，而控制透明半導體薄膜40中的載子濃度。

再者，亦有成膜時藉由控制氧等氣體成份的濃度而控制載子濃度，惟如此之方法會有降低霍爾遷移率之虞，推測此仍因為為了控制載子而導入的氣體成份，進入膜中而成為散射的原因。

此外，氧化處理係在氧存在下，一般以80~650℃、0.5~12000分鐘的條件進行熱處理。

熱處理的溫度低於80℃，則會有未出現處理效果、花費過多的時間之虞，高於650℃則會有基板變形之虞。為了有效的避免如此不適合的狀況，處理溫度較佳為120~500℃，更佳為150~450℃，再更佳為較佳為180~350℃，200~300℃特別佳。

此外，熱處理的時間比0.5分鐘短，則會有要傳熱至內部的時間不足而使處理不充分之虞，比12000分鐘長，則會有處理裝置過大而無法於工業上使用、處理中基板破損或變形之虞。為了有效的避免如此不適合的狀況，處理時間較佳為1~600分鐘，更佳為5~360分鐘，再更佳為較佳為15~240分鐘，30~120分鐘特別佳。

此外，氧化處理係可在氧存在，藉由燈退火裝置(LA；Lamp Annealer)、急速熱退火裝置(RTA；Rapid Thermal Annealer)、或雷射退火裝置進行熱處理，氧化處理亦適合使用臭氧處理。

實施例

以下，列舉具體的實施例，更詳細說明本發明。

[實施例1]

(1)濺鍍靶的製造、及評估1.標靶的製造混合作為原料之平均粒徑為3.4 μ m的氧化銦、與平均粒徑為0.6 μ m的氧化鋅，使原子比為[In/(In＋Zn)成為0.28、原子比為Zn/(In＋Zn)成為0.72，將其供給至濕式球磨機，72小時混合粉碎後得到原料微粉末。

將所得到的原料微粉末進行造粒後，加壓成形為直徑10cm、厚度5mm的大小，將其置入燒成爐內，在氧氣加壓下，以1,400℃、48小時的條件燒成後得到燒結體(標靶)，此時，昇溫速度為3℃/分鐘。

2.標靶的評估對所得到的標靶，測量密度、容積電阻值，結果為理論相對密度為99%，使用四探針法所測量的容積電阻值為0.8m Ω。

(2)透明半導體薄膜的成膜將上述(1)所得到的濺鍍靶，裝置於DC濺鍍法之一的DC磁控管濺鍍法的成膜裝置，於玻璃基板(可尼克1737)上使透明導電膜進行成膜。

此處的濺鍍條件，係基板溫度：25℃、到逹壓力：1×10^－ ³ Pa、氣體環境的氣體：Ar100%、濺鍍壓力(全壓)：4×10^－ ¹ Pa、投入電力100W、成膜時間20分鐘。

結果得到在玻璃基板上形成了膜厚約100nm的透明導電性氧化物之透明導電玻璃。

再者，將所得到的膜組成用ICP法分析，原子比[In/(In＋Zn)為0.28、原子比為Zn/(In＋Zn)為0.72。

(3)透明半導體薄膜的氧化處理將上述(2)所得到的透明半導體薄膜，以大氣中(氧存在下)150℃，加熱(大氣下熱處理)100小時，進行氧化處理。

(4)透明半導體薄膜的物性的評估藉由霍爾測量裝置測量上述(3)所得到的透明半導體薄膜的載子濃度、及霍爾移動度，載子濃度為2×10¹ ⁵ cm^－ ³ 、霍爾遷移率為16cm² /Vs。此外，由四端子法所測量的比電阻值為200 Ω cm。

再者，藉由X線繞射確認其為非晶質膜。

霍爾測量裝置、及其測量條件如下述。

[霍爾測量裝置]

東陽公司製：Resi Test8310

[測量條件]

室溫(25℃)、0.5[T]、AC磁場霍爾測量

而且，關於此透明導電性氧化物的透明性，係分光光度計所測量的波長550nm的光線的光線穿透率為85%，而透明性亦優異者，此外，能帶間隙為夠大的3.3eV。

[實施例2~7、比較例1~4]

原料的組成比、成膜條件、氧化處理條件如表1進行調整以外，其餘與實施例1同樣的製作及評估。

此外，關於實施例、及比較例的半導體薄膜，如下述作法製造薄膜電晶體，進行評估。

[頂閘型透明薄膜電晶體]

PET基板上，使用除了成膜時間以外，使用與上述實施例1~7、比較例1~4同樣條件製成的30nm的透明半導體薄膜，如圖1所表示的構成，構成通道長度L＝10 μ m、通道寬度W＝150 μ m的頂閘型的薄膜電晶體。

此時，介電率高的氧化銦層合為厚度170nm後，作為閘絕緣膜使用，此外，使用厚度150nm的IZO作為閘電極、源電極、汲電極的各電極。

將所得到的薄膜電晶體，依下述基準評估，將結果與on－off一併列示於表1。

[評估基準]

佳：即使重覆10次以上操作，I－V特性的滯後現象小。

稍佳：重覆10次以上操作，I－V特性發生大的滯後現象。

不佳：重覆未逹10次操作，I－V特性發生大的滯後現象。

以上，列示較佳的實施形態說本發明，惟當然本發明並非僅拘限於述實施形態者，且在本發明的範圍內可有各種的變更實施。

例如上述的實施形態中雖列舉薄膜電晶體，但本發明的半導體薄膜可適用於各種電場效果型電晶體。

[產業上的可利用性]

本發明中之半導體薄膜，可作為薄膜電晶體等的電場效果型電晶體所使用的半導體薄膜被廣泛利用。

1‧‧‧薄膜電晶體

10‧‧‧源電極

20‧‧‧汲電極

30‧‧‧閘電極

40‧‧‧透明半導體薄膜

50‧‧‧閘絕緣膜

60‧‧‧基板

[圖1]係表示本發明相關的薄膜電晶體的實施形態的概略之說明圖。

1．．．薄膜電晶體

10．．．汲電極

20．．．源電極

30．．．閘電極

40．．．透明半導體薄膜

50．．．閘絕緣膜

60．．．基板

Claims

一種半導體薄膜，其為由含有氧化鋅與氧化銦之非晶質膜所成的半導體薄膜，其特徵係載子密度為10⁺¹⁷ cm^-3 以下，霍爾遷移率為2cm² /V．sec以上，能帶間隙為2.4eV以上，且藉由X線散射測量所得到的徑向分佈函數(RDF)中，原子間距離為0.3~0.36nm之間的RDF的最大值定為A，原子間距離為0.36~0.42nm之間的RDF的最大值定為B時，符合A/B>0.8的關係。
如申請專利範圍第1項之半導體薄膜，其中該非晶質膜中的鋅[Zn]與銦[In]的原子比為Zn/(Zn+In)=0.10~0.82。
如申請專利範圍第1項之半導體薄膜，其中該非晶質膜中的鋅Zn與銦In的原子比為Zn/(Zn+In)=0.51~0.80。
如申請專利範圍第1~3項中任一項之半導體薄膜，其中波長550nm的穿透率為75%以上。
如申請專利範圍第1~3項中任一項之半導體薄膜，其係功函數為3.5~6.5eV的非退化半導體薄膜。
如申請專利範圍第1~3項中任一項之半導體薄膜，其中非晶質膜中分散奈米晶體。
如申請專利範圍第1~3項中任一項之半導體薄膜，其係含有第三金屬元素[M]，該第三金屬元素[M]與銦[In]的原子比[M/(M+In)]為0~0.5。
如申請專利範圍第1~3項中任一項之半導體薄膜，其係含有第三金屬元素[M]，該第三金屬元素[M]與銦[In]的原子比[M/(M+In)]為0~0.3。
一種半導體薄膜的製造方法，其特徵係製造如申請專利範圍第1~3項中任一項之半導體薄膜時，以氣體環境中的水H₂ O的分壓成為10^-3 Pa以下的條件，使含有氧化鋅與氧化銦之非晶質膜進行成膜。
如申請專利範圍第9項之半導體薄膜的製造方法，其係包括將以基板溫度200℃以下經物理成膜的該非晶質膜進行氧化處理之步驟。
一種薄膜電晶體，其特徵係具有半導體薄膜，該半導體薄膜係由含有氧化鋅與氧化銦之非晶質膜所成的半導體薄膜，其載子密度為10⁺¹⁷ cm^-3 以下，霍爾遷移率為2cm² /V．sec以上，能帶間隙為2.4eV以上之半導體薄膜，且藉由X線散射測量所得到的徑向分佈函數(RDF)中，原子間距離為0.3~0.36nm之間的RDF的最大值定為A，原子間距離為0.36~0.42nm之間的RDF的最大值定為B時，符合A/B>0.8的關係。
如申請專利範圍第11項之薄膜電晶體，其中該半導體薄膜被配置於樹脂基板上。
一種主動矩陣驅動顯示面板，其特徵係具有申請專利範圍第11或12項之薄膜電晶體。