TWI608523B

TWI608523B - Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device

Info

Publication number: TWI608523B
Application number: TW102141276A
Authority: TW
Inventors: 山崎舜平
Original assignee: 半導體能源研究所股份有限公司
Priority date: 2013-07-19
Filing date: 2013-11-13
Publication date: 2017-12-11
Also published as: JP2015038980A; US9583632B2; KR20150010572A; JP6460591B2; KR102274659B1; US20150021593A1; TW201505073A

Description

氧化物半導體膜、氧化物半導體膜的製作方法及半導體裝置

本發明係關於一種物體、方法或製作方法。或者，本發明係關於一種程式(process)、機器(machine)、產品(manufacture)或者組成物(composition of matter)。尤其是，本發明係關於例如半導體膜、半導體裝置、顯示裝置、液晶顯示裝置、發光裝置、上述裝置的驅動方法或上述裝置的產生方法。

注意，在本說明書中半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置，因此電光裝置、顯示裝置、記憶體裝置、半導體電路以及電子裝置等有時包括在半導體裝置中，有時包括半導體裝置。

使用形成在具有絕緣表面的基板上的半導體膜構成電晶體的技術受到關注。該電晶體被廣泛地應用於如積體電路或顯示裝置等的半導體裝置。作為可用於電晶體的半導體膜，已知矽膜。

關於用於電晶體的半導體膜的矽膜，根據用途分別使用非晶矽膜或多晶矽膜。例如，當用於構成大型顯示裝置的電晶體時，較佳為使用已有在大面積基板上進行成膜的技術的非晶矽膜。另一方面，當用於構成一起形成有驅動電路的高功能的顯示裝置的電晶體時，較佳為使用能夠製作具有高場效移動率的電晶體的多晶矽膜。作為形成多晶矽膜的方法，已知藉由對非晶矽膜進行高溫下的加熱處理或進行雷射處理形成的方法。

近年來氧化物半導體膜受到關注。例如，公開了一種使用非晶In-Ga-Zn氧化物膜的電晶體(參照專利文獻1)。氧化物半導體膜可以利用濺射法等形成，所以可以用於構成大型的顯示裝置的電晶體的半導體膜。另外，使用氧化物半導體膜的電晶體具有高場效移動率，因而可以實現一起形成有驅動電路的高功能的顯示裝置。另外，因為可以改良使用非晶矽膜的電晶體的生產裝置的一部分而利用，所以在可以抑制設備投資的方面上也優勢。

1985年，報告了單晶In-Ga-Zn氧化物的合成(參照非專利文獻1)。此外，報告了In-Ga-Zn氧化物具有同系結構並被記為InGaO₃(ZnO)_m(m是自然數)的組成式(參照非專利文獻2)。

此外，報告了具有與使用非晶In-Ga-Zn氧化物膜的電晶體相比較優良的電特性及可靠性的使用結晶In-Ga-Zn氧化物膜的電晶體(參照非專利文獻3)。在此，報告了不能明確地確認具有CAAC(C-Axis Aligned Crystal)的In-Ga-Zn氧化物膜的晶界。

[專利文獻1]日本專利申請公開第2006-165528號公報

[非專利文獻1]N. Kimizuka, and T. Mohri: J.Solid State Chem. 60 (1985) 382.

[非專利文獻2]N. Kimizuka, M. Isobe, and M. Nakamura: J. Solid State Chem. 116 (1995) 170.

[非專利文獻3]S. Yamazaki, J. Koyama, Y. Yamamoto, and K. Okamoto: SID 2012 DIGEST 183.

本發明的一個方式的目的之一是提供一種結晶氧化物半導體膜。或者，本發明的一個方式的目的之一是提供一種結晶氧化物半導體膜的製作方法。

本發明的一個方式的目的之一是提供一種能夠形成上述氧化物半導體膜的濺射靶材。

本發明的一個方式的目的之一是提供一種上述濺射靶材的使用方法。

本發明的一個方式的目的之一是提供一種使用氧化物半導體膜且具有穩定的電特性的電晶體。

本發明的一個方式的目的之一是提供一種包括上述電晶體且可靠性高的半導體裝置。

本發明的一個方式的目的之一是提供一種關態電流(off-state current)低的半導體裝置。或者，本發明的一個方式的目的之一是提供一種耗電量低的半導體裝置。或者，本發明的一個方式的目的之一是提供一種新穎的半導體裝置。

注意，這些目的的記載不妨礙其他目的的存在。此外，本發明的一個方式並不需要實現所有上述目的。另外，從說明書、圖式、申請專利範圍等的記載得知並可以抽出上述以外的目的。

本發明的一個方式是一種基板上的氧化物半導體膜，其中，氧化物半導體膜包括多個平板狀的粒子，多個該平板狀的粒子具有使用包含鎵原子、鋅原子及氧原子的層夾住包含銦原子及氧原子的層的上下的結構，多個平板狀的粒子以不規則的方向配置，並且，在使用穿透式電子顯微鏡時觀察不到晶界。

較佳的是，平板狀的粒子的厚度為0.5nm以上且0.9nm以下，並且平面的圓當量直徑為1nm以上且3nm以下。此外，平板狀的粒子具有原子排列的秩序性。

或者，本發明的一個方式是一種氧化物半導體膜的製作方法，包括如下步驟：藉由使離子碰撞到包含結晶In-Ga-Zn氧化物的靶材，使多個平板狀的粒子從該包含結晶In-Ga-Zn氧化物的靶材剝離，多個該平板狀的粒子具有使用包含鎵原子、鋅原子及氧原子的層夾住包含銦原子及氧原子的層的上下的結構；以及將平板狀的粒子不規則地沉積在表面溫度為15℃以上且35℃以下的基板上。

較佳的是，包含在靶材中的結晶In-Ga-Zn氧化物的組成式為InGaZnO₄。

或者，本發明的一個方式是一種電晶體，包括：閘極電極；接觸於閘極電極的閘極絕緣膜；以及隔著閘極絕緣膜與閘極電極相對的上述氧化物半導體膜中的任一個氧化物半導體膜。或者，本發明的一個方式是一種包括該電晶體的半導體裝置。

本發明的一個方式可以提供一種結晶氧化物半導體膜。

本發明的一個方式可以提供一種能夠形成上述氧化物半導體膜的濺射靶材。

本發明的一個方式可以提供一種使用氧化物半導體膜且具有穩定的電特性的電晶體。

本發明的一個方式可以提供一種包括上述電晶體且可靠性高的半導體裝置。

本發明的一個方式可以提供一種關態電流低的半導體裝置。或者，本發明的一個方式可以提供一種耗電量低的半導體裝置。或者，本發明的一個方式可以提供一種新穎的半導體裝置。

100‧‧‧顆粒

103‧‧‧nc-OS膜

120‧‧‧離子

130‧‧‧區域

150‧‧‧基板

160‧‧‧底板

170a‧‧‧磁鐵

170b‧‧‧磁鐵

170c‧‧‧磁鐵

180‧‧‧靶材

185‧‧‧劈開面

190‧‧‧磁力線

200‧‧‧基板

202‧‧‧基底絕緣膜

204‧‧‧閘極電極

206‧‧‧氧化物半導體膜

212‧‧‧閘極絕緣膜

216a‧‧‧源極電極

216b‧‧‧汲極電極

218‧‧‧保護絕緣膜

226a‧‧‧佈線

226b‧‧‧佈線

300‧‧‧基板

304‧‧‧閘極電極

306‧‧‧氧化物半導體膜

312‧‧‧閘極絕緣膜

316a‧‧‧源極電極

316b‧‧‧汲極電極

318‧‧‧保護絕緣膜

326a‧‧‧佈線

326b‧‧‧佈線

500‧‧‧記憶單元

511‧‧‧電晶體

512‧‧‧電晶體

513‧‧‧電晶體

514‧‧‧電容元件

600‧‧‧記憶體裝置

602‧‧‧記憶元件部

604‧‧‧驅動電路

606‧‧‧驅動電路

608‧‧‧記憶元件

610‧‧‧記憶體電路

612‧‧‧記憶體電路

614‧‧‧電晶體

616‧‧‧電晶體

618‧‧‧電晶體

620‧‧‧電晶體

622‧‧‧電晶體

624‧‧‧電晶體

626‧‧‧電晶體

628‧‧‧電晶體

630‧‧‧端子

632‧‧‧端子

634‧‧‧端子

636‧‧‧端子

638‧‧‧端子

640‧‧‧資料保持部

642‧‧‧資料保持部

644‧‧‧資料保持部

646‧‧‧資料保持部

648‧‧‧電容元件

650‧‧‧電容元件

701‧‧‧像素部

702‧‧‧電晶體

703‧‧‧像素

704‧‧‧掃描線驅動電路

705‧‧‧電容元件

705a‧‧‧電容元件

706‧‧‧信號線驅動電路

707‧‧‧掃描線

709‧‧‧信號線

715‧‧‧電容線

721‧‧‧液晶元件

731‧‧‧發光元件

733‧‧‧電晶體

735‧‧‧電晶體

737‧‧‧佈線

739‧‧‧佈線

741‧‧‧佈線

811‧‧‧基板

813‧‧‧閘極電極

815‧‧‧閘極絕緣膜

815a‧‧‧氮化物絕緣膜

815b‧‧‧氧化物絕緣膜

817‧‧‧氧化物半導體膜

817a‧‧‧氧化物半導體膜

817b‧‧‧導電膜

819‧‧‧電極

820‧‧‧電極

883‧‧‧氧化物絕緣膜

885‧‧‧氧化物絕緣膜

887‧‧‧氮化物絕緣膜

891‧‧‧閘極電極

892‧‧‧電極

893‧‧‧開口部

894‧‧‧開口部

1141‧‧‧切換元件

1142‧‧‧記憶單元

1143‧‧‧記憶單元群

1189‧‧‧ROM介面

1190‧‧‧基板

1191‧‧‧ALU

1192‧‧‧ALU控制器

1193‧‧‧指令解碼器

1194‧‧‧中斷控制器

1195‧‧‧時序控制器

1196‧‧‧暫存器

1197‧‧‧暫存器控制器

1198‧‧‧匯流排介面

1199‧‧‧ROM

8000‧‧‧電視機

8001‧‧‧外殼

8002‧‧‧顯示部

8003‧‧‧揚聲器部

8100‧‧‧警報裝置

8101‧‧‧微型電腦

8200‧‧‧室內機

8201‧‧‧外殼

8202‧‧‧送風口

8203‧‧‧CPU

8204‧‧‧室外機

8300‧‧‧電冷藏冷凍箱

8301‧‧‧外殼

8302‧‧‧冷藏室門

8303‧‧‧冷凍室門

8304‧‧‧CPU

9700‧‧‧電動汽車

9701‧‧‧二次電池

9702‧‧‧控制電路

9703‧‧‧驅動裝置

9704‧‧‧處理裝置

在圖式中：圖1A至圖1D是示出顆粒的圖；圖2是示出根據本發明的一個方式的氧化物半導體膜的成膜方法的模型圖；圖3是根據本發明的一個方式的靶材的剖面HAADF-STEM影像；圖4A和圖4B是說明InGaZnO₄的結晶的圖；圖5A和圖5B是示出非晶相似OS膜及nc-OS膜的CPM測量結果的圖；圖6是示出CAAC-OS膜的CPM測量結果的圖；圖7A至圖7C是nc-OS膜的高解析度平面TEM影像、高解析度平面TEM影像的傅立葉轉換影像以及高解析度平面TEM影像的傅立葉逆變換影像；圖8是nc-OS膜的奈米束電子繞射圖案；圖9是石英基板的奈米束電子繞射圖案；圖10是減薄了幾nm的nc-OS膜的奈米束電子繞射圖案；圖11A至圖11C是示出根據本發明的一個方式的電晶體的一個例子的俯視圖及剖面圖；圖12A至圖12C是示出根據本發明的一個方式的電晶體的一部分的剖面圖；圖13A至圖13C是示出根據本發明的一個方式的電晶體的一個例子的俯視圖及剖面圖；圖14A至圖14C是示出根據本發明的一個方式的顯示裝置的一個例子的方塊圖及電路圖；圖15A至圖15C是示出根據本發明的一個方式的顯示裝置的一個例子的俯視圖及剖面圖；圖16A和圖16B是示出根據本發明的一個方式的半導體記憶體裝置的一個例子的電路圖及時序圖；圖17A和圖17B是示出根據本發明的一個方式的半導體記憶體裝置的一個例子的方塊圖及電路圖；圖18A至圖18C是示出根據本發明的一個方式的CPU的一個例子的方塊圖；圖19A至圖19C是示出根據本發明的一個方式的半導體裝置的設置例子的圖。

參照圖式對本發明的實施方式進行詳細說明。但是，本發明不侷限於以下說明，所屬技術領域的普通技術人員可以很容易地理解一個事實，就是本發明的方式和詳細內容可以被變換為各種各樣的形式。此外，本發明不應該被解釋為僅限定在以下所示的實施方式所記載的內容中。注意，當利用圖式說明發明結構時，表示相同目標的元件符號在不同的圖式中共同使用。另外，有時使用相同的陰影圖案表示相同的部分，而不特別附加標記。

注意，在圖式中，大小、膜(層)的厚度或區域有時為了明確起見而被誇大。

注意，“電壓”大多是指某個電位與標準電位(例如，接地電位(GND)或源電位)之間的電位差。由此，可以將電壓換稱為電位。

注意，為方便起見，附加了第一、第二等序數詞，而其並不表示製程順序或疊層順序。此外，本說明書中的序數不表示用來特定發明的事項的固有名稱。

注意，即使記載為“半導體”時，例如，當導電性充分低時，也有時具有作為“絕緣體”的特性。此外，有時“半導體”與“絕緣體”之間的界限模糊，不能嚴格地區別“半導體”與“絕緣體”。因此，有時可以將在本說明書中記載的“半導體”換稱為“絕緣體”。同樣地，有時可以將在本說明書中記載的“絕緣體”換稱為“半導體”。

注意，即使記載為“半導體”時，例如，當導電性充分高時，也有時具有作為“導電體”的特性。此外，有時“半導體”與“導電體”之間的界限模糊，不能嚴格地區別“半導體”與“導電體”。因此，有時可以將在本說明書中記載的“半導體”換稱為“導電體”。同樣地，有時可以將在本說明書中記載的“導電體”換稱為“半導體”。

此外，半導體層的雜質例如是指構成半導體層的主要成分以外的元素。例如，濃度小於0.1atomic%的元素是雜質。由於半導體層包含雜質，而例如有時導致半導體層中的DOS(Density of State：態密度)的形成、載子移動率的降低或結晶性的降低等。當半導體層是氧化物半導體層時，作為改變半導體層的特性的雜質，例如有第1 族元素、第2族元素、第14族元素、第15族元素、主要成分以外的過渡金屬等。尤其是，例如有氫(也包含水)、鋰、鈉、矽、硼、磷、碳、氮等。當採用氧化物半導體時，例如由於氫等雜質混入，而有可能形成氧缺陷。當半導體層是矽層時，作為改變半導體層的特性的雜質，例如有氧、除了氫以外的第1族元素、第2族元素、第13族元素、第15族元素等。

在本說明書中，“平行”是指在-10°以上且10°以下的角度的範圍中配置兩條直線的狀態。因此也包括該角度為-5°以上且5°以下的狀態。另外，“垂直”是指在80°以上且100°以下的角度的範圍中配置兩條直線的狀態。因此也包括該角度為85°以上且95°以下的狀態。

另外，在本說明書中，在結晶為三方晶系或菱方晶系的情況下，記為六方晶系。

〈氧化物半導體膜的結構〉

下面，對可用於電晶體的半導體膜的氧化物半導體膜的結構進行說明。

氧化物半導體膜大致分為非單晶氧化物半導體膜和單晶氧化物半導體膜。非單晶氧化物半導體膜是指CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor，即C軸配向結晶氧化物半導體)膜、多晶氧化物半導體膜、微晶氧化物半導體膜以及非晶氧化物半導體膜等。

首先，說明CAAC-OS膜。

CAAC-OS膜是包含多個c軸配向的結晶部的氧化物半導體膜之一。

在利用穿透式電子顯微鏡(TEM：Transmission Electron Microscope)觀察CAAC-OS膜時，觀察不到結晶部與結晶部之間的明確的邊界，即晶界(grain boundary)。因此，在CAAC-OS膜中，不容易產生起因於晶界的電子移動率的降低。

CAAC-OS膜是雜質濃度低的氧化物半導體膜。雜質是指氫、碳、矽以及過渡金屬元素等氧化物半導體膜的主要成分以外的元素。尤其是，與氧的鍵合力比構成氧化物半導體膜的金屬元素強的矽等元素會奪取氧化物半導體膜中的氧，從而打亂氧化物半導體膜的原子排列，導致結晶性下降。另外，由於鐵或鎳等的重金屬、氬、二氧化碳等的原子半徑(或分子半徑)大，所以如果包含在氧化物半導體膜內，也會打亂氧化物半導體膜的原子排列，導致結晶性下降。此外，包含在氧化物半導體膜中的雜質有時成為載子陷阱或載子發生源。

另外，CAAC-OS膜是缺陷能階密度低的氧化物半導體膜。例如，氧化物半導體膜中的氧缺陷有時成為載子陷阱，或因俘獲氫而成為載子發生源。

將雜質濃度低且缺陷能階密度低(氧缺陷少)的狀態稱為“高純度本質”或“實質上高純度本質”。在高純度本質或實質上高純度本質的氧化物半導體膜中載子發生源少，所以可以降低載子密度。因此，採用該氧化物半導體膜的電晶體很少具有負臨界電壓的電特性(也稱為常導通)。此外，在高純度本質或實質上高純度本質的氧化物半導體膜中載子陷阱少。因此，採用該氧化物半導體膜的電晶體的電特性變動小，於是成為可靠性高的電晶體。注意，被氧化物半導體膜的載子陷阱俘獲的電荷直到被釋放需要的時間長，有時像固定電荷那樣動作。所以，採用雜質濃度高且缺陷能階密度高的氧化物半導體膜的電晶體有時電特性不穩定。

另外，在使用CAAC-OS膜的電晶體中，起因於可見光或紫外光的照射的電特性的變動小。

接下來，說明多晶氧化物半導體膜。

在使用TEM觀察的多晶氧化物半導體膜的影像中，可以觀察到晶粒。另外，在使用TEM觀察的多晶氧化物半導體膜的影像中，有時觀察到晶界。

由於多晶氧化物半導體膜具有高結晶性，因此有時具有高電子移動率。所以，使用多晶氧化物半導體膜的電晶體具有高場效移動率。注意，在多晶氧化物半導體膜中，雜質有時偏析在晶界。另外，多晶氧化物半導體膜的晶界成為缺陷能階。多晶氧化物半導體膜的晶界有可能成為載子陷阱或載子發生源，因此，與使用CAAC-OS膜的電晶體相比，有時使用多晶氧化物半導體膜的電晶體的電特性變動大，而成為可靠性低的電晶體。

接下來，說明微晶氧化物半導體膜。

在使用TEM觀察的微晶氧化物半導體膜的影像中，有時無法明確地確認到結晶部。微晶氧化物半導體膜中含有的結晶部的尺寸大多為1nm以上且100nm以下，或1nm以上且10nm以下。尤其是，將具有尺寸為1nm以上且10nm以下或1nm以上且3nm以下的微晶的奈米晶(nc：nanocrystal)的氧化物半導體膜稱為nc-OS(nanocrystalline Oxide Semiconductor)膜。另外，例如在使用TEM觀察nc-OS膜時，有時無法明確地確認到晶界。

nc-OS膜在微小區域(例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域)中其原子排列具有週期性。另外，nc-OS膜在不同的結晶部之間觀察不到晶體配向的規律性。因此，在膜整體中觀察不到配向性。所以，有時nc-OS膜在某些分析方法中與非晶氧化物半導體膜沒有差別。例如，當利用使用直徑比結晶部大的X射線的XRD裝置對nc-OS膜進行結構分析時，在利用out-of-plane法的分析中，檢測不出顯示結晶面的峰值。此外，在對nc-OS膜使用其束徑比結晶部大(例如，50nm以上)的電子射線取得電子繞射圖案(也稱為選區電子繞射圖案)時，觀察到類似光暈圖案。另一方面，在使用其束徑近於結晶部的尺寸或者比結晶部小(例如，1nm以上且30nm以下)的電子射線取得nc-OS膜的電子繞射圖案(也稱為奈米束電子繞射圖案)時，觀察到斑點。另外，在取得nc-OS膜的奈米束電子繞射圖案時，有時觀察到如圓圈那樣的(環狀的)亮度高的區域。而且，在取得nc-OS 膜的奈米束電子繞射圖案時，有時還觀察到環狀的區域內的多個斑點。

nc-OS膜是比非晶氧化物半導體膜規律性高的氧化物半導體膜。因此，nc-OS膜的缺陷能階密度比非晶氧化物半導體膜低。但是，nc-OS膜在不同的結晶部之間觀察不到晶體配向的規律性。所以，nc-OS膜的缺陷能階密度比CAAC-OS膜高。

因此，與CAAC-OS膜相比，有時nc-OS膜的載子密度較高。載子密度較高的氧化物半導體膜有時電子移動率較高。因此，使用nc-OS膜的電晶體有時具有較高的場效移動率。

另一方面，與使用非晶氧化物半導體膜的電晶體相比，使用nc-OS膜的電晶體的電特性變動小，而成為可靠性高的電晶體。另外，因為nc-OS膜即使包含較多量的雜質也可以形成，所以nc-OS膜比CAAC-OS膜更容易形成，有時可以根據用途適當地使用。因此，有時生產率較高地製作具有使用nc-OS膜的電晶體的半導體裝置。

接著，對非晶氧化物半導體膜進行說明。

非晶氧化物半導體膜是具有無序的原子排列並不具有結晶部的氧化物半導體膜。其一個例子為具有如石英那樣的無定形狀態的氧化物半導體膜。

在使用TEM觀察的非晶氧化物半導體膜的影像中，觀察不到結晶部。

非晶氧化物半導體膜是以高濃度包含氫等雜質的氧化物半導體膜。此外，非晶氧化物半導體膜是缺陷能階較高的氧化物半導體膜。

雜質濃度高且缺陷能階密度高的氧化物半導體膜是載子陷阱或載子發生源多的氧化物半導體膜。

因此，有時非晶氧化物半導體膜與nc-OS膜相比，載子密度更高。由此，使用非晶氧化物半導體膜的電晶體容易具有常導通電特性。因此，有時可以適當地將非晶氧化物半導體膜用於需要常導通電特性的電晶體。非晶氧化物半導體膜具有高的缺陷能階密度，因此有時具有多載子陷阱。因此，與使用CAAC-OS膜或nc-OS膜的電晶體相比，使用非晶氧化物半導體膜的電晶體的電特性變動大，而成為可靠性低的電晶體。

接著，對單晶氧化物半導體膜進行說明。

單晶氧化物半導體膜是具有低雜質濃度和低的缺陷能階密度(氧缺陷少)的氧化物半導體膜。由此，可以降低載子密度。因此，使用單晶氧化物半導體膜的電晶體很少具有常導通電特性。另外，由於單晶氧化物半導體膜具有低雜質濃度和低的缺陷能階密度，因此有時具有很少的載子陷阱。由此，使用單晶氧化物半導體膜的電晶體的電特性變動小，而成為可靠性高的電晶體。

此外，氧化物半導體膜的缺陷越少其密度越高。此外，氧化物半導體膜的結晶性越高其密度越高。另外，當氧化物半導體膜中的氫等雜質的濃度越低其密度越高。單晶氧化物半導體膜具有比CAAC-OS膜高的密度。另外，CAAC-OS膜具有比微晶氧化物半導體膜高的密度。另外，多晶氧化物半導體膜具有比微晶氧化物半導體膜高的密度。另外，微晶氧化物半導體膜具有比非晶氧化物半導體膜高的密度。

如上所述，可以知道氧化物半導體膜具有各種結構。各結構分別具有不同優點，由此較佳為根據用途使用具有最適合的結構的氧化物半導體膜。

〈nc-OS膜的成膜模型〉

下面，對作為根據本發明的一個方式的結晶氧化物半導體膜的nc-OS膜進行說明。

nc-OS膜可以利用結晶中的劈開面形成。下面，對利用濺射法形成的nc-OS膜的成膜模型進行說明。

圖2是示出藉由濺射法形成nc-OS膜的情況的成膜室中的模式圖。

靶材180黏合到底板160上。靶材180及底板160下配置有磁鐵170a、磁鐵170b及磁鐵170c。由磁鐵170a、磁鐵170b及磁鐵170c在靶材180上產生有以磁力線190表示的磁場。注意，雖然將磁鐵170a及磁鐵170c的S極設置在底板160一側，將磁鐵170b的N極設置在底板160一側，但是不侷限於此。例如，也可以將磁鐵170a及磁鐵170c的N極設置在底板160一側，將磁鐵170b的S極設置在底板160一側。

靶材180具有劈開面185。雖然在靶材180中存在有多個劈開面185，但是在此為了方便起見示出只有一個劈開面185。

以與靶材180相對的方式配置有基板150。在成膜室中幾乎充滿著成膜氣體(例如，氧、氬或以50體積%以上的比例包含氧的混合氣體)，且被控制為低壓(0.1Pa至10Pa左右)。在此，藉由對靶材180施加一定程度以上的電壓，開始放電且確認到電漿。另外，由於靶材180上的磁場而區域130成為高密度電漿區域。在區域130中，因成膜氣體的離子化而形成離子120。離子120例如是氧的陽離子(O⁺)或氬的陽離子(Ar⁺)等。

離子120由電場向靶材180一側加速而碰撞到靶材180。此時，平板狀(顆粒狀)的濺射粒子的顆粒100從上述劈開面剝離，然後被打出來。

顆粒100的平面形狀有時成為三角形(正三角形)，有時成為組合兩個以上且六個以下的三角形而成的形狀。例如，組合兩個三角形(正三角形)而成的形狀成為四角形(菱形)，組合六個三角形(正三角形)而成的形狀成為六角形(正六角形)。在圖2中，作為顆粒100的典型的形狀，示出具有正三角形的平面的形狀、具有菱形的平面的形狀、具有排列兩個菱形的平面的形狀以及具有正六角形的平面的形狀。

因在穿過區域130中時從電漿受到電荷而有時顆粒100的端部帶負電或帶正電。圖2示出顆粒100具有正六角形的平面的形狀的情況以及顆粒100具有正三角形的平面的形狀的情況的放大圖。如放大圖所示，顆粒100的端部用氧端接，且該氧可能帶負電。因顆粒100的端部帶相同極性的電荷而電荷互相排斥，從而可以維持平板形狀。

以下示出設想直到被彈出的顆粒100到達基板150為止的動作的例子。例如，顆粒100在電漿中筆直地飛散。顆粒100層疊在基板150上，由此可以得到nc-OS膜。在基板150的表面溫度充分低的情況下，顆粒100幾乎不發生遷移而以不規則的方向沉積在基板150上。將基板150的表面溫度例如設定為室溫(15℃以上且35℃以下左右)，即可。

如此，nc-OS膜的形成不需要雷射晶化，所以在大面積的玻璃基板等上也可以均勻地進行成膜。此外，由於在基板150的表面溫度為室溫的情況下也可以形成nc-OS膜，所以不需要基板加熱機構。因此，可以廉價地製作。

此外，可以認為：雖然當離子120碰撞到靶材180時，有可能除了顆粒100之外構成靶材的原子還被濺射，但是原子的質量比顆粒100非常小而該原子藉由真空泵排氣到成膜室的外部。

另外，靶材180較佳為包含一定量以上的銦。如上所述，顆粒100具有將In-O層夾在Ga-Zn-O層等之間的形狀。就是說，In-O層具有顆粒100的芯的功能。因此，在沒有In-O層的情況下，顆粒100難以維持其形狀，有時成為成膜顆粒(成膜灰塵)。例如，整個靶材180所包含的銦的比率為1原子%以上、較佳為2原子%以上、更佳為5原子%以上，進一步較佳為10原子%以上，即可。

當作為電晶體的半導體膜使用nc-OS膜時，假設靶材180中的金屬元素的原子個數比為In：Ga：Zn=x₁：y₁：z₁時，x₁/y₁較佳為1/3以上且6以下，更佳為1以上且6以下，z₁/y₁較佳為1/3以上且6以下，更佳為1以上且6以下。注意，藉由使z₁/y₁為1以上且6以下，可以使nc-OS膜容易形成。作為包含在靶材中的金屬元素的原子個數比，例如可以有In：Ga：Zn=1：1：1、In：Ga：Zn=3：1：2或In：Ga：Zn=5：5：6等。

或者，當作為保護電晶體的半導體膜的氧化物半導體膜使用nc-OS膜時，假設靶材180中的金屬元素的原子個數比為In：Ga：Zn=x₂：y₂：z₂時，較佳x₂/y₂<x₁/y₁，且z₂/y₂較佳為1/3以上且6以下，更佳為1以上且6以下。注意，藉由使z₂/y₂為1以上且6以下，可以使nc-OS膜容易形成。作為包含在靶材中的金屬元素的原子個數比，例如可以有In：Ga：Zn=1：3：2、In：Ga：Zn=1：3：3、In：Ga：Zn=1：3：4、In：Ga：Zn=1：3：6、In：Ga：Zn=1：3：8或In：Ga：Zn=1：6：4等。

另外，靶材180較佳為具有高結晶性。

根據如上所述的成膜模型，可以得到nc-OS膜。

〈顆粒的生成〉

下面，對從具有高結晶性的靶材剝離顆粒的方法進行說明。

圖3示出具有結晶性的In-Ga-Zn氧化物的靶材的剖面的原子排列。利用高角度環形暗場-掃描透射電子顯微法(HAADF-STEM：High-Angle Annular Dark Field Scanning Transmission Electron Microscopy)觀察原子排列。另外，在HAADF-STEM中，各原子的影像的濃淡與原子序數的平方成比例。因此，原子序數接近的Zn(原子序數為30)和Ga(原子序數為31)幾乎不能區別。至於HAADF-STEM，使用日立掃描透過電子顯微鏡HD-2700。

從圖3可知，靶材具有層狀的原子排列。

首先，參照圖4A和圖4B說明靶材的劈開面。圖4A和圖4B示出靶材所包含的InGaZnO₄的結晶的結構。圖4A示出將c軸朝向上面並從平行於b軸的方向觀察InGaZnO₄的結晶時的結構。圖4B是從平行於c軸的方向觀察InGaZnO₄的結晶時的結構。

藉由第一原理計算算出InGaZnO₄的結晶的各結晶面的劈開所需要的能量。注意，至於計算，採用使用贗勢和平面波基底的密度泛函程式(CASTEP)。注意，作為贗勢使用超軟型贗勢。此外，作為泛函使用GGA PBE。另外，將截止能量設定為400eV。

在進行包括單元尺寸的結構最適化之後導出初始狀態下的結構能量。此外，在以固定單元尺寸的狀態進行原子配置的結構最適化之後，導出各表面上的劈開之後的結構的能量。

根據圖4A和圖4B所示的InGaZnO₄的結晶的結構，製作在第一面、第二面、第三面和第四面中的任一個上劈開的結構並進行固定單元尺寸的結構最適化計算。在此，第一面是Ga-Zn-O層和In-O層之間的結晶面，且是平行於(001)面(或ab面)的結晶面(參照圖4A)。第二面是Ga-Zn-O層和Ga-Zn-O層之間的結晶面，且是平行於(001)面(或ab面)的結晶面(參照圖4A)。第三面是平行於(110)面的結晶面(參照圖4B)。第四面是平行於(100)面(或bc面)的結晶面(參照圖4B)。

以上述條件算出在各表面上劈開之後的結構的能量。接著，藉由劈開之後的結構的能量和初始狀態下的結構的能量之間的差除以劈開面的面積，算出各表面的劈開容易性的標準的劈開能量。另外，結構的能量是對於結構所包括的原子和電子考慮到電子的運動能以及原子之間、原子-電子之間和電子之間的互相作用的能量。

由計算的結果可知，第一面的劈開能量為2.60J/m²，第二面的劈開能量為0.68J/m²，第三面的劈開能量為2.18J/m²，第四面的劈開能量為2.12J/m²(參照表1)。

由上述計算可知，在圖4A和圖4B所示的InGaZnO₄的結晶的結構中第二面的劈開能量最低。也就是說，可知Ga-Zn-O層和Ga-Zn-O層之間是最容易劈開的面(劈開面)。因此，在本說明書中表示的劈開面是指作為最容易劈開的面的第二面。

因為Ga-Zn-O層和Ga-Zn-O層之間的第二面具有劈開面，所以可以在兩個與第二面相等的面分開圖4A所示的InGaZnO₄的結晶。因此，可以認為InGaZnO₄的結晶的最小單位是由兩個Ga-Zn-O層及其上下被Ga-Zn-O層夾住的In-O層構成。顆粒具有由兩個劈開面分離的結構。由此，也可以將顆粒稱為劈開單元(Cleavage unit)。

由此可知，藉由對包括具有同系結構(homologous structure)的InGaZnO₄的結晶的靶材進行濺射，從劈開面剝離而形成顆粒。

圖1A示出具有三角形或六角形的平面的柱狀顆粒。此時根據形成有劈開面的位置，可以將顆粒的厚度估計為0.7nm左右(更明確而言，0.67nm)(參照圖1B)。圖 1C示出從頂面看顆粒時的原子排列。

圖1D是不規則地沉積在基板150上的顆粒100所形成的nc-OS膜103的剖面模式圖。由於顆粒100不規則地沉積在nc-OS膜103中，所以在膜整體中觀察不到配向性，但是顆粒100在其內部具有圖1B及圖1C所示的層狀結晶結構。就是說，可知nc-OS膜103在顆粒100內具有配向性。非晶氧化物半導體膜即使具有短距離秩序性也沒有配向，由此可以認為nc-OS膜103與非晶氧化物半導體膜具有明顯不同的結構。

在此，說明根據In-Ga-Zn氧化物膜的結構的差異而發生的氧缺陷形成的容易性的差異。In-Ga-Zn氧化物膜中的氧缺陷有時成為載子陷阱，或因俘獲氫而成為載子發生源。因此，為了得到具有穩定的物性的In-Ga-Zn氧化物膜，減少氧缺陷是重要的。

以下說明藉由CPM(Constant photocurrent method：恆定光電流測量法)測量對起因於氧化物半導體膜的氧缺陷的局域能階進行評價而得到的結果。

測量樣本包括設置在玻璃基板上的氧化物半導體膜、與該氧化物半導體膜接觸的一對電極以及覆蓋氧化物半導體膜及一對電極的絕緣膜。此外，作為氧化物半導體膜，準備非晶相似氧化物半導體膜、nc-OS膜及CAAC-OS膜。非晶相似氧化物半導體膜是指具有與非晶氧化物半導體膜類似的結構的氧化物半導體膜。

在CPM測量中，對與氧化物半導體膜接觸地設置的一對電極之間施加電壓，並在此狀態下調整照射到端子之間的測量樣本表面的光量以固定光電流值，且在所希望的波長的範圍中從照射光量求出吸光係數。

圖5A至圖6示出去除起因於帶尾(bandtail)的吸光係數的吸光係數。在圖5A至圖6中，橫軸表示吸光係數，縱軸表示光能。另外，在圖5A至圖6的縱軸中，以氧化物半導體膜的導帶底為0eV，且以價帶頂為3.15eV。另外，在圖5A至圖6中，各曲線是表示吸光係數與光能的關係的曲線。

圖5A示出包括非晶相似氧化物半導體膜的測量樣本的測量結果，其中起因於氧缺陷的吸光係數為5.28×10^-1cm^-1。圖5B示出包括nc-OS膜的測量樣本的測量結果，其中起因於氧缺陷的吸光係數為1.75×10^-2cm^-1。圖6示出包括CAAC-OS膜的測量樣本的測量結果，其中起因於氧缺陷的吸光係數為5.86×10^-4cm^-1。就是說，可以認為CAAC-OS膜的氧缺陷最少，nc-OS膜的氧缺陷僅次於CAAC-OS膜少，非晶相似氧化物半導體膜的氧缺陷最多。

可以認為氧缺陷的數量起因於原子排列的秩序性的程度。換言之，可以認為由於非晶相似氧化物半導體膜具有無序的原子排列，所以容易產生氧缺陷。另外，可以認為由於CAAC-OS膜的秩序性高，所以不容易產生氧缺陷。此外，nc-OS膜在顆粒的內部具有高秩序性，但是在膜整體中無序地配向，所以可以認為nc-OS膜的氧缺陷的數量為非晶相似氧化物半導體膜與CAAC-OS膜的中間值。

另外，從鍵能的角度來看，在In-Ga-Zn氧化物膜中與銦鍵合的氧最容易脫離。如上所述，一個顆粒具有In-O層的上下被Ga-Zn-O層夾住的形狀(如維夫餅乾或三明治那樣的形狀)。由此可知，使用顆粒構成的nc-OS膜具有與銦鍵合的氧不容易脫離，即在其內部不容易產生氧缺陷的結構。

此外，因為在成膜時的基板表面溫度為室溫的情況下也可以形成nc-OS膜，所以可以認為nc-OS膜在生產率方面上也是優越的氧化物半導體膜。

〈nc-OS膜的物性〉

以下說明藉由上述方法形成的nc-OS膜的物性。注意，例示出nc-OS膜為In-Ga-Zn氧化物膜的情況。

圖7A是利用平面TEM觀察到的nc-OS膜的亮視場像及繞射圖案的複合分析影像(也稱為高解析度平面TEM影像)。在高解析度平面TEM影像中觀察不到nc-OS膜中的明確的結晶性。注意，在觀察高解析度平面TEM影像時使用日立穿透式電子顯微鏡H-9000NAR，加速電壓為300kV。

再者，為了對原子排列的週期性進行評價，在圖7A所示的虛線圍繞部中進行傅立葉轉換處理，得到高解析度平面TEM影像的傅立葉轉換影像(參照圖7B)。在高解析度平面TEM影像的傅立葉轉換影像中也觀察不到明確的結晶性。

接著，為了使原子排列的週期性強調，以僅保持強度高的區域的資訊的方式對高解析度平面TEM影像的傅立葉轉換影像進行遮罩處理，並且藉由進行傅立葉逆變換處理來得到高解析度平面TEM影像的傅立葉逆變換影像(參照圖7C)。其結果是，在1nm至3nm左右的微小範圍中可以觀察到原子排列的週期性。就是說，在nc-OS膜中有可能存在1nm至3nm左右的結晶區。

對圖7A至圖7C所示的nc-OS膜進行薄片化來形成厚度為50nm左右的樣本A，並且對該樣本A從剖面一側取得電子繞射圖案。注意，電子繞射使用電子線的束徑為30nm、20nm、10nm或1nm的奈米束。將使用奈米束得到的電子繞射圖案稱為奈米束電子繞射圖案。注意，奈米束電子繞射圖案以使用日立電場放出型穿透式電子顯微鏡HF-2000，加速電壓為200kV，相機長度為400mm的條件取得。另外，作為拍攝媒體使用膠片。

從圖8可知，在樣本A中觀察到具有環狀繞射圖案的奈米束電子繞射圖案。在對該環狀繞射圖案詳細地進行觀察時確認到斑點。束徑越小，該斑點越增加。

為了進行比較，在處於無定形狀態的石英的束徑為1nm的奈米束電子繞射圖案中觀察到圖9所示的光暈圖案。由此可以說奈米束電子繞射圖案具有斑點是樣本A為nc-OS膜的證據。

為了進行更詳細的結構分析，對nc-OS膜進行薄片化來形成厚度為幾nm(5nm以上且10nm以下左右)的樣本B，並且對該樣本B從剖面一側入射束徑為1nm的電子線，取得奈米束電子繞射圖案。其結果，得到圖10所示的具有表示結晶性的斑點的電子繞射圖案。

在圖10中，在樣本B中觀察到表示結晶性的繞射圖案，但是觀察不到特定方向上的晶面的配向性。

如上所述，雖然有時nc-OS膜在某些分析方法中與非晶氧化物半導體膜沒有差別，但是藉由嚴密地進行分析來可以區別nc-OS膜與非晶氧化物半導體膜。此外，可以知道nc-OS膜在微小的區域中具有原子排列的週期性。由此可知，nc-OS膜是其規律性比非晶氧化物半導體膜高的氧化物半導體膜。

〈nc-OS膜的應用〉

上述nc-OS膜例如可以用作電晶體的半導體膜等。

〈使用nc-OS膜的電晶體〉

以下說明根據本發明的一個方式的電晶體的結構及製作方法。

〈電晶體結構(1)〉

首先，對頂閘極頂接觸型電晶體的一個例子進行說明。

圖11A至圖11C為電晶體的俯視圖及剖面圖。圖11A示出電晶體的俯視圖。圖11B1及圖11B2示出圖11A的對應於點劃線A1-A2的剖面圖。另外，圖11C示出對應於圖11A中的點劃線A3-A4的剖面圖。

圖11B1及圖11B2所示的電晶體包括：基板200上的基底絕緣膜202；基底絕緣膜202上的氧化物半導體膜206；氧化物半導體膜206上的源極電極216a及汲極電極216b；氧化物半導體膜206、源極電極216a以及汲極電極216b上的閘極絕緣膜212；閘極絕緣膜212上的閘極電極204。此外，較佳的是，還包括：源極電極216a、汲極電極216b、閘極絕緣膜212及閘極電極204上的保護絕緣膜218；保護絕緣膜218上的佈線226a及佈線226b。另外，閘極絕緣膜212及保護絕緣膜218具有分別到達源極電極216a及汲極電極216b的開口部，佈線226a及佈線226b藉由該開口部分別接觸於源極電極216a及汲極電極216b。另外，有時電晶體也可以不具有基底絕緣膜202。

在俯視圖的圖2A中，在氧化物半導體膜206重疊於閘極電極204的區域中，將源極電極216a和汲極電極216b之間的間隔稱為通道長度。另外，在氧化物半導體膜206重疊於閘極電極204的區域中，將連接源極電極216a與汲極電極216b的中間地點的線的長度稱為通道寬度。此外，通道形成區是指氧化物半導體膜206中的重疊於閘極電極204並且夾在源極電極216a和汲極電極 216b的區域。另外，通道是指氧化物半導體膜206中的電流主要流動的區域。

另外，如圖2A的俯視圖所示，閘極電極204以其內側包括氧化物半導體膜206的方式設置。由此，當光從閘極電極204一側入射時，可以抑制因光而在氧化物半導體膜206中產生載子。換言之，閘極電極204具有遮光膜的功能。注意，氧化物半導體膜206的端部也可以設置在閘極電極204的端部的外側。

下面，對氧化物半導體膜206進行說明。氧化物半導體膜206可以應用上述nc-OS膜。

氧化物半導體膜206為包含銦的氧化物。氧化物例如在包含銦的情況下具有高載子移動率(電子移動率)。另外，氧化物半導體膜206較佳為包含元素M。作為元素M例如有鋁、鎵、釔或錫等。例如，元素M是與氧之間的鍵能高的元素。元素M例如是增大氧化物的能隙的元素。此外，氧化物半導體膜206較佳為包含鋅。例如，氧化物在包含鋅時容易被晶化。氧化物的價帶頂的能量例如可以由鋅的原子個數比控制。

注意，氧化物半導體膜206不侷限於包含銦的氧化物。氧化物半導體膜206例如也可以為Zn-Sn氧化物、Ga-Sn氧化物。

在氧化物半導體膜206的通道形成區中，在其上下部也可以包括第一氧化物半導體膜及第二氧化物半導體膜。注意，第二氧化物半導體膜設置在氧化物半導體膜206與閘極絕緣膜212之間。

第一氧化物半導體膜是由一種或多種構成氧化物半導體膜206的除了氧以外的元素構成的氧化物半導體膜。由於第一氧化物半導體膜由一種或多種構成氧化物半導體膜206的除了氧以外的元素構成，因此在氧化物半導體膜206與第一氧化物半導體膜之間的介面不容易形成介面態。

第二氧化物半導體膜是由一種或多種構成氧化物半導體膜206的除了氧以外的元素構成的氧化物半導體膜。由於第二氧化物半導體膜由一種或多種構成氧化物半導體膜206的除了氧以外的元素構成，因此在氧化物半導體膜206與第二氧化物半導體膜之間的介面不容易形成介面態。

另外，在第一氧化物半導體膜為In-M-Zn氧化物的情況下的In和M的原子個數百分比中，較佳的是，In的比率低於50atomic%，M的比率為50atomic%以上，更佳的是，In的比率低於25atomic%，M的比率為75atomic%以上。另外，在氧化物半導體膜206為In-M-Zn氧化物的情況下的In和M的原子個數百分比中，較佳的是，In的比率為25atomic%以上，M的比率低於75atomic%，更佳的是，In的比率為34atomic%以上，M的比率低於66atomic%。另外，在第二氧化物半導體膜為In-M-Zn氧化物的情況下的In和M的原子個數百分比中，較佳的是，In的比率低於50atomic%，M的比率為 50atomic%以上，更佳的是，In的比率低於25atomic%，M的比率為75atomic%以上。注意，第二氧化物半導體膜也可以使用與第一氧化物半導體膜相同種類的氧化物。

在此，在第一氧化物半導體膜與氧化物半導體膜206之間有時形成有第一氧化物半導體膜和氧化物半導體膜206的混合區。另外，在氧化物半導體膜206與第二氧化物半導體膜之間有時形成有氧化物半導體膜206和第二氧化物半導體膜的混合區。混合區的介面態密度較低。因此，在第一氧化物半導體膜、氧化物半導體膜206以及第二氧化物半導體膜的疊層體具有各層之間的介面附近的能量連續地變化(也稱為連接結合)的能帶結構。

另外，氧化物半導體膜206使用能隙寬的氧化物。氧化物半導體膜206的能隙例如為2.5eV以上且4.2eV以下，較佳為2.8eV以上且3.8eV以下，更佳為3eV以上且3.5eV以下。另外，第二氧化物半導體膜的能隙為2.7eV以上且4.9eV以下，較佳為3eV以上且4.7eV以下，更佳為3.2eV以上且4.4eV以下。

另外，第一氧化物半導體膜使用能隙寬的氧化物。第一氧化物半導體膜的能隙例如為2.7eV以上且4.9eV以下，較佳為3eV以上且4.7eV以下，更佳為3.2eV以上且4.4eV以下。

另外，第二氧化物半導體膜使用能隙寬的氧化物。第二氧化物半導體膜的能隙為2.7eV以上且4.9eV以下，較佳為3eV以上且4.7eV以下，更佳為3.2eV以上且4.4eV以下。注意，第一氧化物半導體膜及第二氧化物半導體膜的能隙比氧化物半導體膜206寬。

氧化物半導體膜206使用其電子親和力大於第一氧化物半導體膜的氧化物。例如，氧化物半導體膜206使用如下氧化物，該氧化物的電子親和力比第一氧化物半導體膜大0.07eV以上且1.3eV以下，較佳大0.1eV以上且0.7eV以下，更佳大0.15eV以上且0.4eV以下。注意，電子親和力是指真空能階與導帶底之間的能量差。

另外，氧化物半導體膜206使用其電子親和力大於第二氧化物半導體膜的氧化物。例如，氧化物半導體膜206使用如下氧化物，該氧化物的電子親和力比第二氧化物半導體膜大0.07eV以上且1.3eV以下，較佳大0.1eV以上且0.7eV以下，更佳大0.15eV以上且0.5eV以下。注意，電子親和力是指真空能階與導帶底之間的能量差。

在此，當對閘極電極204施加電場時，在第一氧化物半導體膜、氧化物半導體膜206和第二氧化物半導體膜中的電子親和力大的氧化物半導體膜206中形成通道。

此外，為了提高電晶體的通態電流，第二氧化物半導體膜的厚度越小越好。例如，將第二氧化物半導體膜的厚度設定為小於10nm，較佳為5nm以下，更佳為3nm以下。另一方面，第二氧化物半導體膜具有防止構成閘極絕緣膜212的氧以外的元素(矽等)進入被形成通道的氧化物半導體膜206的功能。因此，第二氧化物半導體膜較佳為具有一定的厚度。例如，將第二氧化物半導體膜的厚度設定為0.3nm以上，較佳為1nm以上，更佳為2nm以上。

另外，為了提高可靠性，較佳的是將第一氧化物半導體膜設置得厚，將氧化物半導體膜206設置得薄，將第二氧化物半導體膜設置得薄。明確而言，第一氧化物半導體膜的厚度為20nm以上，較佳為30nm以上，更佳為40nm以上，進一步較佳為60nm以上。藉由將第一氧化物半導體膜的厚度設定為20nm以上，較佳為30nm以上，更佳為40nm以上，進一步較佳為60nm以上，可以將基底絕緣膜202和第一氧化物半導體膜的介面與通道形成在其中的氧化物半導體膜206之間的距離設定為20nm以上，較佳為30nm以上，更佳為40nm以上，進一步較佳為60nm以上。注意，將第一氧化物半導體膜的厚度設定為200nm以下，較佳為120nm以下，更佳為80nm以下，因為半導體裝置的生產率有可能下降。另外，將氧化物半導體膜206的厚度設定為3nm以上且100nm以下，較佳為3nm以上且80nm以下，更佳為3nm以上且50nm以下。

例如，使第一氧化物半導體膜的厚度大於氧化物半導體膜206，並且，使氧化物半導體膜206的厚度大於第二氧化物半導體膜，即可。

下面，說明氧化物半導體膜206中的雜質的影響。另外，為了使電晶體的電特性穩定，降低氧化物半導體膜206中的雜質濃度而實現低載子密度化及高度純化是有效的。另外，氧化物半導體膜206的載子密度小於1×10¹⁷個/cm³、小於1×10¹⁵個/cm³或小於1×10¹³個/cm³。為了降低氧化物半導體膜206中的雜質濃度，較佳為還降低附近的膜中的雜質濃度。

例如，氧化物半導體膜206中的矽有可能成為載子陷阱或載子發生源。因此，將利用二次離子質譜分析(SIMS：Secondary Ion Mass Spectrometry)測定出的氧化物半導體膜206與第一氧化物半導體膜之間的矽濃度設定為小於1×10¹⁹atoms/cm³，較佳小於5×10¹⁸atoms/cm³，更佳小於2×10¹⁸atoms/cm³。另外，將利用SIMS測定出的氧化物半導體膜206與第二氧化物半導體膜之間的矽濃度設定為小於1×10¹⁹atoms/cm³，較佳小於5×10¹⁸atoms/cm³，更佳小於2×10¹⁸atoms/cm³。

另外，當在氧化物半導體膜206中包含氫時有可能使載子密度增大。將利用SIMS測定出的氧化物半導體膜206中的氫濃度設定為2×10²⁰atoms/cm³以下，較佳為5×10¹⁹atoms/cm³以下，更佳為1×10¹⁹atoms/cm³以下，進一步較佳為5×10¹⁸atoms/cm³以下。另外，當在氧化物半導體膜206中包含氮時有可能使載子密度增大。將利用SIMS測定出的氧化物半導體膜206中的氮濃度設定為小於5×10¹⁹atoms/cm³，較佳為5×10¹⁸atoms/cm³以下，更佳為1×10¹⁸atoms/cm³以下，進一步較佳為5×10¹⁷ atoms/cm³以下。

另外，為了降低氧化物半導體膜206中的氫濃度，較佳為降低第一氧化物半導體膜中的氫濃度。將利用SIMS測定出的第一氧化物半導體膜中的氫濃度設定為2×10²⁰atoms/cm³以下，較佳為5×10¹⁹atoms/cm³以下，更佳為1×10¹⁹atoms/cm³以下，進一步較佳為5×10¹⁸atoms/cm³以下。另外，為了降低氧化物半導體膜206中的氮濃度，較佳為降低第一氧化物半導體膜中的氮濃度。將利用SIMS測定出的第一氧化物半導體膜中的氮濃度設定為小於5×10¹⁹atoms/cm³，較佳為5×10¹⁸atoms/cm³以下，更佳為1×10¹⁸atoms/cm³以下，進一步較佳為5×10¹⁷atoms/cm³以下。

另外，為了降低氧化物半導體膜206中的氫濃度，較佳為降低第二氧化物半導體膜中的氫濃度。將利用SIMS測定出的第二氧化物半導體膜中的氫濃度設定為2×10²⁰atoms/cm³以下，較佳為5×10¹⁹atoms/cm³以下，更佳為1×10¹⁹atoms/cm³以下，進一步較佳為5×10¹⁸atoms/cm³以下。另外，為了降低氧化物半導體膜206中的氮濃度，較佳為降低第二氧化物半導體膜中的氮濃度。將利用SIMS測定出的第二氧化物半導體膜中的氮濃度設定為低於5×10¹⁹atoms/cm³，較佳為5×10¹⁸atoms/cm³以下，更佳為1×10¹⁸atoms/cm³以下，進一步較佳為5×10¹⁷atoms/cm³以下。

作為如圖11A至圖11C所示的基底絕緣膜 202，例如可以使用包含氧化矽或氧氮化矽的絕緣膜的單層或疊層。另外，基底絕緣膜202較佳為使用包含過剩氧的絕緣膜。基底絕緣膜202的厚度例如為20nm以上且1000nm以下，較佳為50nm以上且1000nm以下，更佳為100nm以上且1000nm以下，進一步較佳為200nm以上且1000nm以下。

作為基底絕緣膜202，例如可以採用第一層為氮化矽膜，第二層為氧化矽膜的疊層膜。此外，氧化矽膜也可以為氧氮化矽膜。另外，氮化矽膜也可以為氮氧化矽膜。氧化矽膜較佳為使用缺陷密度低的氧化矽膜。明確而言，使用如下氧化矽膜：在利用ESR測定出的來源於g值為2.001的信號的自旋的密度為3×10¹⁷個/cm³以下，較佳為5×10¹⁶個/cm³以下。氮化矽膜使用氫及氨的釋放量少的氮化矽膜。氫及氨的釋放量藉由TDS測定即可。另外，氮化矽膜使用不使氫、水以及氧透過或幾乎不使其透過的氮化矽膜。

或者，作為基底絕緣膜202，例如可以採用第一層為氮化矽膜，第二層為第一氧化矽膜以及第三層為第二氧化矽膜的疊層膜。在此情況下，第一氧化矽膜和/或第二氧化矽膜也可以為氧氮化矽膜。另外，氮化矽膜也可以為氮氧化矽膜。第一氧化矽膜較佳為使用缺陷密度低的氧化矽膜。明確而言，使用如下氧化矽膜：在利用ESR測定出的來源於g值為2.001的信號的自旋的密度為3×10¹⁷個/cm³以下，較佳為5×10¹⁶個/cm³以下。第二氧化矽膜使用包含過剩氧的氧化矽膜。氮化矽膜使用氫及氨的釋放量少的氮化矽膜。另外，氮化矽膜使用不使氫、水以及氧透過或幾乎不使其透過的氮化矽膜。

源極電極216a及汲極電極216b例如可以使用包含鋁、鈦、鉻、鈷、鎳、銅、釔、鋯、鉬、釕、銀、鉭或鎢的導電膜的單層或疊層。

在形成源極電極216a及汲極電極216b時，有時氧化物半導體膜206被部分蝕刻而溝槽被形成。圖12A至圖12C示出在不設置有源極電極216a及汲極電極216b的區域中溝槽形成在氧化物半導體膜206中的例子。

圖12A示出藉由各向異性蝕刻等在氧化物半導體膜206中形成溝槽的情況。形成在氧化物半導體膜206中的溝槽的側面具有錐角形狀。圖12A所示的形狀是可以提高後面形成的閘極絕緣膜212等的步階覆蓋性的形狀。由此，藉由使用具有該形狀的溝槽的電晶體，可以提高半導體裝置的良率。

圖12B示出藉由各向異性蝕刻等在氧化物半導體膜206中形成溝槽的情況。具有圖12B所示的形狀的溝槽藉由以與形成具有圖12A所示的形狀的溝槽的情況相比蝕刻速度快的條件對氧化物半導體膜206進行蝕刻來得到。形成在氧化物半導體膜206中的溝槽的側面具有陡峭的形狀。圖12B所示的形狀是適合於電晶體的微型化的形狀。由此，藉由使用具有該形狀的溝槽的電晶體，可以提高半導體裝置的積體度。

圖12C示出藉由各向同性蝕刻等在氧化物半導體膜206中形成溝槽的情況。形成在氧化物半導體膜206中的溝槽的側面在源極電極216a及汲極電極216b的內側。具有圖12C所示的形狀的電晶體是通道形成區受到的損傷少的電晶體。由此，藉由使用具有該形狀的溝槽的電晶體，可以提高半導體裝置的可靠性。

作為閘極絕緣膜212，例如使用包含氧化鋁、氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿或氧化鉭的絕緣膜形成單層或疊層，即可。另外，閘極絕緣膜212較佳為使用包含過剩氧的絕緣膜。閘極絕緣膜212的厚度(或等效氧化膜厚度)例如為1nm以上且500nm以下，較佳為3nm以上且300nm以下，更佳為5nm以上且100nm以下，進一步較佳為5nm以上且50nm以下。

作為閘極絕緣膜212，例如可以採用第一層為氮化矽膜，第二層為氧化矽膜的疊層膜。此外，氧化矽膜也可以為氧氮化矽膜。另外，氮化矽膜也可以為氮氧化矽膜。氧化矽膜較佳為使用缺陷密度低的氧化矽膜。明確而言，使用如下氧化矽膜：在利用ESR測定出的來源於g值為2.001的信號的自旋的密度為3×10¹⁷個/cm³以下，較佳為5×10¹⁶個/cm³以下。氧化矽膜較佳為使用包含過剩氧的氧化矽膜。氮化矽膜使用氫氣體及氨氣體的釋放量少的氮化矽膜。氫氣體及氨氣體的釋放量藉由TDS測定即可。

閘極電極204例如可以使用包含鋁、鈦、鉻、鈷、鎳、銅、釔、鋯、鉬、釕、銀、鉭或鎢的導電膜的單層或疊層。

作為保護絕緣膜218，例如使用包含氧化矽、氧氮化矽、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿或氧化鉭的絕緣膜形成單層或疊層，即可。另外，保護絕緣膜218較佳為使用包含過剩氧的絕緣膜。作為保護絕緣膜218，也可以使用阻擋氧的絕緣膜。保護絕緣膜218的厚度例如為20nm以上且1000nm以下，較佳為50nm以上且1000nm以下，更佳為100nm以上且1000nm以下，進一步較佳為200nm以上且1000nm以下。

佈線226a及佈線226b例如可以使用包含鋁、鈦、鉻、鈷、鎳、銅、釔、鋯、鉬、釕、銀、鉭或鎢的導電膜的單層或疊層。

對基板200沒有很大的限制。例如，作為基板200，也可以使用玻璃基板、陶瓷基板、石英基板、藍寶石基板等。此外，作為基板200，也可以採用矽或碳化矽等的單晶半導體基板或多晶半導體基板、矽鍺等的化合物半導體基板、SOI(Silicon On Insulator：絕緣體上矽晶片)基板等，並且也可以使用在這些基板上設置有半導體元件的基板。

此外，基板200也可以使用撓性基板。另外，作為在撓性基板上設置電晶體的方法，可以舉出如下方法：在不具有撓性的基板上形成電晶體之後，將該電晶體剝離並轉置到具有撓性的基板200上。在此情況下，較佳為在不具有撓性的基板和電晶體之間設置剝離層。

〈電晶體結構2〉

接著，對底閘極頂接觸型電晶體的一個例子進行說明。

圖13A至圖13C是電晶體的俯視圖及剖面圖。圖13A示出電晶體的俯視圖。圖13B1及圖13B2示出對應於圖13A所示的點劃線B1-B2的剖面圖。另外，圖13C示出對應於圖13A所示的點劃線B3-B4的剖面圖。

圖13B1及圖13B2所示的電晶體包括：基板300上的閘極電極304；閘極電極304上的閘極絕緣膜312；閘極絕緣膜312上的氧化物半導體膜306；以及氧化物半導體膜306上的源極電極316a及汲極電極316b。此外，較佳的是，還包括：源極電極316a、汲極電極316b、閘極絕緣膜312及氧化物半導體膜306上的保護絕緣膜318；保護絕緣膜318上的佈線326a及佈線326b。另外，保護絕緣膜318具有分別到達源極電極316a及汲極電極316b的開口部，佈線326a及佈線326b藉由該開口部分別接觸於源極電極316a及汲極電極316b。另外，電晶體也可以在基板300與閘極電極304之間具有基底絕緣膜。

關於圖13A至圖13C所示的電晶體的記載的一部分可以參照關於圖11A至圖11C所示的電晶體的記載。

例如，基板300可以參照關於基板200的記載。氧化物半導體膜306可以參照關於氧化物半導體膜206的記載。源極電極316a及汲極電極316b可以參照關於源極電極216a及汲極電極216b的記載。閘極絕緣膜312可以參照關於閘極絕緣膜212的記載。閘極電極304可以參照關於閘極電極204的記載。佈線326a及佈線326b可以參照關於佈線226a及佈線226b的記載。

另外，如圖13A的俯視圖所示，閘極電極304以其內側包括氧化物半導體膜306的方式設置。由此，當光從閘極電極304一側入射時，可以抑制因光而在氧化物半導體膜306中產生載子。換言之，閘極電極304具有遮光膜的功能。注意，氧化物半導體膜306的端部也可以設置在閘極電極304的端部的外側。

作為如圖13A至圖13C所示的保護絕緣膜318，例如可以使用包含氧化矽或氧氮化矽的絕緣膜的單層或疊層。另外，保護絕緣膜318較佳為使用包含過剩氧的絕緣膜。保護絕緣膜318的厚度例如為20nm以上且1000nm以下，較佳為50nm以上且1000nm以下，更佳為100nm以上且1000nm以下，進一步較佳為200nm以上且1000nm以下。

作為保護絕緣膜318，例如可以採用第一層為氧化矽膜，第二層為氮化矽膜的疊層膜。此外，氧化矽膜也可以為氧氮化矽膜。另外，氮化矽膜也可以為氮氧化矽膜。氧化矽膜較佳為使用缺陷密度低的氧化矽膜。明確而言，使用如下氧化矽膜：在利用ESR測定出的來源於g值為2.001的信號的自旋的密度為3×10¹⁷個/cm³以下，較佳為5×10¹⁶個/cm³以下。氮化矽膜使用氫及氨的釋放量少的氮化矽膜。氫及氨的釋放量藉由TDS測定即可。另外，氮化矽膜使用不使氫、水以及氧透過或幾乎不使其透過的氮化矽膜。

或者，作為保護絕緣膜318，例如可以採用第一層為第一氧化矽膜，第二層為第二氧化矽膜以及第三層為氮化矽膜的疊層膜。在此情況下，第一氧化矽膜和/或第二氧化矽膜也可以為氧氮化矽膜。另外，氮化矽膜也可以為氮氧化矽膜。第一氧化矽膜較佳為使用缺陷密度低的氧化矽膜。明確而言，使用如下氧化矽膜：在利用ESR測定出的來源於g值為2.001的信號的自旋的密度為3×10¹⁷個/cm³以下，較佳為5×10¹⁶個/cm³以下。第二氧化矽膜使用包含過剩氧的氧化矽膜。氮化矽膜使用氫及氨的釋放量少的氮化矽膜。另外，氮化矽膜使用不使氫、水以及氧透過或幾乎不使其透過的氮化矽膜。

上述電晶體例如可以應用於各種用途如顯示裝置、記憶體、CPU、顯示裝置等。

〈顯示裝置〉

以下說明應用上述電晶體的顯示裝置。

圖14A示出顯示裝置的一個例子。圖14A所示的顯示裝置包括：像素部701；掃描線驅動電路704；信號線驅動電路706；分別平行或大致平行地配置且其電位由掃描線驅動電路704控制的m個掃描線707；以及分別平行或大致平行地配置且其電位由信號線驅動電路706控制的n個信號線709。此外，像素部701包括配置為矩陣狀的多個像素703。此外，還包括沿著信號線709分別平行或大致平行地配置的電容線715。也可以沿著掃描線707分別平行或大致平行地配置電容線715。另外，有時將掃描線驅動電路704及信號線驅動電路706簡單地稱為驅動電路部。

各掃描線707與在像素部701中配置為m行n列的像素703中的配置在任一行的n個像素703電連接。此外，各信號線709與配置為m行n列的像素703中的配置在任一列的m個像素703電連接。m、n都是自然數。此外，各電容線715與配置為m行n列的像素703中的配置在任一行的n個像素703電連接。此外，當電容線715沿著信號線709分別平行或大致平行地配置時，電容線715與配置為m行n列的像素703中的配置在任一列的m個像素703電連接。

圖14B和圖14C示出能夠用於圖14A所示的顯示裝置的像素703的電路結構的一個例子。

圖141B所示的像素703包括液晶元件721、電晶體702和電容元件705。

根據像素703的規格適當地設定液晶元件721的一對電極中的一個的電位。根據被寫入的資料設定液晶元件721的配向狀態。此外，也可以對多個像素703的每一個所具有的液晶元件721的一對電極中的一個供應共同電位(公共電位)。此外，也可以對各行的像素703中的液晶元件721的一對電極中的一個分別供應不同電位。

液晶元件721是利用液晶的光學調變作用來控制光的透過或非透過的元件。此外，液晶的光學調變作用由施加到液晶的電場(包括橫向電場、縱向電場或斜向電場)控制。另外，作為能夠用於液晶元件721的液晶，可以舉出向列液晶、膽固醇相液晶、層列相液晶、熱致液晶、溶致液晶、鐵電液晶、反鐵電液晶等。

例如，作為包括液晶元件721的顯示裝置的顯示模式也可以使用如下模式：TN模式；VA模式；ASM(Axially Symmetric Aligned Micro-cell：軸對稱排列微單元)模式；OCB(Optically Compensated Birefringence：光學補償彎曲)模式；MVA模式；PVA(Patterned Vertical Alignment：垂直配向構型)模式；IPS模式；FFS模式；或TBA(Transverse Bend Alignment：橫向彎曲配向)模式等。但是，不侷限於此。

此外，也可以使用如下液晶元件，即包括包含呈現藍相(Blue Phase)的液晶和手性試劑的液晶組成物的液晶元件。呈現藍相的液晶具有回應速度快，為1msec 以下，並且由於其具有光學各向同性，所以不需要配向處理，且視角依賴性小等的特長。

在圖14B所示的像素703的結構中，電晶體702的源極電極和汲極電極中的一個與信號線709電連接，源極電極和汲極電極中的另一個與液晶元件721的一對電極中的另一個電連接。此外，電晶體702的閘極電極與掃描線707電連接。電晶體702具有藉由成為導通狀態或關閉狀態而對資料信號的資料的寫入進行控制的功能。注意，作為電晶體702可以使用上述電晶體中的任一個。

在圖14B所示的像素703的結構中，電容元件705的一對電極中的一個與被供應電位的電容線715電連接，另一個與液晶元件721的一對電極中的另一個電連接。此外，根據像素703的規格適當地設定電容線715的電位的值。電容元件705用作儲存被寫入的資料的儲存電容器。

例如，在包括圖14B的像素703的顯示裝置中，藉由掃描線驅動電路704依次選擇各行的像素703，來使電晶體702成為導通狀態而寫入資料信號的資料。

當電晶體702成為關閉狀態時，被輸入資料的像素703成為保持狀態。藉由按行依次進行上述步驟，可以顯示影像。

另外，圖14C所示的像素703包括：進行顯示元件的切換操作的電晶體733；控制像素的驅動的電晶體702；電晶體735；電容元件705；以及發光元件731。

電晶體733的源極電極和汲極電極中的一個與被施加資料信號的信號線709電連接。此外，電晶體702的閘極電極與被施加閘極信號的掃描線707電連接。

電晶體733具有藉由成為導通狀態或關閉狀態而對資料信號的資料的寫入進行控制的功能。

電晶體702的源極電極和汲極電極中的一個與用作陽極線的佈線737電連接，電晶體702的源極電極和汲極電極中的另一個與發光元件731中的一個電極電連接。此外，電晶體702的閘極電極與電晶體733的源極電極和汲極電極中的另一個以及電容元件705中的一個電極電連接。

電晶體702具有藉由成為導通狀態或關閉狀態而對流動發光元件731的電流進行控制的功能。注意，作為電晶體702可以使用上述電晶體中的任一個。

電晶體735的源極電極和汲極電極中的一個與被施加資料的參考電位的佈線739連接，電晶體735的源極電極和汲極電極中的另一個與發光元件731中的一個電極以及電容元件705的另一個電極電連接。此外，電晶體735的閘極電極與被施加閘極信號的掃描線707電連接。

電晶體735具有對流動發光元件731的電流進行調整的功能。例如，在因劣化等而增加發光元件731的內部電阻的情況下，藉由監視流動與電晶體735的源極電極和汲極電極中的一個連接的佈線739的電流，可以校正流動發光元件731的電流。

電容元件705的一對電極中的一個與電晶體702的源極電極和汲極電極中的另一個以及電晶體733的閘極電極電連接，電容元件705的一對電極中的另一個與電晶體735的源極電極和汲極電極中的另一個以及發光元件731的一個電極電連接。

在圖14C所示的像素703的結構中，電容元件705用作儲存被寫入的資料的儲存電容器。

發光元件731的一對電極中的一個與電晶體735的源極電極和汲極電極中的另一個、電容元件705的一對電極中的另一個以及電晶體733的源極電極和汲極電極中的另一個電連接。此外，發光元件731的一對電極中的另一個與用作陰極的佈線741電連接。

作為發光元件731，能夠使用例如有機電致發光元件(也稱為有機EL元件)等。注意，發光元件731並不限制於有機EL元件，也能夠使用由無機材料構成的無機EL元件。

另外，對佈線737和佈線741中的一個供應高電源電位VDD，而對佈線737和佈線741中的另一個供應低電源電位VSS。在圖14C所示的結構中，對佈線737施加高電源電位VDD，對佈線741施加低電源電位VSS。

在包括圖14C的像素703的顯示裝置中，藉由掃描線驅動電路704依次選擇各行的像素703，來使電晶體702成為導通狀態而寫入資料信號的資料。

當電晶體702成為關閉狀態時，被輸入資料的像素703成為保持狀態。再者，由於電晶體702與電容元件705連接，所以可以長時間保持被寫入的資料。此外，由電晶體733控制流動源極電極和汲極電極之間的電流大小，發光元件731發射出亮度與流動的電流大小對應的光。藉由按行依次進行上述步驟，可以顯示影像。

接著，說明顯示裝置所包括的元件基板的具體結構。在此，對將液晶元件用於像素703的液晶顯示裝置的具體例子進行說明。這裡，圖15A示出圖14B所示的像素703的俯視圖。

在圖15A中，掃描線707在與信號線709大致正交的方向(圖式中的上下方向)上延伸地設置。信號線709在與掃描線707大致正交的方向(圖式中的左右方向)上延伸地設置。電容線715在與信號線平行的方向上延伸地設置。另外，掃描線707與掃描線驅動電路704(參照圖14A)電連接，並且信號線709及電容線715與信號線驅動電路706(參照圖14A)電連接。

電晶體702設置在掃描線707和信號線709的交叉區域。可以將與上述電晶體相同的結構的電晶體用於電晶體702。另外，掃描線707中的與氧化物半導體膜817a重疊的區域用作電晶體702的閘極電極，在圖15B及圖15C中將其表示為閘極電極813。另外，信號線709中的與氧化物半導體膜817a重疊的區域用作電晶體702 的源極電極或汲極電極，在圖15B中將其表示為電極819。另外，在圖15A所示的俯視圖中，掃描線707的端部位於氧化物半導體膜817a的端部的外側。由此，掃描線707用作阻擋來自背光等光源的光的遮光膜。其結果是，電晶體所包括的氧化物半導體膜817a不被照射光而電晶體的電特性的變動可以得到抑制。

此外，電極820在開口部893中與電極892連接。電極892由具有透光性的導電膜形成，用作像素電極。

電容元件705與電容線715連接。另外，電容元件705由形成在閘極絕緣膜上的導電膜817b、設置在電晶體702上的介電膜以及電極892構成。介電膜使用氮化物絕緣膜形成。由於導電膜817b、氮化物絕緣膜及電極892分別具有透光性，所以電容元件705具有透光性。

因為像這樣電容元件705具有透光性，所以可以在像素703中形成較大(大面積)的電容元件705。由此，可以獲得提高孔徑比(典型地提高為55%以上，較佳為60%以上)並具有較大的電荷容量的顯示裝置。例如，解析度高的顯示裝置在像素的面積小時電容元件的面積也小。因此，在解析度高的顯示裝置中，能夠儲存在電容元件中的電荷容量變小。但是，由於上述顯示裝置的電容元件705具有透光性，所以可以在各像素中獲得充分的電荷容量，並提高孔徑比。典型的是，適當地用於像素密度為 200ppi以上，較佳為300ppi以上，更佳為500ppi以上的高解析度的顯示裝置。

另外，本發明的一個方式在高解析度的顯示裝置中也可以提高孔徑比，因此可以有效地利用背光等光源的光，由此可以降低顯示裝置的耗電量。

接著，圖15B和圖15C示出沿著圖15A的點劃線A-B、點劃線C-D的剖面圖。注意，點劃線A-B的剖面圖示出電晶體702的通道長度方向、電晶體702與用作像素電極的電極892的連接部以及電容元件705a，點劃線C-D的剖面圖示出電晶體702的通道寬度方向以及閘極電極813與閘極電極891的連接部。

圖15B和圖15C所示的電晶體702是通道蝕刻型電晶體，其包括：設置在基板811上的閘極電極813；形成在基板811及閘極電極813上的閘極絕緣膜815；隔著閘極絕緣膜815與閘極電極813重疊的氧化物半導體膜817a；以及與氧化物半導體膜817a接觸的電極819及電極820。另外，在閘極絕緣膜815、氧化物半導體膜817a、電極819及電極820上形成有氧化物絕緣膜883，在氧化物絕緣膜883上形成有氧化物絕緣膜885。在閘極絕緣膜815、氧化物絕緣膜883、氧化物絕緣膜885及電極820上形成有氮化物絕緣膜887。此外，在氮化物絕緣膜887上形成有電極819和電極820中的一個(在此，與電極820連接的電極892)以及閘極電極891。注意，電極892用作像素電極。

此外，閘極絕緣膜815使用氮化物絕緣膜815a及氧化物絕緣膜815b形成。氧化物絕緣膜815b在重疊於氧化物半導體膜817、電極819、電極820及氧化物絕緣膜883的區域中形成。

如點劃線C-D的剖面圖所示，在設置在氮化物絕緣膜815a及氮化物絕緣膜887中的開口部894中閘極電極891與閘極電極813連接。換言之，閘極電極813及閘極電極891具有相同的電位。

在電晶體702上形成有分離為各個電晶體的氧化物絕緣膜883及氧化物絕緣膜885。被分離的氧化物絕緣膜883及氧化物絕緣膜885重疊於氧化物半導體膜817a。在點劃線C-D所示的通道寬度方向的剖面圖中，氧化物絕緣膜883及氧化物絕緣膜885的端部位於氧化物半導體膜817a的外側。在通道寬度方向上，在氧化物半導體膜817a的一個側面以及另一個側面的外側，閘極電極891隔著氧化物絕緣膜883、氧化物絕緣膜885以及氮化物絕緣膜887與氧化物半導體膜817a的側面相對。氮化物絕緣膜887以覆蓋氧化物絕緣膜883及氧化物絕緣膜885的頂面及側面的方式形成，接觸於氮化物絕緣膜815a。

在電晶體702中，氮化物絕緣膜815a與氮化物絕緣膜887以在其內側包括氧化物半導體膜817及氧化物絕緣膜885的方式接觸。氮化物絕緣膜815a及氮化物絕緣膜887的氧的擴散係數小，並且對氧具有阻擋性，由此可以使氧化物絕緣膜885所包含的氧的一部分高效地移動到氧化物半導體膜817，從而可以減少氧化物半導體膜817的氧缺陷量。此外，氮化物絕緣膜815a及氮化物絕緣膜887對水、氫等具有阻擋性，因此可以防止水、氫等從外部混入到氧化物半導體膜817。其結果是，電晶體702成為可靠性高的電晶體。

電容元件705a使用形成在閘極絕緣膜815上的導電膜817b、氮化物絕緣膜887以及電極892而構成。在電容元件705a中，導電膜817b是與氧化物半導體膜817a同時形成的膜，且是藉由包含雜質來提高導電性的膜。或者，導電膜817b是與氧化物半導體膜817a同時形成的膜，且是藉由包含雜質並因電漿損傷等而形成氧缺陷來提高導電性的膜。

雖然氧化物半導體膜817a及導電膜817b都形成在閘極絕緣膜815上，但是它們的雜質濃度不同。明確而言，導電膜817b的雜質濃度高於氧化物半導體膜817a的雜質濃度。例如，氧化物半導體膜817a中的氫濃度低於5×10¹⁹atoms/cm³，較佳低於5×10¹⁸atoms/cm³，更佳為1×10¹⁸atoms/cm³以下，進一步較佳為5×10¹⁷atoms/cm³以下，更進一步較佳為1×10¹⁶atoms/cm³以下，導電膜817b中的氫濃度為8×10¹⁹以上，較佳為1×10²⁰atoms/cm³以上，更佳為5×10²⁰以上。此外，導電膜817b中的氫濃度為氧化物半導體膜817a中的氫濃度的兩倍，較佳為十倍以上。

導電膜817b的電阻率低於氧化物半導體膜817a的電阻率。導電膜817b的電阻率較佳為氧化物半導體膜817a的電阻率的1×10^-8倍以上且低於1×10^-1倍，典型的為1×10^-3Ωcm以上且低於1×10⁴Ωcm，更佳為1×10^-3Ωcm以上且低於1×10^-1Ωcm。

導電膜817b例如也可以在導電膜817b上形成氮化物絕緣膜887時施加電漿損傷來形成。注意，因為氮化物絕緣膜887的氫濃度高，所以在施加電漿損傷的同時使導電膜817b的氫濃度增加。在氧化物半導體膜中，在氫侵入氫或氧缺陷的地點時有時生成載子。因此，有時因氮化物絕緣膜887的作用而可以提高氧化物半導體膜的載子密度，從而可以形成導電膜817b。

在形成電晶體的氧化物半導體膜的同時形成電容元件的一個電極。此外，將用作像素電極的導電膜用於電容元件的另一個電極。因此，不需要為了形成電容元件還形成新的導電膜的製程，從而可以減少製程。此外，因為一對電極具有透光性，所以電容元件具有透光性。其結果是，可以增大電容元件的佔有面積並提高像素的孔徑比。

如上所述，可以得到具有優良的顯示性能的顯示裝置。

〈記憶體1〉

以下，參照圖16A和圖16B說明作為包括上述電晶體的半導體記憶體裝置的記憶單元的電路結構及其工作。

注意，半導體記憶體裝置除了包括記憶單元有時還包括配置於其他基板上的驅動電路和電源電路等。

圖16A是示出記憶單元500的一個例子的電路圖。

圖16A所示的記憶單元500包括電晶體511、電晶體512、電晶體513以及電容元件514。雖然在圖16A中省略圖示，但是實際上將多個記憶單元500設置為矩陣狀。

電晶體511的閘極與寫入字線WWL連接。此外，電晶體511的源極和汲極中的一個與位元線BL連接。此外，電晶體511的源極和汲極中的另一個與浮動節點FN連接。

電晶體512的閘極與浮動節點FN連接。此外，電晶體512的源極和汲極中的一個與電晶體513的源極和汲極中的一個連接。此外，電晶體512的源極和汲極中的另一個與電源線SL連接。

電晶體513的閘極與讀出字線RWL連接。此外，電晶體512的源極和汲極中的另一個與位元線BL連接。

電容元件514的一個電極與浮動節點FN連接。此外，電容元件514的另一個電極被供應固定電位。

寫入字線WWL被供應字信號。

字信號是為了將位元線BL的電壓供應到浮動節點FN而使電晶體511成為導通狀態的信號。

注意，“將資料寫入記憶單元”是指藉由控制供應到寫入字線WWL的字信號使浮動節點FN的電位成為對應於位元線BL的電壓的電位。此外，“從記憶單元讀出資料”是指藉由控制供應到讀出字線RWL的讀出信號使位元線BL的電壓成為對應於浮動節點FN的電位的電壓。

對位元線BL供應多值資料。此外，對位元線BL供應用來讀出資料的放電電壓V_discharge。

多值資料是k位元(bit)(k是2以上的整數)的資料。明確而言，2位元的資料是四值資料，該資料是具有四個階段的電壓中的任一個的信號。

放電電壓V_discharge是為了讀出資料而對位元線BL供應的電壓。此外，在供應放電電壓V_discharge之後，位元線BL成為電浮動狀態。此外，放電電壓V_discharge是為了使位元線BL初始化而對位元線BL供應的電壓。

對讀出字線RWL供應讀出信號。

讀出信號是為了選擇性地從記憶單元讀出資料而對電晶體513的閘極供應的信號。

浮動節點FN相當於將電容元件514的一個電極、電晶體511的源極和汲極中的另一個電極以及電晶體512的閘極連接的佈線上的任一個節點。

浮動節點FN的電位是由位元線BL供應的根據多值資料的電位。此外，藉由使電晶體511處於非導通狀態而使浮動節點FN處於電浮動狀態。

對電源線SL供應比供應到位元線BL的放電電壓V_discharge更高的預充電電壓V_precharge。

至少在從記憶單元500讀出資料的期間中，電源線SL的電壓為預充電電壓V_precharge即可。因此，可以採用如下結構：在將資料寫入記憶單元500的期間及/或不進行資料的讀出或寫入的期間中，將電源線SL的電壓設定為放電電壓V_discharge，並使位元線BL與電源線SL為等電位。藉由採用該結構，可以降低在位元線BL與電源線SL之間流動的微小的貫通電流。

另外，作為其他結構，也可以採用對電源線SL供應作為預充電電壓V_precharge的恆電壓的結構。藉由採用該結構，就不需要將電源線SL的電壓在預充電電壓V_precharge與放電電壓V_discharge之間切換，因此可以降低電源線SL的充放電時所需的功耗。

供應到電源線SL的預充電電壓V_precharge是使供應到位元線BL的放電電壓V_discharge藉由經由電晶體512及電晶體513的充電而變化的電壓。

電晶體511用作藉由切換其導通狀態和非導通狀態來控制資料的寫入的開關。此外，電晶體511具有藉由將其保持為非導通狀態來保持根據寫入的資料的電位的功能。注意，對電晶體511為n通道型電晶體的情況進行說明。

電晶體511較佳為使用當處於非導通狀態時流動在源極與汲極之間的電流(關態電流)較低的電晶體。

在圖16A所示的記憶單元500的結構中，藉由將其保持為非導通狀態來保持根據寫入的資料的電位。因此，作為抑制因浮動節點FN中的電荷的移動而引起的電位變動的開關，尤其較佳為使用關態電流低的電晶體。在後面說明對關態電流低的電晶體的關態電流進行評價的方法。

電晶體511是關態電流低的電晶體，藉由使其保持非導通狀態使記憶單元500成為非揮發性記憶體。因此，直到電晶體511再次處於導通狀態為止，寫入記憶單元500的資料能夠被持續保持在浮動節點FN。

電晶體512具有根據浮動節點FN的電位使汲極電流Id在源極與汲極之間流動的功能。注意，在圖16A所示的記憶單元500的結構中，在電晶體512的源極與汲極之間流動的汲極電流Id是在位元線BL與電源線SL之間流動的電流。此外，也將電晶體512稱為第二電晶體。注意，對電晶體512為n通道型電晶體的情況進行說明。

另外，電晶體513具有根據讀出字線RWL的電位使汲極電流Id在源極與汲極之間流動的功能。注意，在圖16A所示的記憶單元500的結構中，在電晶體513的源極與汲極之間流動的汲極電流Id是在位元線BL與電源線SL之間流動的電流。此外，也將電晶體513稱為第三電晶體。注意，對電晶體513為n通道型電晶體的情況進行說明。

電晶體512及電晶體513較佳為使用臨界電壓的偏差小的電晶體。在此，臨界電壓的偏差小的電晶體是指當在同一製作過程中製作電晶體時，能夠以所允許的臨界電壓的差為20mV以內的條件形成的電晶體。明確而言，可以舉出由單晶矽形成通道的電晶體。臨界電壓的偏差是越小越好，但即使是上述使用單晶矽形成的電晶體，臨界電壓的差也有可能殘留20mV左右。

接著，說明圖16A所示的記憶單元500的工作。

圖16B所示的時序圖示出供應到圖16A所示的寫入字線WWL、讀出字線RWL、浮動節點FN、位元線BL以及電源線SL的各信號的變化。

在圖16B所示的時序圖中，示出初始狀態的期間T1以及為了讀出資料將位元線BL充電的期間T2。

在圖16B所示的期間T1中，首先進行位元線BL的放電。此時，對寫入字線WWL供應L位準的電位。此外，對讀出字線RWL供應L位準的電位。此外，浮動節點FN保持對應於多值資料的電位。此外，對位元線BL供應放電電壓V_discharge。此外，對電源線SL供應預充電電壓V_precharge。

另外，在圖16B中，作為多值資料的一個例子，示出2位元資料，即四值資料。明確而言，在圖16B 中，示出四值資料(V₀₀、V₀₁、V₁₀、V₁₁)，該四值資料能夠以四個階段的電位來表示。

在對位元線BL供應放電電壓V_discharge之後，位元線BL成為電浮動狀態。也就是說，位元線BL成為因電荷的充電或放電而產生電位的變動的狀態。該浮動狀態可以藉由將對位元線BL供應電位的開關關閉來實現。

接著，在圖16B所示的期間T2中，為了讀出資料而進行位元線BL的充電。此時，與之前的期間同樣，對寫入字線WWL供應L位準的電位。此外，對讀出字線RWL供應H位準。此外，與之前的期間同樣，浮動節點FN保持對應於多值資料的電位。此外，位元線BL的放電電壓V_discharge根據浮動節點FN的電位上升。此外，與之前的期間同樣，對電源線SL供應預充電電壓V_precharge。

電晶體513根據讀出字線RWL的電位的變化成為導通狀態。因此，電晶體512的源極和汲極中的一個的電位的降低而成為放電電壓V_discharge。

電晶體512是n通道型電晶體，電晶體512的源極和汲極中的一個的電位降低而成為放電電壓V_discharge，導致閘極與源極之間的電壓(閘極電壓)的絕對值變大。隨著該閘極電壓的上升，在電晶體512及電晶體513中，汲極電流Id在源極與汲極之間流動。

藉由使汲極電流Id在電晶體512及電晶體513中流動，電源線SL的電荷被充電到位元線BL。電晶體512的源極的電位及位元線BL的電位因充電而上升。由於電晶體512的源極的電位的上升，導致電晶體512的閘極電壓逐漸變小。

在期間T2中流動的汲極電流Id在閘極電壓為電晶體512的臨界電壓時停止流動。因此，位元線BL的電位上升，在電晶體512的閘極電壓為臨界電壓時位元線BL的充電結束，位元線BL的電位成為恆電位。此時的位元線BL的電位大致是浮動節點FN的電位與臨界電壓之差。

也就是說，可以藉由將浮動節點FN的電位的高低反映來得到因充電而變化的位元線BL的電位。藉由將該電位的不同用來判斷多值資料，可以將寫入到記憶單元500的多值資料讀出。

如上所述，能夠以不根據多值資料的個數切換用來讀出資料的信號的方式從記憶單元讀出多值資料。

〈記憶體2〉

以下，參照圖17A和圖17B說明與記憶體1不同的半導體記憶體裝置的電路結構及其工作。

在圖17A中，作為本發明的一個方式的半導體記憶體裝置示出記憶體裝置600。圖17A所示的記憶體裝置600包括記憶元件部602、第一驅動電路604以及第二驅動電路606。

在記憶元件部602中，多個記憶元件608配置為矩陣狀。在圖17A所示的例子中，記憶元件部602配置有5行6列的記憶元件608。

第一驅動電路604及第二驅動電路606控制對記憶元件608供應信號，在進行讀出時取得來自記憶元件608的信號。例如，作為第一驅動電路604使用字線驅動電路，作為第二驅動電路606使用位元線驅動電路。但是，不侷限於此，作為第一驅動電路604也可以使用位元線驅動電路，作為第二驅動電路606也可以使用字線驅動電路。

此外，第一驅動電路604與第二驅動電路606分別藉由記憶元件608和佈線電連接。

記憶元件608包括揮發性記憶體及非揮發性記憶體。圖17B示出記憶元件608的具體電路結構的一個例子。圖17B所示的記憶元件608包括第一記憶體電路610及第二記憶體電路612。

第一記憶體電路610包括第一電晶體614、第二電晶體616、第三電晶體618、第四電晶體620、第五電晶體622以及第六電晶體624。

首先，說明第一記憶體電路610的結構。第一電晶體614的源極和汲極中的一個電連接於第一端子630，第一電晶體614的閘極電連接於第二端子632。第二電晶體616的源極和汲極中的一個電連接於高電位電源線Vdd，第二電晶體616的源極和汲極中的另一個電連接於第一電晶體614的源極和汲極中的另一個、第三電晶體 618的源極和汲極中的一個及第一資料保持部640。第三電晶體618的源極和汲極中的另一個電連接於低電位電源線Vss。第二電晶體616的閘極和第三電晶體618的閘極電連接於第二資料保持部642。

第四電晶體620的源極和汲極中的一個電連接於第三端子634，第四電晶體620的閘極電連接於第四端子636。第五電晶體622的源極和汲極中的一個電連接於高電位電源線Vdd，第五電晶體622的源極和汲極中的另一個電連接於第四電晶體620的源極和汲極中的另一個、第六電晶體624的源極和汲極中的一個、第二資料保持部642。第六電晶體624的源極和汲極中的另一個電連接於低電位電源線Vss。第五電晶體622的閘極和第六電晶體624的閘極電連接於第一資料保持部640。

第一電晶體614、第三電晶體618、第四電晶體620及第六電晶體624是n通道型電晶體。

第二電晶體616及第五電晶體622是p通道型電晶體。

第一端子630電連接於位元線。第二端子632電連接於第一字線。第三端子634電連接於反轉位元線。第四端子636電連接於第一字線。

藉由具有如上所說明的結構，第一記憶體電路610構成SRAM。就是說，第一記憶體電路610是揮發性記憶體。在本發明的一個方式的記憶體裝置600中，設置在第一記憶體電路610中的第一資料保持部640及第二資料保持部642電連接於第二記憶體電路612。

第二記憶體電路612包括第七電晶體626以及第八電晶體628。

接著，說明第二記憶體電路612的結構。第七電晶體626的源極和汲極中的一個電連接於第二資料保持部642，第七電晶體626的源極和汲極中的另一個電連接於第一電容元件648的一個電極。低電位電源線Vss電連接於第一電容元件648的另一個電極。第八電晶體628的源極和汲極中的一個電連接於第一資料保持部640，第八電晶體628的源極和汲極中的另一個電連接於第二電容元件650中的一個電極。低電位電源線Vss電連接於第二電容元件650的另一個電極。第七電晶體626的閘極和第八電晶體628的閘極電連接於第五端子638。

第五端子638電連接於第二字線。注意，既可以採用根據第一字線和第二字線中的一個的工作而控制第一字線和第二字線中的另一個的信號的結構，又可以採用分別獨立地控制第一字線和第二字線的結構。

第七電晶體626及第八電晶體628是關態電流低的電晶體。注意，雖然在圖17B所例示的結構中第七電晶體626及第八電晶體628是n通道型電晶體，但是不侷限於此。

在第七電晶體626與第一電容元件648中的一個電極之間形成有第三資料保持部644。在第八電晶體628與第二電容元件650中的一個電極之間形成有第四資料保持部646。由於第七電晶體626及第八電晶體628的關態電流小，所以可以長時間保持第三資料保持部644及第四資料保持部646中的電荷。就是說，第二記憶體電路612是非揮發性記憶體。

第七電晶體626及第八電晶體628都是關態電流低的電晶體。

如上所述，第一記憶體電路610是揮發性記憶體，第二記憶體電路612是非揮發性記憶體，作為第一記憶體電路610的資料保持部的第一資料保持部640及第二資料保持部642藉由關態電流低的電晶體電連接於作為第二記憶體電路612的資料保持部的第三資料保持部644及第四資料保持部646。因此，藉由控制關態電流低的電晶體的閘極電位，可以將第一記憶體電路610的資料備份在第二記憶體電路612的資料保持部中。另外，藉由使用關態電流的電晶體，即使在對記憶元件608沒有供應電力的情況下也可以在第三資料保持部644及第四資料保持部646中長期間保持儲存資料。

如上所述，在圖17B所示的記憶元件608中，可以將揮發性記憶體的資料備份在非揮發性記憶體中。

此外，因為第一記憶體電路610構成SRAM，所以被要求高速工作。另一方面，第二記憶體電路612在停止電力的供應之後被需要長期間保持資料。藉由使用能夠進行高速工作的電晶體形成第一記憶體電路 610並且使用關態電流低的電晶體形成第二記憶體電路612，可以實現上述結構。例如，利用使用矽的電晶體形成第一記憶體電路610，利用使用氧化物半導體膜的電晶體形成第二記憶體電路612，即可。

在本發明的一個方式的記憶體裝置600中，在使第一電晶體614及第四電晶體620導通而將資料寫入到作為揮發性記憶體的第一記憶體電路610的資料保持部時，在第二記憶體電路612所包括的第七電晶體626及第八電晶體628處於導通狀態的情況下，將電荷儲存在第二記憶體電路612所包括的第一電容元件648及第二電容元件650中，以使第一記憶體電路610的資料保持部(第一資料保持部640及第二資料保持部642)保持所定的電位。由此，在將資料寫入到第一記憶體電路610的資料保持部時，在第七電晶體626和第八電晶體628處於導通狀態的情況下，阻礙記憶元件608的高速工作。此外，當利用使用矽的電晶體形成第二記憶體電路612時，難以充分降低關態電流，所以不容易長期間在第二記憶體電路612中保持儲存資料。

於是，在本發明的一個方式的半導體記憶體裝置中，在將資料寫入到第一記憶體電路610的資料保持部(揮發性記憶體)時，使配置在第一記憶體電路610的資料保持部與第二記憶體電路612的資料保持部之間的電晶體(即，第七電晶體626及第八電晶體628)關閉。由此，實現記憶元件608的高速工作。此外，在對第一記憶體電路610的資料保持部不進行寫入及讀出(即，第一電晶體614及第四電晶體620處於關閉狀態)的情況下，使配置在第一記憶體電路610的資料保持部與第二記憶體電路612的資料保持部之間的電晶體導通。

以下示出對記憶元件608的揮發性記憶體寫入資料時的具體工作。首先，使處於導通狀態的第七電晶體626及第八電晶體628關閉。接著，使第一電晶體614及第四電晶體620導通，對第一記憶體電路610的資料保持部(第一資料保持部640及第二資料保持部642)供應所定的電位，然後使第一電晶體614及第四電晶體620關閉。之後，使第七電晶體626及第八電晶體628導通。由此，在第二記憶體電路612的資料保持部中，對應於保持在第一記憶體電路610的資料保持部中的資料的資料被保持。

另外，在使第一電晶體614及第四電晶體620導通以至少對第一記憶體電路610的資料保持部寫入資料時，使第二記憶體電路612所包括的第七電晶體626及第八電晶體628關閉。但是，在使第一電晶體614及第四電晶體620導通以從第一記憶體電路610的資料保持部讀出資料時，第二記憶體電路612所包括的第七電晶體626及第八電晶體628可以為關閉或導通。

此外，在停止對記憶元件608供應電力的情況下，在剛停止對記憶元件608供應電力之前，使配置在第一記憶體電路610的資料保持部與第二記憶體電路612 的資料保持部之間的電晶體(即，第七電晶體626及第八電晶體628)關閉，進行保持在第二記憶體電路612中的資料的非揮發性化。在剛停止對揮發性記憶體供應電力之前使第七電晶體626及第八電晶體628關閉的單元既可以安裝在第一驅動電路604及第二驅動電路606中，又可以設置在控制這些驅動電路的另一個控制電路中。

在此，在配置在第一記憶體電路610的資料保持部與第二記憶體電路612的資料保持部之間的第七電晶體626及第八電晶體628中，既可以按每個記憶元件切換導通和關閉，又可以將記憶元件部602分為幾個塊而按每個塊切換導通和關閉。

當將第一記憶體電路610用作SRAM時，使配置在第一記憶體電路610的資料保持部與第二記憶體電路612的資料保持部之間的電晶體關閉，由此在第一記憶體電路610中可以保持資料而在第二記憶體電路612所包括的第一電容元件648及第二電容元件650中不儲存電荷，從而可以使記憶元件608高速工作。

另外，在本發明的一個方式的記憶體裝置600中，也可以在停止對記憶體裝置600供應電力(遮斷記憶體裝置600的電源)之前，只有使最後重寫資料的記憶元件608所包括的配置在第一記憶體電路610的資料保持部與第二記憶體電路612的資料保持部之間的電晶體導通。此時，藉由將最後重寫資料的記憶元件608的位址儲存在外部記憶體中，可以順利地進行備份。

但是，本發明的一個方式的半導體記憶體裝置的驅動方法不侷限於上述說明。

如上所述，可以使記憶體裝置600高速工作。此外，因為只有在一部分的記憶元件中進行資料的備份，連所以可以抑制耗電量。

注意，在此，雖然作為揮發性記憶體使用了SRAM，但是並不侷限於此，也可以使用其他的揮發性記憶體。

〈CPU〉

圖18A至圖18C是示出將上述電晶體或半導體記憶體裝置用於至少其一部分的CPU的具體結構的方塊圖。

圖18A所示的CPU在基板1190上包括：ALU1191(Arithmetic logic unit：算術邏輯單元)；ALU控制器1192；指令解碼器1193；中斷控制器1194；時序控制器1195；暫存器1196；暫存器控制器1197；匯流排介面1198(Bus I/F)；可改寫的ROM1199；以及ROM介面1189(ROM I/F)。作為基板1190，使用半導體基板、SOI基板及玻璃基板等。ROM1199和ROM介面1189可以設置在另一晶片上。當然，圖18A所示的CPU只是將其結構簡化而示出的一個例子，並且實際上的CPU根據其用途具有多種結構。

藉由匯流排介面1198輸入到CPU的指令輸入到指令解碼器1193且被進行解碼之後，輸入到ALU控制器1192、中斷控制器1194、暫存器控制器1197和時序控制器1195。

根據被解碼的指令，ALU控制器1192、中斷控制器1194、暫存器控制器1197、時序控制器1195進行各種控制。明確而言，ALU控制器1192產生用來控制ALU1191的工作的信號。另外，當CPU在執行程式時，中斷控制器1194根據其優先度或遮罩狀態而判斷來自外部的輸入/輸出裝置或週邊電路的中斷要求，且處理該要求。暫存器控制器1197產生暫存器1196的位址，並根據CPU的狀態進行從暫存器1196的讀出或對暫存器1196的寫入。

另外，時序控制器1195產生控制ALU1191、ALU控制器1192、指令解碼器1193、中斷控制器1194以及暫存器控制器1197的工作時序的信號。例如，時序控制器1195具備根據基準時脈信號CLK1產生內部時脈信號CLK2的內部時脈產生部，將內部時脈信號CLK2供應到上述各種電路。

在圖18A所示的CPU中，在暫存器1196中設置有記憶單元。作為暫存器1196的記憶單元，可以使用上述電晶體。

在圖18A所示的CPU中，暫存器控制器1197根據來自ALU1191的指示，進行暫存器1196中的保持工作的選擇。換言之，在暫存器1196所具有的記憶單元中，選擇利用正反器進行資料的保持還是利用電容元件進行資料的保持。當選擇利用正反器進行資料的保持時，進行對暫存器1196中的記憶單元的電源電壓的供應。當選擇利用電容元件進行資料保持時，進行對電容元件的資料改寫，而可以停止對暫存器1196內的記憶單元的電源電壓的供應。

如圖18B或圖18C所示那樣，藉由在記憶單元群與被供應高電源電位VDD或低電源電位VSS的節點之間設置切換元件，可以停止電源電壓的供應。以下說明圖18B和圖18C所示的電路。

在圖18B和圖18C中示出一種作為控制對記憶單元供應電源電位的切換元件使用上述電晶體的記憶體裝置。

圖18B所示的記憶體裝置包括切換元件1141以及具有多個記憶單元1142的記憶單元群1143。明確而言，各記憶單元1142可以使用上述電晶體。高電源電位VDD藉由切換元件1141被供應到記憶單元群1143所具有的各記憶單元1142。並且，信號IN的電位和低電源電位VSS的電位被供應到記憶單元群1143所具有的各記憶單元1142。

在圖18B中，作為切換元件1141使用上述電晶體，該電晶體的開關受控於供應到其閘極電極層的信號SigA。

此外，在圖18B中，示出切換元件1141只具有一個電晶體的結構，但是不侷限於此，也可以具有多個電晶體。當切換元件1141具有多個用作切換元件的電晶體時，既可以將上述多個電晶體並聯，又可以將上述多個電晶體串聯，還可以組合並聯和串聯。

此外，在圖18B中，由切換元件1141控制對記憶單元群1143所包含的各記憶單元1142供應高電源電位VDD，但是也可以由切換元件1141控制供應低電源電位VSS。

另外，圖18C示出記憶體裝置的一個例子，其中低電源電位VSS藉由切換元件1141被供應到記憶單元群1143所具有的各記憶單元1142。由切換元件1141可以控制對記憶單元群1143所具有的各記憶單元1142供應低電源電位VSS。

在記憶單元群與被施加高電源電位VDD或低電源電位VSS的節點之間設置切換元件，當暫時停止CPU的工作，停止電源電壓的供應時也可以保持資料，由此可以降低耗電量。明確而言，例如，在個人電腦的使用者停止對鍵盤等輸入裝置輸入資訊的期間中也可以停止CPU的工作，由此可以降低耗電量。

在此，以CPU為例子進行說明，但是也可以應用於DSP(Digital Signal Processor：數位訊號處理器)、定製LSI、FPGA(Field Programmable Gate Array：現場可程式邏輯閘陣列)等的LSI。

〈設置的例子〉

在圖19A的電視機8000中，外殼8001組裝有顯示部8002，利用顯示部8002可以顯示影像，並且從揚聲器部8003可以輸出聲音。

電視機8000也可以具備接收機及數據機等。電視機8000可以藉由利用接收機，接收一般的電視廣播。再者，藉由數據機連接到有線或無線方式的通信網路，也可以進行單向(從發送者到接收者)或雙向(發送者和接收者之間或接收者之間等)的資訊通信。

此外，電視機8000也可以具備用來進行資訊通信的CPU、記憶體等。電視機8000也可以使用上述顯示裝置、記憶體或CPU。

在圖19A中，警報裝置8100是一種住宅用火災警報器，該警報器具有檢測部以及微型電腦8101。微型電腦8101包括使用上述電晶體的CPU。

在圖19A中，具有室內機8200及室外機8204的空調器包括使用上述電晶體的CPU。明確而言，室內機8200具有外殼8201、送風口8202、CPU8203等。在圖19A中，例示出CPU8203設置在室內機8200中的情況，但是CPU8203也可以設置在室外機8204中。或者，也可以在室內機8200和室外機8204的兩者中設置有CPU8203。藉由包括使用上述電晶體的CPU，可以使空調器實現低功耗化。

在圖19A中，電冷藏冷凍箱8300包括使用上述電晶體的CPU。明確而言，電冷藏冷凍箱8300包括外殼8301、冷藏室門8302、冷凍室門8303及CPU8304等。在圖19A中，CPU8304設置在外殼8301的內部。藉由包括使用上述電晶體的CPU，可以使電冷藏冷凍箱8300實現低功耗化。

圖19B及圖19C示出一種電動汽車的例子。電動汽車9700安裝有二次電池9701。二次電池9701的電力由控制電路9702調整輸出而供給到驅動裝置9703。控制電路9702由具有未圖示的ROM、RAM、CPU等的處理裝置9704控制。藉由包括使用上述電晶體的CPU，可以使電動汽車9700實現低功耗化。

驅動裝置9703是利用直流電動機或交流電動機的，或者將電動機和內燃機組合而構成的。處理裝置9704根據電動汽車9700的駕駛員的操作資訊(加速、減速、停止等)、行車資訊(爬坡、下坡等，或者行車中的車輪受到的負載等)等的輸入資訊，向控制電路9702輸出控制信號。控制電路9702利用處理裝置9704的控制信號調整從二次電池9701供應的電能控制驅動裝置9703的輸出。當安裝交流電動機時，雖然未圖示，但是還安裝有將直流轉換為交流的逆變器。

注意，在本實施方式中，描述了基本原理的一個例子。因此，可以將本實施方式的一部分或全部自由地組合於、應用於或替換為其他實施方式的一部分或全部而實施。

Claims

一種氧化物半導體膜，包含：多個平板狀粒子，該多個平板狀粒子每者具有在包含銦原子及氧原子的層的上方及下方設置包含鎵原子、鋅原子及氧原子的層的結構，其中，該多個平板狀粒子係被不規則地配置，且在該氧化物半導體膜的奈米束電子繞射圖案中觀察到多個周向分佈斑點。
如申請專利範圍第1項之氧化物半導體膜，其中，使用穿透式電子顯微鏡時觀察不到晶界。
如申請專利範圍第1項之氧化物半導體膜，其中，該多個平板狀粒子每者具有大於或等於0.5nm且小於或等於0.9nm的厚度、及大於或等於1nm且小於或等於3nm的平面的圓當量直徑。
如申請專利範圍第1項之氧化物半導體膜，其中，該多個平板狀粒子每者在原子排列中具有規則性。
如申請專利範圍第1項之氧化物半導體膜，其中，電子束的束徑係大於或等於1nm且小於或等於30nm。
如申請專利範圍第1項之氧化物半導體膜，其中，在該氧化物半導體膜的選區電子繞射圖案中觀察到光暈圖案。
一種半導體裝置，包含：閘極電極；氧化物半導體膜；在該閘極電極與該氧化物半導體膜之間的閘極絕緣層；以及各自電性連接於該氧化物半導體膜的源極電極與汲極電極，其中，該氧化物半導體膜包含多個平板狀粒子，該多個平板狀粒子每者具有在包含銦原子及氧原子的層的上方及下方設置包含鎵原子、鋅原子及氧原子的層的結構，該多個平板狀粒子係被不規則地配置，且在該氧化物半導體膜的奈米束電子繞射圖案中觀察到多個周向分佈斑點。
如申請專利範圍第7項之半導體裝置，其中，使用穿透式電子顯微鏡時觀察不到晶界。
如申請專利範圍第7項之半導體裝置，其中，該多個平板狀粒子每者具有大於或等於0.5nm且小於或等於0.9nm的厚度、及大於或等於1nm且小於或等於3nm的平面的圓當量直徑。
如申請專利範圍第7項之半導體裝置，其中，該多個平板狀粒子每者在原子排列中具有規則性。
如申請專利範圍第7項之半導體裝置，其中，電子束的束徑係大於或等於1nm且小於或等於30nm。
如申請專利範圍第7項之半導體裝置，其中，在該氧化物半導體膜的選區電子繞射圖案中觀察到光暈圖案。
一種氧化物半導體膜的製造方法，包含以下步驟：將多個平板狀粒子從包含銦、鎵、鋅之靶材分離，其中該多個平板狀粒子每者具有在包含銦原子及氧原子的層的上方及下方設置包含鎵原子、鋅原子及氧原子的層的結構；以及於基板上方不規則地沉積該多個平板狀粒子，其中，在該氧化物半導體膜的選區電子繞射圖案中觀察到光暈圖案。
如申請專利範圍第13項之氧化物半導體膜的製造方法，其中，該基板的溫度係高於或等於15℃且低於或等於35℃。
如申請專利範圍第13項之氧化物半導體膜的製造方法，其中，該包含銦、鎵、鋅之靶材具有InGaZnO₄之組成式。
如申請專利範圍第13項之氧化物半導體膜的製造方法，其中，該多個平板狀粒子的該分離係透過離子與該靶材的碰撞而發生。