TWI412035B - Recording method of magnetic memory element - Google Patents

Description

磁性記憶體元件的記錄方法

本發明係關於一種磁性記憶體元件的記錄方法，該磁性記憶體元件包含：記憶層，其係磁化方向可變化，將資訊作為磁體之磁化方向保持；及磁化基準層，其係對於記憶層中介絕緣層而設置，為磁化方向之基準；且藉由通過絕緣層而流於記憶層與磁化基準層之間之電流，進行資訊的記錄。

於電腦等資訊機器，作為隨機存取記憶體(Random Access Memory：隨機存取記憶體)係廣泛使用動作高速、可進行高密度記錄之DRAM(Dynamic RAM：動態RAM)。然而，由於DRAM為電源切斷後，資訊即消失的揮發性記憶體，因此強烈期待即使電源切斷仍可保持資訊、對機器之低消耗電力化不可或缺的非揮發性記憶體之高速化及高密度大容量化。

作為非揮發性記憶體，快閃記憶體等已實用化，但近年來，作為高速、大容量、低消耗電力之非揮發性記憶體，利用磁性電阻效果之磁性記憶體受到矚目而開發正在進展。例如利用通道磁性電阻(Tunnel Magnetoresistance；TMR)效果之磁性記憶體元件，亦即包含MTJ元件，藉由利用電流所激發之磁場來使記憶層之磁化方向反轉，以記錄資訊之磁性隨機存取記憶體(Magnetic RAM：MRAM)已實用化(例如Freescale Semiconductor公司製之MR2A16(商品名)等)。

圖9(a)係表示MTJ元件之基本構造及其記憶資訊之讀出動作之說明圖。如圖9(a)所示，MTJ元件100具有所謂磁性通道接合(Magnetic Tunnel Junction：MTJ)，其係於記憶層105與磁化基準層103之2種強磁層之間，夾持有非磁之薄絕緣層即通道絕緣層104之構造。記憶層105係包含具有單軸磁性各向異性之強磁導體，能以來自外部的作用使磁化方向變化，且將磁化方向作為資訊保持。例如該磁化方向對於磁化基準層103之磁化方向「平行」亦或「反平行」，係分別作為「0」及「1」之資訊記憶。

從MTJ元件100之資訊讀出係利用TMR效果，其係由於上述2種磁層之相對磁化方向之差異，對於通過通道絕緣層104而流於記憶層105與磁化基準層103之間之通道電流之電阻值會變化。該電阻值係於記憶層105之磁化方向與磁化基準層103之磁化方向平行時，取定最小值，於反平行時取定最大值。

圖9(b)係表示包含MTJ元件100之MRAM之記憶體胞(memory cell)的構造之一例之部分立體圖。於該MRAM，作為列布線之字元線及作為行布線之位元線配置成矩陣狀，於其等之各交點之位置配置有MTJ元件100，形成相當於1位元之記憶體胞。

於記憶體胞之上部，寫入用位元線122及讀出用位元線123係將層間絕緣膜夾於其間而設置，MTJ元件100相接於讀出用位元線123而配置於其下，進一步於MTJ元件100之引出電極層106之下，夾著絕緣層而配置有寫入用字元線121。

另一方面，於記憶體胞之下部，在例如矽基板等之半導體基板111設置MOS(Metal Oxide Semiconductor：金屬/氧化物/半導體)型場效電晶體，作為用以於讀出動作時選擇該記憶體胞之選擇用電晶體110。電晶體110之閘極電極115係將胞間相連而形成帶狀，其兼作讀出用字元線。而且，源極區域114係中介讀出用連接插塞107而連接於MTJ元件100之引出電極層106；汲極區域116係連接於作為讀出用之列布線之感測線124。

於如此所構成之MRAM，對期望之記憶體胞之MTJ元件100之資訊寫入(記錄)，係藉由分別於該記憶體胞所含之列之寫入用字元線121及行之寫入用位元線122流入寫入電流，於2條寫入用布線之交點的位置，產生由該等電流所造成之磁界的合成磁界而進行。藉由該合成磁界，期望之記憶體胞之MTJ元件100之記憶層105係往特定之磁化方向，亦即往對於磁化基準層103之磁化方向「平行」亦或「反平行」之方向磁化，進行資訊之寫入(記錄)。

而且，從MTJ元件100之資訊讀出係於包含有期望之記憶體胞之列之讀出用字元線，即於閘極電極115施加選擇信號，使該列之選擇用電晶體110全部為開啟(導通)狀態。配合此，於包含有期望之記憶體胞之行之讀出用位元線123與感測線124之間，施加讀出電壓。具結果，僅選擇期望之記憶體胞，該MTJ元件100之記憶層105之磁化方向之差異係作為利用TMR效果而流於MTJ元件100之通道電流的大小差異而檢測。通道電流係從感測線124取出往(省略圖示)周邊電路而測定。

TMR型之MRAM係利用根據奈米磁體特有之自旋依存傳導現象之磁性電阻效果，進行資訊讀出之非揮發性記憶體，由於藉由磁化方向之反轉進行重寫，因此實質上可進行無限次重寫，關於存取時間亦有報告為高速(參考例如R.Scheuerlein et al.,ISSCC Digest of Technical Papers,pp.128-129,Feb.2000)。

然而，在以電流磁界進行寫入之MRAM，為了重寫而須流有大量電流(例如數mA程度)，消耗電力變大。而且，若MTJ元件微細化，則重寫所必要之電流顯示出增大的趨勢，另一方面，由於寫入用布線變細，因此難以流入對重寫充分之電流。而且，若高積體化進展，於鄰接之其他記憶體胞誤寫入之確率變高。進一步由於分別需要寫入用布線及讀出用布線，因此構造上複雜。由於該等原因，限制以電流磁界進行寫入之MRAM之高密度大容量化。

因此，作為根據不同原理而對磁性記憶體元件之記憶層寫入(記錄)資訊之元件，於寫入時利用藉由自旋注入所進行之磁化反轉之磁性記憶體元件係受到矚目。自旋注入係藉由於磁化方向固定之強磁導電層(磁化基準層)流入電流，創造出包含自旋的方向偏向一方之電子集團之電流(自旋偏極電流：spin-polarized current)，並將該電流注入於磁化方向可變化之磁導電層(記憶層)之操作。如此一來，於自旋偏極電流流於記憶層時，藉由經自旋偏極之電子與構成記憶層之磁體之電子的相互作用，使記憶層之磁化方向與磁化基準層之磁化方向一致之力(力矩)會發揮作用。因此，藉由流入某臨限值以上之電流密度之自旋偏極電流，可使記憶層之磁化方向反轉(參考例如後述之專利文獻1及非專利文獻1)。

圖10係表示後述專利文獻2所示之磁化方向藉由包含自旋注入而反轉之MTJ元件(以下稱為自旋注入MTJ元件)、利用藉由自旋注入所造成之磁化反轉之MRAM(以下稱為自旋力矩MRAM)之構造之一例之部分立體圖。於該自旋力矩MRAM，作為列布線之字元線215及作為行布線之位元線218配置成矩陣狀，於其等之各交點之位置配置有1個自旋注入MTJ元件220，形成有相當於1位元之記憶體胞。圖10係表示記憶體胞4個份。

於下部之半導體基板211，後述之選擇用電晶體210形成於各記憶體胞，字元線215兼作選擇用電晶體210之閘極電極。而且，汲極區域216係於圖中左右之選擇用電晶體共通地形成，於該汲極區域216連接有列布線219。

圖11係表示自旋力矩MRAM之記憶體胞之構造之部分剖面圖。於記憶體胞之中央部，從下層依序疊層有基底層201、反強磁層202、磁化固定層203a、中間層203b、磁化基準層203c、通道絕緣層204、記憶層205及保護層206之各層，形成有自旋注入MTJ元件220。自旋注入MTJ元件220之層構成基本上係與通常之MTJ元件100相同。

磁化固定層203a、中間層203b及磁化基準層203c係疊層於反強磁層202之上，作為全體構成固定磁化層。包含強磁導體之磁化固定層203a之磁化方向係藉由反強磁層202而固定。同樣包含強磁導體之磁化基準層203c係中介非磁層之中間層203b而與磁化固定層203a形成反強磁結合。其結果，磁化基準層203c之磁化方向係固定於磁化固定層203a之磁化方向的相反方向。於圖11所示之例中，磁化固定層203a之磁化方向固定於朝左，磁化基準層203c之磁化方向固定於朝右。

若將固定磁化層製成上述疊層鐵構造，則可使固定磁化層對於外部磁界之感度降低，因此可抑制由於外部磁界所造成之固定磁化層的磁化變動，使MTJ元件之安定性提升。而且，由於從磁化固定層203a及磁化基準層203c所漏出之磁通相互抵銷，因此藉由調整該等之膜厚，可將從固定磁化層漏洩之磁通抑制在最少。

記憶層5係包含具有單軸磁性各向異性之強磁導體，以來自外部的作用可使磁化方向變化，且可將磁化方向作為資訊保持。例如該磁化方向對於磁化基準層203c之磁化方向「平行」亦或「反平行」，係分別作為「0」及「1」之資訊記憶。於磁化基準層203c與記憶層205之間，設置有非磁之薄絕緣層之通道絕緣層204，藉由磁化基準層203c、通道絕緣層204及記憶層205形成磁性通道接合(MTJ)。

另一方面，於記憶體胞之下部，在矽基板等之半導體基板211中經元件分離之井區域211a，作為用以選擇該記憶體胞之選擇用電晶體210而設置有包含閘極絕緣膜212、源極電極213、源極區域214、閘極電極215、汲極區域216及汲極電極217之MOS型場效電晶體。

如上述，選擇用電晶體210之閘極電極215係將胞(cell)間相連而形成為帶狀，並兼作作為第1列布線之字元線。而且，汲極電極217係連接於作為第2列布線之列布線219，源極電極213係中介連接插塞207而連接於自旋注入MTJ元件220之基底層201。另一方面，自旋注入MTJ元件220之保護層206係連接於設置在記憶體胞之上部、作為行布線之位元線218。

對期望之記憶體胞之自旋注入MTJ元件220記錄資訊時，於包含有期望之記憶體胞之列的字元線215施加選擇信號，使該列之選擇用電晶體210全部為開啟(導通)狀態。配合此，於包含有期望之記憶體胞之行的位元線218與列布線219之間，施加寫入電壓。其結果，選擇期望之記憶體胞，自旋偏極電流貫流於該自旋注入MTJ元件220之記憶層205，將記憶層205往特定之磁化方向磁化，進行資訊記錄。

此時，首先，自旋注入MTJ元件220之磁化基準層203c之磁化方向對於記憶層205之磁化方向處於「反平行」之狀態，藉由寫入使其反轉為記憶層205之磁化方向對於磁化基準層203c之磁化方向「平行」之狀態之情況時，如圖11所示，將臨限值以上之電流密度之寫入電流從記憶層205流往磁化基準層203c。藉此，作為實體而言，臨限值以上之電子密度之自旋偏極電子流會從磁化基準層203c流往記憶層205，引發磁化反轉。

相反地，使對於記憶層205之磁化方向處於「平行」狀態之磁化基準層203c之磁化方向反轉為「反平行」狀態之情況時，將臨限值以上之電流密度之寫入電流往上述之相反方向，亦即從磁化基準層203c流往記憶層205，作為實體而言，臨限值以上之電子密度之電子流會從記憶層205流往磁化基準層203c。

而且，來自自旋注入MTJ元件220之資訊讀出係與MTJ元件100同樣利用TMR效果來進行。自旋注入MTJ元件220之寫入及讀出兩者均利用記憶層205中之電子、與貫流該層之自旋偏極電流之相互作用，讀出係於自旋偏極電流之電流密度小的區域進行，寫入係於自旋偏極電流之電流密度大、超過臨限值之區域進行。

由於藉由自旋注入所進行之磁化反轉之可否係取決於自旋偏極電流之電流密度，因此於自旋注入MTJ元件220，記憶層之體積越小，與體積成比例，以更少的電流即可進行磁化反轉(參考非專利文獻1)。而且，於選擇用電晶體210所選擇之記憶體胞寫入資訊，因此與藉由電流磁場所進行之寫入不同，不會有於鄰接之其他胞誤寫入之虞。而且，於寫入及讀出可共用大部分之布線，因此構造簡化。進一步而言，由於比起磁場寫入，磁體形狀的影響更小，因此容易提高製造時之良率。從該等觀點來看，自旋力矩MRAM比起以電流磁場進行寫入之MRAM，更適於微細化、高密度大容量化。

然而，由於使用選擇用電晶體210進行寫入(記錄)，因此產生其他問題點。亦即，於寫入時可流於自旋注入MTJ元件220之電流係受到可流於選擇用電晶體210之電流(電晶體之飽和電流)限制。一般而言，隨著電晶體之閘極寬或閘極長變小，電晶體之飽和電流亦變小，因此為了確保對自旋注入MTJ元件220之寫入電流，選擇用電晶體210之小型化受到限制。因此，為了儘可能將選擇用電晶體210小型化，將自旋力矩MRAM最大限度地高密度大容量化，儘可能使寫入電流之臨限值減少係不可或缺。

而且，為了防止通道絕緣層204絕緣損壞，亦必須使寫入電流之臨限值減少。而且，為了減少MRAM之消耗電力，亦必須儘可能使寫入電流臨限值減少。

而藉由自旋注入所進行之磁化反轉所需要之電流之臨限值，就現象論而言顯示出與記憶層205之自旋制動常數α、飽和磁化量Ms之二次方及體積V成比例，與自旋注入效率η成反比。因此，藉由適當選擇該等，可降低磁化反轉所需要之電流之臨限值。

然而，另一方面，自旋注入MTJ元件220為了成為可靠之記憶體元件，必須確保記憶層205之記憶體保持特性(磁化之熱安定性)，磁化方向不因熱運動而變化。熱安定性係與記憶層205之飽和磁化量Ms及體積V成比例。

記憶層205之飽和磁化量Ms及體積V係與磁化反轉所需要之電流之臨限值及熱安定性雙方相關，處於當縮小該等因子，使磁化反轉所需要之電流的臨限值降低時，熱安定性亦降低之取捨關係。

因此，為了使磁化反轉所需要之電流的臨限值降低，必須一面慎重地謀求與熱安定性之確保之同時成立，一面主要改善自旋注入之效率η。本案發明者係為了使自旋力矩MRAM可成為比其他記憶體更有競爭力之記憶體，持續銳意開發可使磁化反轉所需要之電流密度之臨限值減低、與記憶體保持特性(熱安定性)確保同時成立之MTJ材料(參考日本特開2006-165265號公報、日本特開2007-103471號公報、日本特開2007-48790號公報、專利文獻2及日本特願2006-350113等)。其結果，不斷接近其實現。

[先行技術文獻]

[專利文獻1]日本特開2003-17782號公報(第6及7頁、圖2)

[專利文獻2]日本特開2007-287923號公報(第7-15頁、圖2)

[非專利文獻1]F.J.Albert et al.,Appl.Phys.Lett.,Vol.77,(2002),p.3809

然而，本案發明者使用上述MTJ材料，製作並調查寫入電流密度之臨限值小的自旋注入MTJ元件之處，辨明以往在論文或學會發表中亦未報告之特殊現象出現。亦即，於該自旋注入MTJ元件，確認到即使若考慮到寫入錯誤率，將所施加之寫入脈衝設定稍微大於反轉臨限值(作為進行外插所得之推測值)，可確保10^-25 以下之寫入錯誤率，但若將所施加之寫入脈衝設定甚大於反轉臨限值，則會有寫入脈衝變得越大，反而寫入錯誤率越增加之趨勢(參考圖12)。於此，於大於反轉臨限值之記錄電壓所引發之錯誤稱為「高記錄電壓錯誤」。

對具有數百Mbit之容量之自旋力矩MRAM記憶體晶片之實際寫入，係考慮到自旋注入MTJ元件之反轉臨限值之偏差或起因於電晶體及布線之反轉臨限值之偏差等，設定為施加甚大於反轉臨限值之平均值之寫入脈衝。因此，若上述現象出現，於對自旋力矩MRAM記憶體晶片之實際寫入，無法確保10^-25 以下之寫入錯誤率。

本發明係有鑑於此類狀況而完成，其目的在於提供一種磁性記憶體元件的記錄方法，該磁性記憶體元件包含：記憶層，其係磁化方向可變化，將資訊作為磁體之磁化方向保持；及磁化基準層，其係對於記憶層中介絕緣層而設置，為磁化方向之基準；且藉由通過絕緣層而流於記憶層與磁化基準層之間之電流，進行資訊的記錄；即使於施加有甚大於反轉臨限值之寫入脈衝之情況下，仍可保持施加有稍微大於反轉臨限值之寫入脈衝之情況下所獲得之寫入錯誤率。

本案發明者經重複進行銳意研究，結果發現藉由設計寫入脈衝之下降形狀，可解決上述問題，終至完成本發明。

亦即，本發明係有關一種磁性記憶體元件的記錄方法，該磁性記憶體元件至少包含：記憶層，其係包含有強磁導體，磁化方向可變化，將資訊作為磁體之磁化方向保持；及磁化基準層，其係對於前述記憶層中介絕緣層而設置，包含有強磁導體，磁化方向固定而為磁化方向之基準；且藉由通過前述絕緣層而流於前述記憶層與前述磁化基準層之間之電流，進行資訊的記錄；其特徵為：於寫入脈衝之下降時所注入之寫入電力的下降時間為2 ns以上。

此外，前述寫入脈衝為電壓控制、電流控制、亦或電力控制均可。

若依據本發明之磁性記憶體元件的記錄方法，如後述實施型態所示，藉由使在寫入脈衝之下降時所注入之寫入電力的下降時間為2 ns以上，即使為施加有甚大於反轉臨限值之寫入脈衝之情況下，仍可保持與以稍微大於反轉臨限值之寫入脈衝所獲得同樣之寫入錯誤率。前述寫入脈衝波形無論為方形波亦或三角波，前述下降時之波形形狀在本質上重要。

於現在時點，顯現上述高記錄電壓錯誤之機構或藉由本發明抑制其顯現之機制，並非可謂完全闡明。然而，從於施加有稍微大於反轉臨限值之寫入脈衝之情況下，不構成問題，於施加有甚大於反轉臨限值之寫入脈衝之情況下，引發該現象，而且寫入脈衝越大，寫入錯誤率越增加來思慮，可推測比起反轉臨限值過剩之寫入能量的注入會引起問題。進一步而言，如後述實施型態所示，由於在前述下降時，前述寫入脈衝越和緩地降低為反轉臨限值以下之大小，寫入錯誤率越減少，因此為了抑制上述高記錄電壓錯誤之顯現，要緊的是在前述寫入脈衝降低至反轉臨限值以下之大小的時點，將迄今所加之過剩能量，散逸至不產生問題之程度而去除。本發明係藉由於前述寫入脈衝之前述下降時，確保前述寫入脈衝降低至上述反轉臨限值以下之大小的充分時間，以符合該條件。

於本發明之磁性記憶體元件的記錄方法中，宜花費5 ns以上之時間使於前述下降時所注入之寫入電力減少。而且，宜花費100 ns以下之時間使於前述下降時所注入之寫入電力減少。如後續於實施型態1所示，在於前述下降時使寫入脈衝電壓直線地減少之情況下，上述使寫入錯誤率減少之效果係於下降時間為2 ns以上之情況時獲得，下降時間越長，效果變得越大。於此，下降時間係脈衝高度從90%減少至10%之時間。該下降時間之增加所造成之錯誤率減低效果的增加，係於下降時間為5 ns附近時最大，下降時間達到約100 ns為止均大。若下降時間超過約100 ns，效果飽和，即使讓下降時間更加增加，錯誤率減低效果之提升程度小。另一方面，若增長下降時間，寫入所需要之時間變長，因此下降時間宜為100 ns以下。

而且，宜花費2 ns以上之時間使於前述寫入脈衝之下降時之電壓逐漸降低。用以生成前述寫入脈衝之控制方法亦可藉由電壓控制、電流控制、電力控制之任一者。

而且，前述下降時之前述寫入脈衝電壓之降低速度宜變化，且越往後越大。此係為了使前述寫入脈衝電壓，儘可能花費長時間和緩地降低至小於反轉臨限值電壓之電壓。例如於前述下降時之前述寫入脈衝之電壓波形為平滑曲線之情況下，相較於下凸形狀之曲線，更期待上凸形狀之曲線。而且，於前述寫入脈衝之電壓波形為斜率不同之複數直線的連續之情況下，相較於連結下凸形狀之曲線上之點的形狀，更期待連結上凸形狀之曲線上之點的形狀。

而且，將前述磁性記憶體元件之反轉率成為一半之電壓作為反轉臨限值電壓，直至前述下降時之前述寫入脈衝電壓成為小於前述反轉臨限值電壓為止，宜使前述寫入脈衝電壓之降低速度，保持小於在下降時間內使前述脈衝電壓直線地減少時之電壓的降低速度。

而且，宜使前述下降時之前述寫入脈衝電壓呈2階段以上之階梯狀降低。即使電壓波形係未平滑地減少而呈階梯狀地漸減之波形，仍可獲得改善寫入錯誤率之效果。效果雖受限定，但具有容易電路式地形成的優點。

此時，宜使前述下降時之前述寫入脈衝電壓，至少一次降低至大於前述磁性記憶體元件之反轉臨限值電壓之電壓。

接著，於圖式參考下，更具體說明本發明較佳之實施型態。於此，檢討關於下降時之寫入脈衝電壓波形之差異所造成的改善寫入錯誤率之效果之差異。

實施型態1

於實施型態1，主要針對關於請求項1~4之自旋注入MTJ元件之記錄方法之例說明。

於圖13及圖14，表示本實施型態所用之自旋力矩MRAM之記憶體胞之構造及自旋注入MTJ元件之構成。

圖13係表示由磁化方向藉由包含自旋注入而反轉之MTJ元件(以下稱為自旋注入MTJ元件)，並利用藉由自旋注入所造成之磁化反轉之MRAM(以下稱為自旋力矩MRAM)之構造之一例之部分立體圖。於該自旋力矩MRAM，作為列布線之字元線15及作為行布線之位元線18配置成矩陣狀，於其等之各交點之位置配置有1個自旋注入MTJ元件20，形成有相當於1位元之記憶體胞。圖13係表示記憶體胞4個份。

於下部之半導體基板11，後述之選擇用電晶體10形成於各記憶體胞，字元線15兼作選擇用電晶體10之閘極電極。而且，汲極區域16係於圖中左右之選擇用電晶體共通地形成，於該汲極區域16連接有列布線19。

圖14係表示自旋力矩MRAM之記憶體胞之構造之部分剖面圖。於記憶體胞之中央部，從下層依序疊層有基底層1、反強磁層2、磁化固定層3a、中間層3b、磁化基準層3c、通道絕緣層4、記憶層5及保護層6之各層，形成有自旋注入MTJ元件20。

磁化固定層3a、中間層3b及磁化基準層3c係疊層於反強磁層2之上，作為全體構成固定磁化層。包含強磁導體之磁化固定層3a之磁化方向係藉由反強磁層2而固定。同樣包含強磁導體之磁化基準層3c係中介非磁層之中間層3b而與磁化固定層3a形成反強磁結合。其結果，磁化基準層3c之磁化方向係固定於磁化固定層3a之磁化方向的相反方向。於圖14所示之例中，磁化固定層3a之磁化方向固定於朝左，磁化基準層3c之磁化方向固定於朝右。

若將固定磁化層製成上述疊層鐵構造，則可使固定磁化層對於外部磁界之感度降低，因此可抑制由於外部磁界所造成之固定磁化層的磁化變動，使MTJ元件之安定性提升。而且，由於從磁化固定層3a及磁化基準層3c所漏出之磁通相互抵銷，因此藉由調整該等之膜厚，可將從固定磁化層漏洩之磁通抑制在最小。

記憶層5係包含具有單軸磁性各向異性之強磁導體，以來自外部的作用可使磁化方向變化，且可將磁化方向作為資訊保持。例如該磁化方向對於磁化基準層3c之磁化方向「平行」亦或「反平行」，分別作為「0」及「1」之資訊記憶。於磁化基準層3c與記憶層5之間，設置有非磁之薄絕緣層之通道絕緣層4，藉由磁化基準層3c、通道絕緣層4及記憶層5形成磁性通道接合(MTJ)。

另一方面，於記憶體胞之下部，在矽基板等之半導體基板11中經元件分離之井區域11a，作為用以選擇該記憶體胞之選擇用電晶體10而設置有包含閘極絕緣膜12、源極電極13、源極區域14、閘極電極15、汲極區域16及汲極電極17之MOS型場效電晶體。

如上述，選擇用電晶體10之閘極電極15係將胞間相連而形成為帶狀，並兼作為第1列布線之字元線。而且，汲極電極17係連接於作為第2列布線之列布線19，源極電極13係中介連接插塞7而連接於自旋注入MTJ元件20之基底層1。另一方面，自旋注入MTJ元件20之保護層6係連接於設置在記憶體胞之上部、作為行布線之位元線18。

對期望之記憶體胞之自旋注入MTJ元件20記錄資訊時，於包含有期望之記憶體胞之列的字元線15施加選擇信號，使該列之選擇用電晶體10全部為開啟(導通)狀態。配合此，於包含有期望之記憶體胞之行的位元線18與列布線19之間，施加寫入電壓。其結果，選擇期望之記憶體胞，自旋偏極電流貫流於該自旋注入MTJ元件20之記憶層5，將記憶層5往特定之磁化方向磁化，進行資訊記錄。

此時，首先，自旋注入MTJ元件20之磁化基準層3c之磁化方向對於記憶層5之磁化方向處於「反平行」之狀態，藉由寫入使其反轉為記憶層5之磁化方向對於磁化基準層3c之磁化方向「平行」之狀態之情況時，如圖14所示，將臨限值以上之電流密度之寫入電流從記憶層5流往磁化基準層3c。藉此，作為實體而言，臨限值以上之電子密度之自旋偏極電子流會從磁化基準層3c流往記憶層5，引發磁化反轉。

相反地，使對於記憶層5之磁化方向處於「平行」狀態之磁化基準層3c之磁化方向反轉為「反平行」狀態之情況時，將臨限值以上之電流密度之寫入電流往上述之相反方向，亦即從磁化基準層3c流往記憶層5，作為實體而言，臨限值以上之電子密度之電子流會從記憶層5流往磁化基準層3c。

而且，來自自旋注入MTJ元件20之資訊讀出係與MTJ元件100同樣利用TMR效果來進行。自旋注入MTJ元件20之寫入及讀出兩者均利用記憶層5中之電子、與貫流該層之自旋偏極電流之相互作用，讀出係於自旋偏極電流之電流密度小的區域進行，寫入係於自旋偏極電流之電流密度大、超過臨限值之區域進行。

此外，磁化基準層3c係為了於記錄動作中，使磁化不會反轉或不安定化，與PtMn、IrMn等反強磁體組合而固定磁化方向、使用CoPt等頑磁性大的材料、加工為大於記憶層5之面積而使用或藉由外部磁場往特定方向磁化均可。

磁化基準層3c作為單獨的強磁體層，或如圖14所示，中介包含Ru等之非磁金屬之中間層3b而與磁化固定層3a反平行地磁性結合均可。磁化基準層3c之磁化為面內磁化或垂直磁化均可。而且，磁化基準層3c配置於記憶層5之下側、配置於上側或者配置於上下均可。

通道絕緣層4宜由氧化物或氮化物等之陶瓷材料組成。特別若作為通道絕緣層4設置氧化鎂MgO層，於磁化基準層3c及記憶層5之至少通道絕緣層4側設置CoFeB層，則可取得較大之磁性電阻變化率，因此較適宜。

圖1(a)係表示根據本發明之實施型態1之寫入脈衝波形之曲線圖。寫入脈衝為電壓控制脈衝，最大施加電壓為0.9 V。於該寫入脈衝，將下降時之下降時間設為t，於時間t

之間使寫入脈衝電壓直線地減少。

圖1(b)係表示經實測之寫入錯誤率與下降時間t之關係之曲線圖。該曲線圖係使用包含含有下述層所構成之自旋注入MTJ元件20之自旋力矩MRAM來測定。

基底層1：膜厚5 nm之Ta膜；反強磁層2：膜厚30 nm之PtMn膜；磁化固定層3a：膜厚2 nm之CoFe膜；中間層3b：膜厚0.7 nm之Ru膜；磁化基準層3c：膜厚2 nm之CoFeB膜；通道絕緣層4：膜厚0.8 nm之氧化鎂MgO膜；記憶層5：膜厚3 nm之CoFeB膜；保護層6：膜厚5 nm之Ta膜

而且，該自旋注入MTJ元件20之俯視形狀係長軸長度為150~250 nm，短軸長度為70~85 nm之橢圓形。

從圖1(b)可知，使寫入錯誤率減少之效果係於下降時間t為2 ns以上之情況下獲得，越增長下降時間t，效果越大。

據判此係由於藉由從下降開始，至寫入脈衝電壓降低至反轉臨限值電壓以下之大小之間，確保更長的時間，以如前述，由寫入脈衝所加之過剩能量散逸更多，去除到不產生問題的程度。

藉由下降時間增加而使錯誤率減少之效果的提升比率，係於下降時間t為5 ns附近時最大。下降時間為20 ns以上之情況下之實驗結果雖省略圖示，但至下降時間t達到約100 ns為止，由於下降時間t之增加，錯誤率減低效果提升之比率大。然而，若下降時間t超過約100 ns，則效果飽和，即使更加增長下降時間t，錯誤率減低效果提升之比率小。另一方面，若過於增長下降時間t，會有寫入所需之時間變長的不利點，因此下降時間t宜為100 ns以下。

實施型態2

於實施型態2，主要針對關於請求項5及6之自旋注入MTJ元件之記錄方法之例說明。

圖2(a)係表示根據本發明之實施型態2之寫入脈衝波形之曲線圖。寫入脈衝為電壓控制脈衝，最大施加電壓為0.9 V。於該寫入脈衝，將下降時之下降時間設為一定之20 ns，將寫入脈衝電壓成為最大施加電壓之一半為止之時間設為減半時間t_1/2 ns，從下降開始至減半時間t_1/2 ns之間，使寫入脈衝電壓直線地減少至一半，於剩餘(20-t_1/2 )ns之間，使寫入脈衝電壓直線地減少至0。

下降時之寫入脈衝電壓係於各區間直線地減少，作為下降波形全體來看，於t_1/2 <10 ns之情況時為近似地模仿下凸曲線之曲線圖，類似於驅動電路附加電容C及電阻R，增加時間常數而使脈衝波形鈍化之情況時之下降波形(圖2(a)係表示t_1/2 <10 ns、模仿下凸曲線之曲線圖之情況下之寫入脈衝波形之例)。而且，於t_1/2 =10 ns時，下降波形成為直線，於實施型態1，與t=20 ns之情況相同。而且，於t_1/2 >10 ns之情況時，成為近似地模仿上凸曲線之曲線圖。

圖2(b)係使用包含具有與實施型態1所用相同之層構成之自旋注入MTJ元件之自旋力矩MRAM實測，表示寫入錯誤率與減半時間t_1/2 之關係之曲線圖。使寫入錯誤率減少之效果係越增長減半時間t_1/2 變得越大。於減半時間t_1/2 為10~20 ns之範圍未顯示有資料，係由於進行實驗之期間未觀測到錯誤，t_1/2 =10~20 ns之範圍之寫入錯誤率據判在圖2(b)所示之曲線圖之延長線上。

從上述結果可知，於下降時之脈衝電壓波形模仿下凸曲線之情況時，寫入錯誤率雖減少，但其效果比較小，於下降時之脈衝電壓波形模仿上凸曲線之情況時，使寫入錯誤率減少之效果大，故更符合所期待。其理由據判係由於脈衝電壓波形模仿上凸曲線之情況時，相較於模仿下凸曲線之情況花費更長的時間，脈衝電壓和緩地降低至小於反轉臨限值電壓之電壓。此外，雖省略圖示，總下降時間(圖2之情況為20 ns)期待較長。

實施型態3

於實施型態3，主要針對關於請求項7之自旋注入MTJ元件之記錄方法之例說明。

圖3(a)係表示根據本發明之實施型態3之寫入脈衝波形之曲線圖。寫入脈衝為電壓控制脈衝，最大施加電壓V1為0.9 V。於該寫入脈衝，將下降時之下降時間設為一定之20 ns，從下降開始大致至20 ns為止之間，使寫入脈衝電壓直線地和緩減少至減低電壓V2，其後適用通常之下降速度，於短時間使寫入脈衝電壓減少至0。

圖3(b)係使用包含具有與實施型態1所用相同之層構成之自旋注入MTJ元件之自旋力矩MRAM實測，表示寫入錯誤率與V2/V1之關係之曲線圖。從圖3(b)可知，自旋注入MTJ元件20之反轉率成為一半之電壓設為反轉臨限值電壓，於V2小於該反轉臨限值電壓，至下降時之寫入脈衝電壓成為小於反轉臨限值電壓為止，將寫入脈衝電壓之降低速度保持在較小之情況下，使寫入錯誤率減少的效果大。該情況下，可獲得與實施型態1之下降時間t大之情況同樣之寫入錯誤率減低效果。另一方面，寫入脈衝電壓達到減低電壓V2後，適用通常之下降速度，藉此可比實施型態1及2更縮短下降所需要之時間。如此，本實施型態之脈衝波形係可使正確寫入與短寫入時間同時成立之有效的脈衝波形。

實施型態4

於實施型態4，主要針對關於請求項8及9之自旋注入MTJ元件之記錄方法之例說明。

圖4(a)係表示根據本發明之實施型態4之寫入脈衝波形之曲線圖。寫入脈衝為電壓控制脈衝，最大施加電壓V1為0.9 V。於該寫入脈衝，將下降時間設為一定之大致20 ns，於下降開始時，暫且適用通常之下降速度，於短時間使寫入脈衝電壓降低至階段式減低電壓V2。於其後20 ns之間，將寫入脈衝電壓保持在一定後，再度適用通常之下降速度，於短時間使寫入脈衝電壓降低至0。

圖4(b)係使用包含具有與實施型態1所用相同之層構成之自旋注入MTJ元件之自旋力矩MRAM實測，表示寫入錯誤率與V2/V1之關係之曲線圖。從圖2(b)來看，於階梯狀之脈衝波形之情況下，有效之V2/V1之範圍受到限定，但若選擇V2稍微大於反轉臨限值電壓，則改善寫入錯誤率之效果變高。而且，雖省略圖示，但相較於下降時之脈衝電壓波形設為2層之階梯狀，設為3層以上之階梯狀係改善寫入錯誤率之效果變更高。

接著，說明以上實施型態之寫入脈衝之發生電路。

圖5係表示藉由電壓控制生成寫入脈衝之寫入脈衝發生電路30之構成之圖。

該寫入脈衝發生電路30係由CR電路32、及使用運算放大器之負回授放大電路33所構成。於寫入脈衝發生電路之輸入端30，輸入矩形之寫入脈衝。輸入於輸入端31之矩形之脈衝信號係藉由CR電路32而成為下降的時間為2 ns以上之波形，並輸入於負回授放大電路33之非反轉輸入端子。從負回授放大電路33，因應於輸入於非反轉輸入端子之信號與輸入於反轉輸入端子之負回授信號之差分之信號，係作為寫入脈衝而從輸出端34輸出。

藉由電力控制或電流控制生成寫入脈衝之情況，亦可採用使用CR電路及負回授放大電路之同樣構成。

圖6係表示藉由電力控制生成寫入脈衝之寫入脈衝發生電路40之構成之圖。藉由CR電路42成為下降時間為2 ns以上之波形，並輸入於負回授放大電路43之非反轉輸入端子之構成係與圖5相同。該藉由電力控制之寫入脈衝發生電路40係具有乘算負回授放大電路43之輸出電壓與輸出電流之乘算器45，並將該乘算器45之輸出回授至負回授放大電路43之反轉輸入端子。從負回授放大電路43，因應於輸入於非反轉輸入端子之信號與作為負回授信號輸入於反轉輸入端子之乘算器45之輸出信號之差分之信號，係作為寫入脈衝而從輸出端44輸出。

圖7係表示藉由電流控制生成寫入脈衝之寫入脈衝發生電路50之構成之圖。藉由CR電路52成為下降時間為2 ns以上之波形，並輸入於負回授放大電路53之非反轉輸入端子之構成係與圖5相同。於該藉由電流控制之寫入脈衝發生電路50，對應於負回授放大電路53之輸出電流之信號係回授至負回授放大電路53之反轉輸入端子。從負回授放大電路53，因應於輸入於非反轉輸入端子之信號與對應於作為負回授信號輸入於反轉輸入端子之輸出電流之信號之差分之信號，係作為寫入脈衝而從輸出端54輸出。

圖8係表示使用波形記憶體61及D/A轉換電路62所生成之寫入脈衝之寫入脈衝發生電路60之構成之圖。於波形記憶體61儲存有寫入脈衝之波形資料。寫入脈衝之波形資料係將可從2^N 階段中選擇輸出位準之N位元作為1字元，以複數字元之時間序列資料構成。於波形記憶體61設置有讀出用之N個埠，該等N個埠係與D/A轉換電路62之N個輸入端分別連接。D/A轉換電路62係藉由波形記憶體61，將寫入脈衝之波形資料於每N位元之資料(1字元)輸入，轉換為類比信號並作為寫入脈衝輸出。D/A轉換電路62能以例如梯狀電阻電路等構成。藉由使用此類寫入脈衝發生電路，能以高自由度獲得寫入脈衝之波形，可容易且以高自由度獲得上述各實施型態之寫入脈衝。

此外，於圖8之例中，為了可從2³ 階段中決定輸出位準，將1字元之位元數N設為「3」，但本發明不限定於此。

以上，根據實施型態說明本發明，但本發明不受該等例任何限制，於不脫離發明主脂之範圍內當然可適宜地變更。

[產業上之可利用性]

若依據本發明，可實現一種改善寫入時之過渡特性，寫入失敗少，寫入電流密度之臨限值小，可高積體化、高速化及低消耗電力化之自旋注入磁化反轉型MTJ元件，可對小型、輕量且低價格之非揮發性記憶體之實用化做出貢獻。

1．．．基底層

2．．．反強磁層

3a．．．磁化固定層

3b．．．中間層

3c．．．磁化基準層

4．．．通道絕緣層

5．．．記憶層

6．．．保護層

7．．．連接插塞

10．．．選擇用電晶體

11．．．半導體基板

11a．．．井區域

12．．．閘極絕緣膜

13．．．源極電極

14．．．源極區域

15．．．閘極電極

16．．．汲極區域

17．．．汲極電極

18．．．位元線

19．．．列布線

20．．．自旋注入磁化反轉MTJ元件

21．．．元件分離構造

30,40,50,60．．．寫入脈衝發生電路

圖1係表示根據本發明之實施型態1之磁性記憶體元件的記錄方法之寫入脈衝波形(a)，及寫入錯誤率與下降時間t之關係之曲線圖(b)；圖2係表示根據本發明之實施型態2之磁性記憶體元件的記錄方法之寫入脈衝波形(a)，及寫入錯誤率與減半時間t_1/2 之關係之曲線圖(b)；圖3係表示根據本發明之實施型態3之磁性記憶體元件的記錄方法之寫入脈衝波形(a)，及寫入錯誤率與減低電壓V2之關係之曲線圖(b)；圖4係表示根據本發明之實施型態4之磁性記憶體元件的記錄方法之寫入脈衝波形(a)，及寫入錯誤率與階段式減低電壓V2之關係之曲線圖(b)；圖5係表示藉由電壓控制生成寫入脈衝之寫入脈衝發生電路之構成之圖；圖6係表示藉由電力控制生成寫入脈衝之寫入脈衝發生電路之構成之圖；圖7係表示藉由電流控制生成寫入脈衝之寫入脈衝發生電路之構成之圖；圖8係表示使用波形記憶體及D/A轉換電路所生成之寫入脈衝之寫入脈衝發生電路之構成之圖；圖9係表示MTJ元件之基本構造及其記憶資訊之讀出動作之說明圖(a)，及表示包含MTJ元件之MRAM之記憶體胞之構造之一例之部分立體圖(b)；圖10係表示專利文獻2所示之自旋力矩MRAM之構造之部分立體圖；圖11係表示同樣包含自旋注入MTJ元件之自旋力矩MRAM之記憶體胞之構造之部分剖面圖；圖12係表示寫入脈衝電壓與寫入錯誤率之關係之曲線圖；圖13係表示關於本發明之實施型態之自旋力矩MRAM之記憶體胞之構造之部分立體圖；及圖14係表示關於本發明之實施型態之自旋注入MTJ元件之構成之剖面圖。

Claims (17)

1. 一種磁性記憶體元件的記錄方法，該磁性記憶體元件至少包含：記憶層，其係包含有強磁導體，磁化方向可變化，將資訊作為磁體之磁化方向保持；及磁化基準層，其係對於前述記憶層中介絕緣層而設置，包含有強磁導體，磁化方向固定而為磁化方向之基準；且該方法藉由通過前述絕緣層而流於前述記憶層與前述磁化基準層之間之電流，進行資訊的記錄，其中花費2 ns以上之時間使寫入脈衝之下降時所注入之寫入能量逐漸減少。
2. 如請求項1之磁性記憶體元件的記錄方法，其中花費5 ns以上之時間使於前述下降時所注入之寫入能量減少。
3. 如請求項1之磁性記憶體元件的記錄方法，其中花費100 ns以下之時間使於前述下降時所注入之寫入能量減少。
4. 如請求項1之磁性記憶體元件的記錄方法，其中花費2 ns以上之時間使前述寫入脈衝之下降時之電壓逐漸降低。
5. 如請求項4之磁性記憶體元件的記錄方法，其中越往後越增大前述下降時之前述寫入脈衝電壓之降低速度。
6. 如請求項4之磁性記憶體元件的記錄方法，其中直至前述下降時之前述寫入脈衝電壓成為小於前述磁性記憶體元件之反轉臨限值電壓為止，將前述寫入脈衝電壓之降低速度保持在小。
7. 如請求項4之磁性記憶體元件的記錄方法，其中使前述下降時之前述寫入脈衝電壓呈階梯狀地降低。
8. 如請求項7之磁性記憶體元件的記錄方法，其中使前述下降時之前述寫入脈衝電壓，至少一次降低至大於前述磁性記憶體元件之反轉臨限值電壓之電壓。
9. 一種磁性記憶體元件的記錄方法，該磁性記憶體元件至少包含：記憶層，其係包含有強磁導體，磁化方向可變化，將資訊作為磁體之磁化方向保持；及磁化基準層，其係對於前述記憶層中介絕緣層而設置，包含有強磁導體，磁化方向固定而為磁化方向之基準；且該方法藉由通過前述絕緣層而流於前述記憶層與前述磁化基準層之間之電流，進行資訊的記錄，其中於寫入脈衝之下降時所注入之寫入電力的下降時間為2 ns以上。
10. 如請求項9之磁性記憶體元件的記錄方法，其中於前述下降時所注入之寫入電力之下降時間為5 ns以上。
11. 如請求項9之磁性記憶體元件的記錄方法，其中於前述下降時所注入之寫入電力之下降時間為100 ns以下。
12. 如請求項9之磁性記憶體元件的記錄方法，其中前述寫入脈衝電壓之下降時間為2 ns以上。
13. 如請求項12之磁性記憶體元件的記錄方法，其中前述下降時之前述寫入脈衝電壓之降低速度變化，且越往後越大。
14. 如請求項13之磁性記憶體元件的記錄方法，其中前述下降時之前述寫入脈衝電壓成為最大施加電壓之一半為止之時間係脈衝下降時間之一半以上。
15. 如請求項13之磁性記憶體元件的記錄方法，其中將前述磁性記憶體元件之反轉率成為一半之電壓作為反轉臨限值電壓，直至前述下降時之前述寫入脈衝電壓成為小於前述反轉臨限值電壓為止，將前述寫入脈衝電壓之降低速度，保持小於在下降時間內使前述脈衝電壓直線地減少時之電壓的降低速度。
16. 如請求項12之磁性記憶體元件的記錄方法，其中使前述下降時之前述寫入脈衝電壓呈2階段以上之階梯狀降低。
17. 如請求項16之磁性記憶體元件的記錄方法，其中使前述下降時之前述寫入脈衝電壓，至少一次降低至大於前述磁性記憶體元件之反轉臨限值電壓之電壓。