JP2008004625A

JP2008004625A - 記憶素子及びメモリ

Info

Publication number: JP2008004625A
Application number: JP2006170277A
Authority: JP
Inventors: Takenori Oishi; 雄紀大石; Hiroshi Kano; 博司鹿野; Masakatsu Hosomi; 政功細見; Hiroyuki Omori; 広之大森; Tetsuya Yamamoto; 哲也山元; Yutaka Higo; 豊肥後; Ichiyo Yamane; 一陽山根
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2006-06-20
Filing date: 2006-06-20
Publication date: 2008-01-10

Abstract

【課題】絶縁層部分の温度上昇を抑制することにより、高い信頼性を有する記憶素子を提供する。
【解決手段】情報を磁性体の磁化状態により保持する記憶層１７を有し、この記憶層１７に対して、絶縁体から成る中間層１６を介して磁化固定層３１が設けられ、積層方向にスピン偏極した電子を注入することにより、記憶層１７の磁化Ｍ１の向きが変化して、記憶層１７に対して情報の記録が行われ、記憶層１７又は磁化固定層３１を構成する強磁性層１７，１５，１３の熱伝導率が３０Ｗ／（Ｋ・ｍ）以上である記憶素子３を構成する。
【選択図】図２

Description

本発明は、強磁性層の磁化状態を情報として記憶する記憶層と、磁化の向きが固定された磁化固定層とから成り、膜面に垂直な方向に電流を流して、スピン偏極した電子を注入することにより記憶層の磁化の向きを変化させる記憶素子及びこの記憶素子を備えたメモリに係わり、不揮発メモリに適用して好適なものである。

コンピュータ等の情報機器では、ランダム・アクセス・メモリとして、動作が高速で、高密度なＤＲＡＭが広く使われている。
しかし、ＤＲＡＭは電源を切ると情報が消えてしまう揮発性メモリであるため、情報が消えない不揮発のメモリが望まれている。

そして、不揮発メモリの候補として、磁性体の磁化で情報を記録する磁気ランダム・アクセス・メモリ（ＭＲＡＭ）が注目され、開発が進められている（例えば非特許文献１参照）。

ＭＲＡＭは、ほぼ直交する２種類のアドレス配線（ワード線、ビット線）にそれぞれ電流を流して、各アドレス配線から発生する電流磁場によって、アドレス配線の交点にある磁気記憶素子の磁性層の磁化を反転して情報の記録を行うものである。

一般的なＭＲＡＭの模式図（斜視図）を、図９に示す。
シリコン基板等の半導体基体１１０の素子分離層１０２により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域１０８、ソース領域１０７、並びにゲート電極１０１が、それぞれ形成されている。
また、ゲート電極１０１の上方には、図中前後方向に延びるワード線１０５が設けられている。
ドレイン領域１０８は、図中左右の選択用トランジスタに共通して形成されており、このドレイン領域１０８には、配線１０９が接続されている。
そして、ワード線１０５と、上方に配置された、図中左右方向に延びるビット線１０６との間に、磁化の向きが反転する記憶層を有する磁気記憶素子１０３が配置されている。この磁気記憶素子１０３は、例えば磁気トンネル接合素子（ＭＴＪ素子）により構成される。
さらに、磁気記憶素子１０３は、水平方向のバイパス線１１１及び上下方向のコンタクト層１０４を介して、ソース領域１０７に電気的に接続されている。
ワード線１０５及びビット線１０６にそれぞれ電流を流すことにより、電流磁界を磁気記憶素子１０３に印加して、これにより磁気記憶素子１０３の記憶層の磁化の向きを反転させて、情報の記録を行うことができる。

そして、ＭＲＡＭ等の磁気メモリにおいて、記録した情報を安定に保持するためには、情報を記録する磁性層（記憶層）が、一定の保磁力を有していることが必要である。
一方、記録された情報を書き換えるためには、アドレス配線にある程度の電流を流さなければならない。
ところが、ＭＲＡＭを構成する素子の微細化に従い、磁化の向きを反転させるために必要となる電流量が増大する傾向を示す反面、アドレス配線も細くなるため、充分な電流が流せなくなってくる。

そこで、より少ない電流で磁化反転が可能な構成として、スピン注入による磁化反転を利用する構成のメモリが注目されている（例えば、特許文献１、特許文献２、非特許文献２、非特許文献３参照）。
スピン注入による磁化反転とは、磁性体の中を通過してスピン偏極した電子を、他の磁性体に注入することにより、他の磁性体において磁化反転を起こさせるものである。

例えば、巨大磁気抵抗効果素子（ＧＭＲ素子）や磁気トンネル接合素子（ＭＴＪ素子）に対して、その膜面に垂直な方向に電流を流すことにより、これらの素子の少なくとも一部の磁性層の磁化の向きを反転させることができる。

そして、スピン注入による磁化反転は、素子が微細化されても、電流を増やさずに磁化反転を実現することができる利点を有している。

上述したスピン注入による磁化反転を利用する構成のメモリの模式図を図７及び図８に示す。図７は斜視図、図８は断面図である。
シリコン基板等の半導体基体６０の素子分離層５２により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域５８、ソース領域５７、並びにゲート電極５１が、それぞれ形成されている。このうち、ゲート電極５１は、図４中前後方向に延びるワード線を兼ねている。
ドレイン領域５８は、図７中左右の選択用トランジスタに共通して形成されており、このドレイン領域５８には、配線５９が接続されている。
そして、ソース領域５７と、上方に配置された、図７中左右方向に延びるビット線５６との間に、スピン注入により磁化の向きが反転する記憶層を有する記憶素子５３が配置されている。
この記憶素子５３は、例えば磁気トンネル接合素子（ＭＴＪ素子）により構成される。図中６１及び６２は磁性層を示しており、２層の磁性層６１，６２のうち、一方の磁性層を磁化の向きが固定された磁化固定層として、他方の磁性層を磁化の向きが変化する磁化自由層即ち記憶層とする。
また、記憶素子５３は、ビット線５６と、ソース領域５７とに、それぞれ上下のコンタクト層５４を介して接続されている。これにより、記憶素子５３に電流を流して、スピン注入により記憶層の磁化の向きを反転させることができる。

このようなスピン注入による磁化反転を利用する構成のメモリの場合、図９に示した一般的なＭＲＡＭと比較して、デバイス構造を単純化することができ、そのために高密度化が可能になる、という特徴も有している。
また、スピン注入による磁化反転を利用することにより、外部磁界により磁化反転を行う一般的なＭＲＡＭと比較して、素子の微細化が進んでも、書き込みの電流が増大しないという利点がある。

ところで、ＭＲＡＭの場合は、記憶素子とは別に書き込み配線（ワード線やビット線）を設けて、書き込み配線に電流を流して発生する電流磁界により、情報の書き込み（記録）を行っている。そのため、書き込み配線に、書き込みに必要となる電流量を充分に流すことができる。

一方、スピン注入による磁化反転を利用する構成のメモリにおいては、記憶素子に流す電流によりスピン注入を行って、記憶層の磁化の向きを反転させる必要がある。
そして、このように記憶素子に直接電流を流して情報の書き込み（記録）を行うことから、書き込みを行うメモリセルを選択するために、記憶素子を選択トランジスタと接続してメモリセルを構成する。この場合、記憶素子に流れる電流は、選択トランジスタに流すことが可能な電流（選択トランジスタの飽和電流）の大きさに制限される。
このため、選択トランジスタの飽和電流以下の電流で書き込みを行う必要があり、スピン注入の効率を改善して、記憶素子に流す電流を低減する必要がある。

また、読み出し信号を大きくするためには、大きな磁気抵抗変化率を確保する必要があり、そのためには記憶層の両側に接している中間層をトンネル絶縁層（トンネルバリア層）とした記憶素子の構成にすることが効果的である。
このように中間層としてトンネル絶縁層を用いた場合には、トンネル絶縁層が絶縁破壊することを防ぐために、記憶素子に流す電流量に制限が生じる。この観点からも、スピン注入時の電流を抑制する必要がある。

絶縁層等の絶縁バリアの絶縁破壊について、以下の式が成り立つ（例えば、非特許文献４参照）。

（ただし、Ａ₀は定数、ΔＨ₀は活性化エネルギー、ａはeffective dipole moment(有効双極子モーメント)、Ｅは印加電圧、Ｋ_Ｂはボルツマン定数、Ｔは絶対温度、ＴＦは破壊時間である。）

日経エレクトロニクス２００１．２．１２号（第１６４頁−１７１頁）Ｐｈｙｓ．Ｒｅｖ．Ｂ５４．９３５３（１９９６）Ｊ．Ｍａｇｎ．Ｍａｔ．１５９．Ｌ１（１９９６）Ｊ．ｏｆＡｐｐｌ．Ｐｈｙｓ．，Ｖｏｌ．８４，Ｎｏ．３，（１９９８）特開２００３−１７７８２号公報米国特許第６２５６２２３号明細書

一般に、絶縁層が用いられている半導体等の素子では、絶縁層の膜厚が３ｎｍ以上であり、比較的高い耐圧を有しているために、絶縁破壊は起こりにくい。
これに対して、スピン注入を利用した記憶素子において、中間層としてトンネル絶縁層を用いた場合には、膜厚１ｎｍ程度のトンネル絶縁層に３〜１０ＭＡ／ｃｍ^２の大電流を流さなければならない。このため、記憶素子に定常電流を流すと、絶縁層部分の温度が２００℃〜３００℃上昇してしまい、絶縁層が破壊しやすくなってしまう。

前述した絶縁破壊に関する式（１）を、耐圧と温度との関係に変形すると、下記の式（２）となる。印加電圧Ｅが耐圧に相当する。

式（２）から、温度が高くなるほど、耐圧が低下することがわかる。
従って、記憶素子の温度の上昇を防ぐことにより、耐圧を向上させることができると考えられる。

上述した問題の解決のために、本発明においては、絶縁層部分の温度上昇を抑制することにより、高い信頼性を有する記憶素子、並びにこの記録素子を有するメモリを提供するものである。

本発明の記憶素子は、情報を磁性体の磁化状態により保持する記憶層を有し、この記憶層に対して中間層を介して磁化固定層が設けられ、この中間層が絶縁体から成り、積層方向にスピン偏極した電子を注入することにより、記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われ、記憶層又は磁化固定層を構成する強磁性層の熱伝導率が３０Ｗ／（Ｋ・ｍ）以上であるものである。
また、本発明のメモリは、情報を磁性体の磁化状態により保持する記憶層を有する記憶素子と、互いに交差する２種類の配線とを備え、記憶素子は上記本発明の記憶素子の構成であり、２種類の配線の交点付近かつ２種類の配線の間に記憶素子が配置され、これら２種類の配線を通じて記憶素子に積層方向の電流が流れるものである。

上述の本発明の記憶素子の構成によれば、情報を磁性体の磁化状態により保持する記憶層を有し、この記憶層に対して中間層を介して磁化固定層が設けられ、この中間層が絶縁体から成り、積層方向にスピン偏極した電子を注入することにより、記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われるので、積層方向に電流を流してスピン偏極した電子を注入することによって情報の記録を行うことができる。
また、記憶層又は磁化固定層を構成する強磁性層の熱伝導率が３０Ｗ／（Ｋ・ｍ）以上であることにより、絶縁体から成る中間層で熱が発生しても、記憶層又は磁化固定層を構成する強磁性層を通じて、容易に放熱させることができる。これにより、温度上昇による中間層の絶縁破壊を防ぎ、また記憶素子の温度上昇を抑制することが可能になるため、情報を安定して記録・保持することが可能になる。

上述の本発明のメモリの構成によれば、情報を磁性体の磁化状態により保持する記憶層を有する記憶素子と、互いに交差する２種類の配線とを備え、記憶素子は上記本発明の記憶素子の構成であり、２種類の配線の交点付近かつ２種類の配線の間に記憶素子が配置され、これら２種類の配線を通じて記憶素子に積層方向の電流が流れるものであることにより、２種類の配線を通じて記憶素子の積層方向に電流を流してスピン注入による情報の記録を行うことができる。
また、記憶素子の中間層の絶縁破壊を防ぎ、記憶素子の温度上昇を抑制することが可能になるため、情報を安定して記録・保持することが可能になる。

上述の本発明によれば、情報を安定して記録・保持することが可能になるため、特性バランスに優れた記憶素子を構成することができる。
これにより、動作エラーをなくして、記憶素子の動作マージンを充分に得ることができる。
また、記憶素子の中間層の絶縁破壊を防ぐことができる。
従って、安定して動作する、信頼性の高いメモリを実現することができる。

まず、本発明の具体的な実施の形態の説明に先立ち、本発明の概要について説明する。
本発明は、前述したスピン注入により、記憶素子の記憶層の磁化の向きを反転させて、情報の記録を行うものである。記憶層は、強磁性層等の磁性体により構成され、情報を磁性体の磁化状態（磁化の向き）により保持するものである。

スピン注入により磁性層の磁化の向きを反転させる基本的な動作は、巨大磁気抵抗効果素子（ＧＭＲ素子）もしくは磁気トンネル接合素子（ＭＴＪ素子）から成る記憶素子に対して、その膜面に垂直な方向に、ある閾値以上の電流を流すものである。このとき、電流の極性（向き）は、反転させる磁化の向きに依存する。
この閾値よりも絶対値が小さい電流を流した場合には、磁化反転を生じない。

本発明では、選択トランジスタの飽和電流値を考慮して、記憶層と磁化固定層との間の非磁性の中間層として、絶縁体から成るトンネル絶縁層を用いて磁気トンネル接合（ＭＴＪ）素子を構成する。
トンネル絶縁層を用いて磁気トンネル接合（ＭＴＪ）素子を構成することにより、非磁性導電層を用いて巨大磁気抵抗効果（ＧＭＲ）素子を構成した場合と比較して、磁気抵抗変化率（ＭＲ比）を大きくすることができ、読み出し信号強度を大きくすることができるためである。

しかしながら、トンネル絶縁層を用いたＭＴＪ素子から成る記憶素子を構成した場合には、電流を流す際に絶縁膜の耐圧よりも大きな電圧がかかると、記憶素子が破壊されてしまう。
このとき、記憶素子が破壊される電圧は、現象論的に、前述した式（１）及び式（２）により算出することができる。

本発明では、上記式（２）で表されるように、温度が低いほど破壊電圧（耐圧）が上昇することを利用して、記憶素子の温度を積極的に低くすることを考える。
一般に、抵抗体に定常電流を流した場合には、ジュール熱が発生するため、記憶素子に流した電流の二乗に比例して発熱が生じる。ＭＲＡＭの場合には、書き込み用のワード線に電流を流し、その電流が作る磁界を用いて書き込みを行うため、絶縁破壊はさほど気にならないが、スピン注入メモリの場合には、比較的弱い電流（１０μＡ〜５０μＡ）で読み出しを行い、比較的強い電流（３００μＡ〜１ｍＡ）で書き込みを行うため、書き込み時に１００℃〜３００℃の温度上昇が発生してしまう。

絶縁膜の破壊も、書き込み時に起きることが多い。書き込み時には、読み出し時よりも高い電圧がかかり、電流量も多くなるからである。

ＭＴＪ素子から成る記憶素子がメモリとして存在し得るためには、トンネル絶縁層が磁化の向きを反転させる閾値電圧よりも十分に大きな耐圧を持っていなければならない。
上記式（２）からわかるように、温度が高くなるほど、耐圧は低下する。このため、耐圧が閾値電圧を下回ることがないように、記憶素子の温度の上昇を極力抑えることが求められる。
例えば、熱平衡状態に達している場合に、１００℃温度が余分に上昇していると、２００ｍＶ耐圧が低くなる。

従って、本発明においては、トンネル絶縁層を挟む記憶層又は磁化固定層を構成する強磁性層の熱伝導率を３０Ｗ／（Ｋ・ｍ）以上にすることにより、熱を配線に逃がし、トンネル絶縁層に熱が蓄積しないようにする。
さらに、より好ましくは、記憶素子を備えたメモリにおいて、記憶素子にスピン注入を行うための積層方向の電流を流す配線に、熱伝導率３０Ｗ／（Ｋ・ｍ）以上の配線材料を用いて、配線から熱が逃げやすくする。また、より好ましくは、記憶素子に接続された配線の材料や、配線に接続される記憶素子の電極の材料に、熱伝導率３０Ｗ／（Ｋ・ｍ）以上の材料を用いる。
もし、トンネル絶縁層を挟む磁性層及び配線材料に熱伝導率３０Ｗ／（Ｋ・ｍ）未満の材料を使った場合には、熱伝導率に伴ってトンネル絶縁層部分の温度が上昇してしまう。

３０Ｗ／（Ｋ・ｍ）以上の熱伝導率を有する強磁性層の材料（強磁性材料）としては、例えば、Ｎｉ，ＣｏＦｅ，ＣｏＦｅＡｌ，ＣｏＦｅＢ（例えば、Ｃｏ４０Ｆｅ４０Ｂ２０の組成；数字は原子％）等が挙げられる。
また、３０Ｗ／（Ｋ・ｍ）以上の熱伝導率を有する、配線や電極の材料としては、Ｃｕ，Ａｌ，Ｔａ，Ｗ等が挙げられる。
なお、各種の強磁性材料の熱伝導率を表１に示し、各種の配線材料の熱伝導率を表２に示す。

ところで、記憶素子に流す電流を短いパルス電流にすれば、記憶素子の温度上昇が少なくなるということが、一般的に知られている。
しかし、実際にパルス電流による温度上昇を測定する手段がないため、シミュレーションを用いて、パルス幅により温度上昇値がどのように変化するかを計算した（図４参照）。
この結果をみると、１μｓ（マイクロ秒）以上のパルス幅では、素子温度が一定になっているが、１μｓ未満の短いパルス幅では素子温度が一定の状態にまで達していないことがわかる。１ｎｓ（ナノ秒）においては、温度は温度がほとんど上昇していないことがわかる。
つまり、１μｓ以上のパルス幅のパルス電流を使用するよりは、１０ｎｓ以上１００ｎｓのパルス幅を使用して動作させたときに、特に、トンネル絶縁層をはさむ強磁性層の熱伝導率を３０Ｗ／（Ｋ・ｍ）以上にすることが有効に働く。
これにより、スピン注入を用いたメモリにおいて、素子の発熱が極力抑えられるために、素子の破壊電圧が上昇し、メモリ自体の信頼性が向上する。

さらにまた、トンネル絶縁層の材料として、特に、酸化マグネシウム（ＭｇＯ）を用いることにより、これまで一般的に用いられてきた酸化アルミニウムを用いた場合よりも、磁気抵抗変化率（ＭＲ比）を大きくすることができる。
一般に、スピン注入効率はＭＲ比に依存し、ＭＲ比が大きいほど、スピン注入効率が向上し、磁化反転電流密度を低減することができる。
従って、中間層であるトンネル絶縁層の材料として酸化マグネシウムを用い、同時に上述の構成の記憶層を用いることにより、スピン注入による書き込み閾値電流を低減することができ、少ない電流で情報の書き込み（記録）を行うことができる。また、読み出し信号強度を大きくすることができる。
これにより、ＭＲ比（ＴＭＲ比）を確保して、スピン注入による書き込み閾値電流を低減することができ、少ない電流で情報の書き込み（記録）を行うことができる。また、読み出し信号強度を大きくすることができる。

トンネル絶縁層を酸化マグネシウム（ＭｇＯ）膜により形成する場合には、ＭｇＯ膜が結晶化していて、００１方向に結晶配向性を維持していることがより望ましい。

なお、本発明において、記憶層と磁化固定層との間の中間層は、酸化マグネシウムから成る構成（トンネル絶縁層）とする他にも、例えば、酸化アルミニウム、窒化アルミニウム、ＳｉＯ_２、Ｂｉ_２Ｏ_３、ＭｇＦ_２、ＣａＦ、ＳｒＴｉＯ_２、ＡｌＬａＯ_３、Ａｌ−Ｎ−Ｏ等の各種の絶縁体、誘電体、半導体を用いて構成することもできる。

また、中間層に酸化マグネシウムを用いた場合に、優れたＭＲ特性を得るためには、一般に、アニール温度を３００℃以上、望ましくは３４０℃〜３６０℃の高い温度とすることが要求される。これは、従来中間層に用いられている酸化アルミニウムの場合のアニール温度の範囲（２５０℃〜２８０℃）と比較して、高温になっている。
これは、酸化物と磁性層の相分離を促し、整合界面を形成するためであり、同時に酸化マグネシウム等のバリア層の適正な内部構造や結晶構造を形成するために必要になるからであると考えられる。

このため、記憶素子の強磁性層にも、この高い温度のアニールに耐性を有するように、耐熱性のある強磁性材料を用いることにより、優れたＭＲ特性を得ることができる。

トンネル絶縁層の面積抵抗値は、スピン注入により記憶層の磁化の向きを反転させるために必要な電流密度を得る観点から、数十Ωμｍ^２程度以下に制御する必要がある。
そして、ＭｇＯ膜から成るトンネル絶縁層では、面積抵抗値を上述の範囲とするために、ＭｇＯ膜の膜厚を１．５ｎｍ以下に設定する必要がある。

また、記憶層の磁化の向きを、小さい電流で容易に反転できるように、記憶素子を小さくすることが望ましい。
従って、好ましくは、記憶素子の面積を０．０４μｍ^２以下とする。

なお、上述した構成条件を有する記憶層と、材料又は組成範囲の異なる他の強磁性層とを直接積層させることも可能である。また、強磁性層と軟磁性層とを積層させたり、複数層の強磁性層を軟磁性層や非磁性層を介して積層させたりすることも可能である。このように積層させた場合でも、本発明の効果が得られる。
特に複数層の強磁性層を非磁性層に介して積層させた構成としたときには、強磁性層の層間の相互作用の強さを調整することが可能になるため、記憶素子の寸法がサブミクロン以下になっても、磁化反転電流が大きくならないように抑制することが可能になるという効果が得られる。この場合の非磁性層の材料としては、Ｒｕ，Ｏｓ，Ｒｅ，Ｉｒ，Ａｕ，Ａｇ，Ｃｕ，Ａｌ，Ｂｉ，Ｓｉ，Ｂ，Ｃ，Ｃｒ，Ｔａ，Ｐｄ，Ｐｔ，Ｚｒ，Ｈｆ，Ｗ，Ｍｏ，Ｎｂまたはそれらの合金を用いることができる。

磁化固定層は、一方向の異方性を有していることが望ましく、記憶層は一軸異方性を有していることが望ましい。
また、磁化固定層及び記憶層のそれぞれの膜厚は、１ｎｍ〜３０ｎｍであることが好ましい。

記憶素子のその他の構成は、スピン注入により情報を記録する記憶素子の従来公知の構成と同様とすることができる。

磁化固定層は、強磁性層のみにより、或いは反強磁性層と強磁性層の反強磁性結合を利用することにより、その磁化の向きが固定された構成とする。
また、磁化固定層は、単層の強磁性層から成る構成、或いは複数層の強磁性層を非磁性層を介して積層した積層フェリ構造とする。
磁化固定層を積層フェリ構造としたときには、磁化固定層の外部磁界に対する感度を低下させることができるため、外部磁界による磁化固定層の不要な磁化変動を抑制して、記憶素子を安定して動作させることができる。さらに、各強磁性層の膜厚を調整することができ、磁化固定層からの漏洩磁界を抑えることができる。
積層フェリ構造の磁化固定層を構成する強磁性層の材料としては、Ｃｏ，ＣｏＦｅ，ＣｏＦｅＢ等を用いることができる。また、非磁性層の材料としては、Ｒｕ，Ｒｅ，Ｉｒ，Ｏｓ等を用いることができる。

反強磁性層の材料としては、ＦｅＭｎ合金、ＰｔＭｎ合金、ＰｔＣｒＭｎ合金、ＮｉＭｎ合金、ＩｒＭｎ合金、ＮｉＯ、Ｆｅ_２Ｏ_３等の磁性体を挙げることができる。
また、これらの磁性体に、Ａｇ，Ｃｕ，Ａｕ，Ａｌ，Ｓｉ，Ｂｉ，Ｔａ，Ｂ，Ｃ，Ｏ，Ｎ，Ｐｄ，Ｐｔ，Ｚｒ，Ｈｆ，Ｉｒ，Ｗ，Ｍｏ，Ｎｂ等の非磁性元素を添加して、磁気特性を調整したり、その他の結晶構造や結晶性や物質の安定性等の各種物性を調整したりすることができる。

また、記憶素子の膜構成は、記憶層が磁化固定層の上側に配置される構成でも、下側に配置される構成でも全く問題はない。

なお、記憶素子の記憶層に記録された情報を読み出す方法としては、記憶素子の記憶層に薄い絶縁膜を介して、情報の基準となる磁性層を設けて、絶縁層を介して流れる強磁性トンネル電流によって読み出してもよいし、磁気抵抗効果により読み出してもよい。

続いて、本発明の実施の形態を説明する。
本発明の一実施の形態として、メモリの概略構成図（斜視図）を図１に示す。
このメモリは、互いに直交する２種類のアドレス配線（例えばワード線とビット線）の交点付近に、磁化状態で情報を保持することができる記憶素子が配置されて成る。
即ち、シリコン基板等の半導体基体１０の素子分離層２により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域８、ソース領域７、並びにゲート電極１が、それぞれ形成されている。このうち、ゲート電極１は、図中前後方向に延びる一方のアドレス配線（例えばワード線）を兼ねている。
ドレイン領域８は、図中左右の選択用トランジスタに共通して形成されており、このドレイン領域８には、配線９が接続されている。

そして、ソース領域７と、上方に配置された、図中左右方向に延びる他方のアドレス配線（例えばビット線）６との間に、記憶素子３が配置されている。この記憶素子３は、スピン注入により磁化の向きが反転する強磁性層から成る記憶層を有する。
また、この記憶素子３は、２種類のアドレス配線１，６の交点付近に配置されている。
この記憶素子３は、ビット線６と、ソース領域７とに、それぞれ上下のコンタクト層４を介して接続されている。
これにより、２種類のアドレス配線１，６を通じて、記憶素子３に上下方向の電流を流して、スピン注入により記憶層の磁化の向きを反転させることができる。

また、本実施の形態のメモリの記憶素子３の断面図を図２に示す。
図２に示すように、この記憶素子３は、スピン注入により磁化Ｍ１の向きが反転する記憶層１７に対して、下層に磁化固定層３１を設けている。磁化固定層３１の下に反強磁性層１２が設けられ、この反強磁性層１２により、磁化固定層３１の磁化の向きが固定される。
記憶層１７と磁化固定層３１との間には、トンネルバリア層（トンネル絶縁層）となる絶縁層１６が設けられ、記憶層１７と磁化固定層３１とにより、ＭＴＪ素子が構成されている。
また、反強磁性層１２の下には下地層１１が形成され、記憶層１７の上にはキャップ層１８が形成されている。これら下地層１１及びキャップ層１８は、記憶素子３の下部電極及び上部電極をも兼ねる。

磁化固定層３１は、積層フェリ構造となっている。
具体的には、磁化固定層３１は、２層の強磁性層１３，１５が、非磁性層１４を介して積層されて反強磁性結合した構成である。
磁化固定層３１の各強磁性層１３，１５が積層フェリ構造となっているため、強磁性層１３の磁化Ｍ１３が右向き、強磁性層１５の磁化Ｍ１５が左向きとなっており、互いに反対向きになっている。これにより、磁化固定層３１の各強磁性層１３，１５から漏れる磁束が、互いに打ち消し合う。

磁化固定層３１の強磁性層１３，１５の材料としては、特に限定はないが、鉄、ニッケル、コバルトの１種もしくは２種以上からなる合金材料を用いることができる。さらにＮｂ，Ｚｒ，Ｇｄ，Ｔａ，Ｔｉ，Ｍｏ，Ｍｎ，Ｃｕ等の遷移金属元素やＳｉ，Ｂ，Ｃ等の軽元素を含有させることもできる。また、例えばＣｏＦｅ／ＮｉＦｅ／ＣｏＦｅの積層膜といったように、材料が異なる複数の膜を直接（非磁性層を介さずに）積層して、強磁性層１３，１５を構成してもよい。
磁化固定層３１の積層フェリを構成する非磁性層１４の材料としては、ルテニウム、銅、クロム、金、銀等が使用できる。
非磁性層１４の膜厚は、材料によって変動するが、好ましくは、ほぼ０．５ｎｍから２．５ｎｍの範囲で使用する。

本実施の形態においては、特に、記憶素子３の記憶層１７が、熱伝導率が３０Ｗ／（Ｋ・ｍ）以上の強磁性層である構成とする。
このような強磁性層の材料としては、例えば、前述したＮｉ，ＣｏＦｅ，ＣｏＦｅＡｌ，ＣｏＦｅＢ（例えば、Ｃｏ４０Ｆｅ４０Ｂ２０の組成；数字は原子％）等を使用することができる。

また、本実施の形態においては、図２の記憶素子３において電極を兼ねる下地層１１及びキャップ層１８、並びに、図１のコンタクト層４やビット線６等の配線のうち、少なくともいずれかに、熱伝導率が３０Ｗ／（Ｋ・ｍ）以上の材料を用いる。
このような電極や配線の材料としては、前述した、Ｃｕ，Ａｌ，Ｔａ，Ｗ等を使用することができる。

さらに、本実施の形態において、中間層である絶縁層１６を、酸化マグネシウム層とした場合には、磁気抵抗変化率（ＭＲ比）を高くすることができる。
このようにＭＲ比を高くすることによって、スピン注入の効率を向上して、記憶層１７の磁化Ｍ１の向きを反転させるために必要な電流密度を低減することができる。

本実施の形態の記憶素子３は、下地層１１からキャップ層１８までを真空装置内で連続的に形成して、その後エッチング等の加工によって記憶素子３のパターンを形成することにより、製造することができる。

上述の本実施の形態によれば、記憶素子３の記憶層１７が、熱伝導率が３０Ｗ／（Ｋ・ｍ）以上の強磁性層であることにより、記憶層１７の熱伝導率が高く、トンネル絶縁層１６で発生した熱を、記憶層１７を通じて容易に放熱させることができるので、絶縁層１６の温度を下げることができる。これにより、絶縁層１６の絶縁破壊を防ぎ、記憶素子３の温度上昇を抑制することが可能になる。

また、本実施の形態によれば、図２の記憶素子３において電極を兼ねる下地層１１及びキャップ層１８、並びに、図１のコンタクト層４やビット線６等の配線のうち、少なくともいずれかに、熱伝導率が３０Ｗ／（Ｋ・ｍ）以上の材料を用いることにより、電極１１，１８や配線４，６の熱伝導率が高いので、記憶層１７を通じて逃がした熱を、電極１１，１８や配線４，６を通じて、容易に（記憶素子３の外に）逃がすことができる。これにより、記憶素子３の温度上昇を抑制することが可能になる。

そして、本実施の形態によれば、記憶素子３の温度上昇を抑制することが可能になるため、情報を安定して記録・保持することが可能になり、特性バランスに優れた記憶素子３を構成することができる。これにより、動作エラーをなくして、記憶素子３の動作マージンを充分に得ることができる。
従って、安定して動作する、信頼性の高いメモリを実現することができる。

また、図２に示した記憶素子３を備え、図１に示した構成のメモリは、メモリを製造する際に、一般の半導体ＭＯＳ形成プロセスを適用できるという利点を有している。例えば、３４０℃〜３６０℃のアニールにも、記憶層１７の磁気特性が劣化することがなく、耐えうるようになる。
従って、本実施の形態の記憶素子３を備えたメモリを、汎用メモリとして適用することが可能になる。

（実施例）
ここで、本発明の記憶素子の構成において、具体的に記憶層を構成する強磁性材料等、各層の材料や膜厚等を選定して、記憶素子の温度や耐圧の温度依存性を調べた。
実際のメモリでは、図１や図７に示したように、記憶素子以外にもスイッチング用の半導体回路等が存在するが、ここでは、記憶素子のみを形成したウェハにより検討を行った。

厚さ０．７２５ｍｍのシリコン基板上に、厚さ３００ｎｍの熱酸化膜を形成し、その上に図２に示した構成の記憶素子３を形成した。
具体的には、図２に示した構成の記憶素子３において、各層の材料及び膜厚を、下地膜１１を膜厚３ｎｍのＴａ膜、反強磁性層１２を膜厚２０ｎｍのＰｔＭｎ膜、磁化固定層３１を構成する強磁性層１３を膜厚２ｎｍのＣｏＦｅ膜、強磁性層１５を膜厚２．５ｎｍのＣｏＦｅＢ膜、積層フェリ構造の磁化固定層３１を構成する非磁性層１４を膜厚０．８ｎｍのＲｕ膜、トンネル絶縁層となる絶縁層（バリア層）１６を酸化マグネシウム膜、記憶層１７を強磁性層、キャップ層１８を膜厚５ｎｍのＴａ膜と選定し、また下地膜１１と反強磁性層１２との間に図示しない膜厚１００ｎｍのＣｕ膜（後述するワード線となるもの）を設けて、各層を形成した。
上記膜構成で、ＰｔＭｎ膜の組成はＰｔ５０Ｍｎ５０（原子％）、ＣｏＦｅ膜の組成はＣｏ９０Ｆｅ１０(原子％)とした。なお、記憶層１７の強磁性層は、後述する強磁性材料を使用した。

酸化マグネシウム膜から成る絶縁層１６以外の各層は、ＤＣマグネトロンスパッタ法を用いて成膜した。
酸化マグネシウム（ＭｇＯ）膜から成る絶縁層１６は、ＲＦマグネトロンスパッタ法を用いて成膜した。
さらに、記憶素子３の各層を成膜した後に、磁場中熱処理炉で、１０ｋＯｅ・３６０℃・２時間の熱処理を行い、反強磁性層１２のＰｔＭｎ膜の規則化熱処理を行った。

次に、ワード線部分をフォトリソグラフィによってマスクした後に、ワード線以外の部分の積層膜に対してＡｒプラズマにより選択エッチングを行うことにより、ワード線（下部電極）を形成した。この際に、ワード線部分以外は、基板の深さ５ｎｍまでエッチングされた。
その後、電子ビーム描画装置により記憶素子３のパターンのマスクを形成し、積層膜に対して選択エッチングを行い、記憶素子３を形成した。記憶素子３部分以外は、ワード線のＣｕ層直上までエッチングした。

なお、記憶素子には、磁化反転に必要なスピントルクを発生させるために、記憶素子に充分な電流を流す必要があるため、トンネル絶縁層の抵抗値を抑える必要がある。
そこで、記憶素子３のパターンを、短軸０．０９μｍ×長軸０．１８μｍの楕円形状として、記憶素子３の面積抵抗値（Ωμｍ²）が２０Ωμｍ²となるようにした。

次に、記憶素子３部分以外を、厚さ１００ｎｍ程度のＡｌ_２Ｏ_３のスパッタリングによって絶縁した。
その後、フォトリソグラフィを用いて、上部電極となるビット線及び測定用のパッドを形成した。
このようにして、記憶素子３の試料を作製した。

以上、作製した記憶素子３の各試料に対して、それぞれ以下のようにして、特性の評価を行った。

＜素子温度の測定＞
実際の素子温度を調べる目的で、磁化固定層３１のピン磁界の温度変化を測定した。
磁化固定層３１のピン磁界の測定では、ウェハをのせる測定基板をヒーターで暖めて、温度制御を行いながら、基板温度を２５℃，４０℃，６０℃，８０℃，１００℃，１２０℃と変化させて、それぞれの基板温度におけるピン磁界を測定した。ピン磁界は、温度を上昇させていくと、線形に弱まっていく性質がある。この性質を用いると、あるピン磁界での素子温度が概算できる。１０ｍＶ単位で１００ｍＶから１Ｖまで印加電圧を増加させていき、そのときのピン磁界を測定し、ある印加電圧における実際の記憶素子３の温度を算出した。また、印加電圧と抵抗値から、記憶素子３に流れる電流量を算出した。

そして、記憶素子３の絶縁層１６の酸化マグネシウム膜の厚さを変更することにより、記憶素子３の抵抗値を異ならせた２種類の記憶素子３（素子Ａ及び素子Ｂ）について、それぞれ測定を行った。絶縁層１６の酸化マグネシウム膜の厚さは、素子Ａが０．７５ｎｍであり、素子Ｂが０．８ｎｍである。
測定結果として、記憶素子３に流れる電流と、記憶素子３の電流を流していないときに対する温度上昇との関係を、図３に示す。

図３より、記憶素子３の抵抗値により温度上昇の程度が異なるものの、記憶素子３に流れる電流量を大きくするほど、温度上昇も大きくなることがわかる。

＜耐圧の測定＞
記憶素子の破壊特性を評価するためには、耐圧（破壊電圧）の測定を行えばよい。
この耐圧の測定は、以下のようにして行うことができる。
記憶素子３に、１０μｓから１００ｍｓのパルス電圧を印加して、電圧値を１００ｍＶから１０ｍＶステップで大きくしていって、記憶素子３が破壊されるまで測定（ステップストレス法）を行った。破壊されたときの電圧をその記憶素子３の耐圧とした。
基板温度を変える場合には、ピン磁界の測定の場合同様に、ウェハをのせる測定基板をヒーターで暖め、温度制御を行いながら、基板温度を２５℃，４０℃，６０℃，８０℃，１００℃，１２０℃と変化させて、そのときの耐圧を、ステップストレス法を用いて測定した。

＜温度シミュレーション＞
市販の温度シミュレーターであるＡＮＳＹＳを用いて、記憶素子３の温度の計算を行った。
計算に使用したモデルの積層方向の断面図を図６に示す。
上部電極１９を膜厚２２０ｎｍ、キャップ層１８を膜厚５ｎｍ、強磁性層（記憶層）１７を膜厚２ｎｍ、絶縁層１６を膜厚１ｎｍのＭｇＯ膜、強磁性層１５を膜厚３ｎｍ、非磁性層１４を膜厚０．８ｎｍのＲｕ膜、磁性層１３を膜厚２．０ｎｍのＣｏＦｅ（Ｃｏ９０％Ｆｅ１０％）膜、反強磁性層１２を膜厚３０ｎｍのＰｔＭｎ膜、下部電極１１を膜厚３０ｎｍ、埋め込み絶縁材料２０をＳｉＯ_２に、基板２１の厚さを５２５μｍにそれぞれ設定した。ｘｙ方向から見ると、素子部分の形状は、５０ｎｍ×１００ｎｍで、電極部分は１０μｍ×２μｍの長方形となっている。
他の計算条件として、基板２１の温度を２５℃に固定し、電流は下部電極１１から入り上部電極１９に抜けて流れるように設定した。電流については、パルス幅１ｎｓ(ナノ秒；以下同様)，１０ｎｓ，１００ｎｓ，１μｓ（マイクロ秒；以下同様），１０μｓ，１００μｓの電流及び、定常電流で計算を行った。パルス電流の形状は台形で、パルス幅×０．２（秒）で目標電流まで上昇し、パルス幅×０．２（秒）で０まで下がるような形状を仮定した。

まず、記憶層１７の強磁性層の熱伝導率をＣｏＦｅの熱伝導率の値に固定して、パルス幅を１ｎｓ，１０ｎｓ，１００ｎｓ，１μｓ，１０μｓ，１００μｓと変化させて、各パルス幅の電流を流したときの絶縁層（ＭｇＯ）１６における平均温度を計算した。この計算を、基板温度２５℃・電流量５００μＡ、基板温度２５℃・電流量３００μＡ、基板温度１００℃・電流量３００μＡの３種類の条件に対して、それぞれ行った。
計算結果として、それぞれの条件における、パルス幅と絶縁層１６の温度上昇との関係を、図４に示す。図４の縦軸は、絶縁層１６の温度を示している。

図４より、基板温度及び電流量の条件に関らず、パルス幅１μｓ以上では、パルス幅を大きくしても（温度上昇した後の）温度が変わらず、熱平衡状態に達していることがわかる。
一方、パルス幅の短い１ｎｓの領域では、５００μＡという電流を流しても、基板温度との差が小さく、ほとんど温度変化がないことがわかる。
そして、パルス幅１０ｎｓ〜１μｓの領域では、パルス幅を大きくするほど、温度上昇が大きくなっていることがわかる。従って、前述したように、１μｓ以上の大きいパルス幅のパルス電流を使用するよりは、１０ｎｓ以上１００ｎｓのパルス幅を使用して書き込みの動作を行ったときに、トンネル絶縁層をはさむ強磁性層１７，１５の熱伝導率を３０Ｗ／（Ｋ・ｍ）以上にすることが有効に働く。

さらに、素子の温度があまり上昇せず、耐圧が下がらないような強磁性層の熱伝導率を求めるために、印加電流のパルス幅を１μｓにして、絶縁層１６を挟む強磁性層１７，１５の熱伝導率を同一とした上でこれら強磁性層１７，１５の熱伝導率を変化させて、絶縁層１６の温度上昇を計算により求めた。強磁性層１７，１５の熱伝導率［Ｗ／（Ｋ・ｍ）］は、０．０３，０．３，３．０，３０，１００の各値として、電流量３００μＡと電流量５００μＡとで、それぞれ計算を行った。
計算結果として、強磁性層１７，１５の熱伝導率と絶縁層１６の温度上昇との関係を、図５に示す。

図５より、いずれの電流量の場合も、強磁性層１７，１５の熱伝導率を３０Ｗ／（Ｋ・ｍ）以下にすると、温度が上昇し始めることが分かる。
つまり、強磁性層１７，１５の熱伝導率を３０Ｗ／（Ｋ・ｍ）以上にしておけば、温度の上昇はほとんどなく、素子の破壊電圧が上昇し、メモリとしての信頼性が向上することになる。

上述の実施の形態では、記憶層１７を熱伝導率が３０Ｗ／（Ｋ・ｍ）以上の強磁性層である構成としたが、記憶層の代わりに、磁化固定層を構成する強磁性層（例えば図２の記憶素子３では、強磁性層１３，１５）を熱伝導率が３０Ｗ／（Ｋ・ｍ）以上の強磁性層である構成としてもよい。また、記憶層と磁化固定層とを共に熱伝導率が３０Ｗ／（Ｋ・ｍ）以上の強磁性層である構成としてもよい。

また、電極や配線については、全てを熱伝導率が３０Ｗ／（Ｋ・ｍ）以上の材料を用いて構成すればそれに越したことはないが、少なくともいずれかの材料を熱伝導率が３０Ｗ／（Ｋ・ｍ）以上とすれば、熱を記憶素子の外部に逃がしやすくする効果が得られる。

さらにまた、本発明では、上述の各実施の形態で示した記憶素子３の膜構成に限らず、様々な膜構成を採用することが可能である。

上述の各実施の形態では、磁化固定層３１が２層の強磁性層１３，１５と非磁性層１４から成る積層フェリ構造となっているが、例えば、磁化固定層を単層の強磁性層により構成してもよい。

本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。

本発明の一実施の形態のメモリの概略構成図（斜視図）である。図１の記憶素子の断面図である。電流を印加したときの記憶素子の温度上昇を示す図である。パルス電流のパルス幅と絶縁層の温度との関係を示す図である。絶縁層を挟む強磁性層の熱伝導率と絶縁層の温度上昇との関係を示す図である。ＡＮＳＹＳによる温度計算に使用したモデルの断面図である。スピン注入による磁化反転を利用したメモリの概略構成図（斜視図）である。図７のメモリの断面図である。従来のＭＲＡＭの構成を模式的に示した斜視図である。

符号の説明

３記憶素子、１１下地層、１２反強磁性層、１３，１５強磁性層、１４非磁性層、１６トンネル絶縁層、１７記憶層、１８キャップ層、３１磁化固定層

Claims

情報を磁性体の磁化状態により保持する記憶層を有し、
前記記憶層に対して、中間層を介して磁化固定層が設けられ、
前記中間層が、絶縁体から成り、
積層方向にスピン偏極した電子を注入することにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記録が行われ、
前記記憶層又は前記磁化固定層を構成する強磁性層の熱伝導率が３０Ｗ／（Ｋ・ｍ）以上である
ことを特徴とする記憶素子。
情報を磁性体の磁化状態により保持する記憶層を有する記憶素子と、
互いに交差する２種類の配線を備え、
前記記憶素子は、前記記憶層に対して、中間層を介して磁化固定層が設けられ、前記中間層が絶縁体から成り、積層方向にスピン偏極した電子を注入することにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記録が行われ、前記記憶層又は前記磁化固定層を構成する強磁性層の熱伝導率が３０Ｗ／（Ｋ・ｍ）以上であり、
前記２種類の配線の交点付近かつ前記２種類の配線の間に、前記記憶素子が配置され、
前記２種類の配線を通じて、前記記憶素子に前記積層方向の電流が流れる
ことを特徴とするメモリ。
前記２種類の配線の材料の熱伝導率が、３０Ｗ／（Ｋ・ｍ）以上であることを特徴とする請求項２に記載のメモリ。
前記記憶素子に接続されている配線の材料、又は、配線に接続されている前記記憶素子の電極の材料が、３０Ｗ／（Ｋ・ｍ）以上の熱伝導率を有することを特徴とする請求項２に記載のメモリ。
前記記憶素子に流れる前記積層方向の電流のパルス幅が、１０ナノ秒以上１００ナノ秒以下であることを特徴とする請求項２に記載のメモリ。