JP2003017782A - キャリヤスピン注入磁化反転型磁気抵抗効果膜と該膜を用いた不揮発性メモリー素子及び該素子を用いたメモリー装置 - Google Patents

Abstract

(57)【要約】 【課題】 消費電力が小さく、素子サイズ及び素子間距
離を大幅に縮小しても誤動作がなく、大規模集積化が可
能な、キャリヤスピン注入型磁気抵抗効果膜を用いた不
揮発性メモリー素子とそれを用いたメモリー装置を提供
する。 【解決手段】 固定磁化層の上に絶縁層を積層し、該絶
縁層の上に、キャリヤ誘起磁性を備え、キャリヤスピン
の注入により磁化の方向が反転する磁化反転層を積層す
るとともに、上記磁化反転層の表面に、該磁化反転層に
キャリヤスピンを注入する電極を配置し、誘導磁界に依
らず磁化の方向が反転することを特徴とするキャリヤス
ピン注入磁化反転型磁気抵抗効果膜を用いた不揮発性メ
モリー素子。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、キャリアスピンの
注入により磁化の方向が反転する現象を利用するキャリ
ヤスピン注入磁化反転型磁気抵抗効果膜、該膜を用いて
作製した不揮発性メモリー素子、及び、該素子を用いて
構成した随時書き込み・読み出し可能なメモリー装置に
関するものである。

【０００２】

【従来の技術】従来、磁性体に磁界を加えると電気抵抗
が変化する現象（磁気抵抗効果は）を利用した磁界セン
サーや磁界ヘッドが開発されている。この種の磁気ヘッ
ドは、高密度の磁気記録を達成する手段として有用であ
るが、将来、更に高密度の磁気記録の達成が求められる
ことは、当然に予測されることであり、より高密度の磁
気記録を達成し得る磁気ヘッドの開発が望まれている。

【０００３】このような磁気ヘッドを実現する材料とし
て、数ｎｍの周期で、強磁性層と絶縁層を交互に積層し
た人工格子膜が注目されている（Phys.Rev.Lett.61(198
8),2472〜2475頁、参照）。これは、外部磁場の大きさ
の変化によって、２つの強磁性層におけるスピンが反平
行又は平行に変化することにより、トンネルコンダクタ
ンスが変化する現象を利用したものである。

【０００４】そして、この現象を利用した素子（磁気抵
抗効果素子）が、例えば、特開平９−１０６５１４号公
報に開示されている。この公報開示の素子は、磁気セン
サーや磁気ヘッドに用いられているが、上記現象を利用
する素子は、磁気センサーや磁気ヘッドへの利用の他、
高速かつ不揮発性の記憶素子として利用することも可能
であり、例えば、特開平９−２５１６２１号公報や、特
開平９−２６０７４３号公報には、上記現象を利用した
不揮発性の磁気記録素子（ＭＲＡＭ）（以下「ＭＲＡ
Ｍ」ということがある。）が開示されている。

【０００５】その後、ＭＲＡＭに関しては、実用化に向
け、多くの研究がなされてきたが、その過程で、ＭＲＡ
Ｍにおいては、誘導磁場（書き込み線に電流を流して発
生させる）を磁化反転に用いていることに起因して、
（ａ）磁化反転に必要な強さの誘導磁場を形成するの
に、多大な電力を消費する、及び、（ｂ）誘導磁場が、
隣接の素子において不随意な書き込み（誤動作）を引き
起こす、という問題があることが判明した。

【０００６】高速かつ不揮発性の記憶素子として上記
（ｂ）の問題は致命的であり、何らかの解決策を必要と
するが、この解決策を必要とする限りにおいて、ＭＲＡ
Ｍを、高速かつ不揮発性の記憶素子として利用するのに
は限界がある。

【０００７】それ故、最近では、ＭＲＡＭに替わる磁気
記録素子を開発することが、一つの開発目標とされてい
る。

【０００８】

【発明が解決しようとする課題】本発明は、ＭＲＡＭに
おける上記（ａ）及び（ｂ）の問題を、本質的に解決す
る磁気抵抗効果膜を提供することを目的とする。

【０００９】また、本発明は、上記磁気抵抗効果膜を用
い、素子サイズ及び素子間距離を大幅に縮小し、大規模
集積化が可能な不揮発性メモリー素子を提供することを
目的とする。

【００１０】さらに、本発明は、上記不揮発性メモリー
素子を用いたメモリー装置を提供することを目的とす
る。

【００１１】

【課題を解決するための手段】本発明者は、ＭＲＡＭに
おける上記（ａ）及び（ｂ）の問題は、素子内における
磁化の向きを変えるために、該素子外で形成する誘導磁
場に起因するものであることに着目し、素子内における
磁気の向きを、誘導磁場に依らずに変えることができれ
ば、上記（ａ）及び（ｂ）の問題を解決することができ
るとの発想に至った。

【００１２】そして、素子内における磁化の向きの反転
は、原理的には、（ｘ）素子への“スピン注入”、及
び、（ｙ）“スピン注入”による“磁化の反転”、とい
う手順により達成されるものであるが、本発明者は、上
記発想の下において研究した結果、エネルギーバンドが
自発的にスピン偏極している物質で薄膜層を形成し、該
薄膜層にスピンを注入することにより磁化の向きを反転
させることができることを知見した。

【００１３】本発明は、上記知見に基づくものであり、
その要旨は、以下のとおりである。

【００１４】（１） 固定磁化層の上に絶縁層を積層
し、該絶縁層の上に、キャリヤ誘起磁性を備え、キャリ
ヤスピンの注入により磁化の方向が反転する磁化反転層
を積層し、誘導磁場に依らず磁化の方向が反転すること
を特徴とするキャリヤスピン注入磁化反転型磁気抵抗効
果膜。

【００１５】（２） 前記固定磁化層が、強磁性物質の
薄膜層か、又は、強磁性物質を含む薄膜層であることを
特徴とする前記（１）に記載のキャリヤスピン注入磁化
反転型磁気抵抗効果膜。

【００１６】（３） 前記強磁性物質が、遷移金属を含
む強磁性の単体又は化合物であることを特徴とする前記
（２）に記載のキャリヤスピン注入磁化反転型磁気抵抗
効果膜。

【００１７】（４） 前記強磁性の化合物が、Ga_1-XMn_X
As（０＜ｘ≦１）であることを特徴とする前記（３）に
記載のキャリヤスピン注入磁化反転型磁気抵抗効果膜。

【００１８】（５） 前記強磁性の化合物が、Ａ_1-XＢ_X
Ｃ（０＜ｘ≦１）であることを特徴とする前記（３）に
記載のキャリヤスピン注入磁化反転型磁気抵抗効果膜。

【００１９】ここで、Ａ＝Ｂ、Al、Ga、Inのうちいずれ
か１種又は２種以上 Ｂ＝Sc、Ti、Ｖ、Cr、Mn、Fe、Co、Niのうちいずれか１
種又は２種以上 Ｃ＝Ｎ、Ｐ、As、Sbのうちいずれか１種又は２種以上 （６） 前記絶縁層が、絶縁性の単体又は化合物の１種
又は２種以上からなる薄膜層であることを特徴とする前
記（１）に記載のキャリヤスピン注入磁化反転型磁気抵
抗効果膜。

【００２０】（７） 前記絶縁性の化合物が、GaAlAsで
あることを特徴とする前記（６）に記載のキャリヤスピ
ン注入磁化反転型磁気抵抗効果膜。

【００２１】（８） 前記磁化反転層が、キャリヤ誘起
磁性物質の薄膜層、又は、キャリヤ誘起磁性物質を含む
薄膜層であることを特徴とする前記（１）に記載のキャ
リヤスピン注入磁化反転型磁気抵抗効果膜。

【００２２】（９） 前記キャリヤ誘起磁性物質が、II
I−Ｖ族磁性混晶半導体、磁性体・半導体二層量子井戸
超構造体、磁性半金属、及び／又は、遷移金属を含む磁
性化合物であることを特徴とする前記（８）に記載のキ
ャリヤスピン注入磁化反転型磁気抵抗効果膜。

【００２３】（１０） 前記遷移金属を含む磁性化合物
が、Ga_1-XMn_XAs（０＜ｘ≦１）であることを特徴とする
前記（９）に記載のキャリヤスピン注入磁化反転型磁気
抵抗効果膜。

【００２４】（１１） 前記遷移金属を含む磁性化合物
が、Ａ_1-XＢ_XＣ（０＜ｘ≦１）であることを特徴とする
前記（９）に記載のキャリヤスピン注入磁化反転型磁気
抵抗効果膜。

【００２５】ここで、Ａ＝Ｂ、Al、Ga、Inのうちいずれ
か１種又は２種以上 Ｂ＝Sc、Ti、Ｖ、Cr、Mn、Fe、Co、Niのうちいずれか１
種又は２種以上 Ｃ＝Ｎ、Ｐ、As、Sbのうちいずれか１種又は２種以上 （１２） 固定磁化層の上に絶縁層を積層し、該絶縁層
の上に、キャリヤ誘起磁性を備え、キャリヤスピンの注
入により磁化の方向が反転する磁化反転層を積層すると
ともに、上記磁化反転層の表面に、該磁化反転層に互い
に偏極方向が逆向きのキャリヤスピンを選択的に注入す
る少なくとも１対の電極を配置し、誘導磁場に依らず磁
化の方向が反転することを特徴とするキャリヤスピン注
入磁化反転型磁気抵抗効果膜を用いた不揮発性メモリー
素子。

【００２６】（１３） 前記１対の電極は、お互いに保
磁力が異なる電極であることを特徴とする前記（１２）
に記載のキャリヤスピン注入磁化反転型磁気抵抗効果膜
を用いた不揮発性メモリー素子。

【００２７】（１４） 前記１対の電極は、幅が異なる
帯状の電極を平行に配置したものであることを特徴とす
る前記（１２）又は（１３）に記載のキャリヤスピン注
入磁化反転型磁気抵抗効果膜を用いた不揮発性メモリー
素子。

【００２８】（１５） 前記固定磁化層が、強磁性物質
の薄膜層か、又は、強磁性物質を含む薄膜層であること
を特徴とする前記（１２）、（１３）又は（１４）に記
載のキャリヤスピン注入磁化反転型磁気抵抗効果膜を用
いた不揮発性メモリー素子。

【００２９】（１６） 前記強磁性物質が、遷移金属を
含む強磁性の単体又は化合物であることを特徴とする前
記（１５）に記載のキャリヤスピン注入磁化反転型磁気
抵抗効果膜を用いた不揮発性メモリー素子。

【００３０】（１７） 前記強磁性の化合物が、Ga_1-XM
n_XAs（０＜ｘ≦１）であることを特徴とする前記（１
６）に記載のキャリヤスピン注入磁化反転型磁気抵抗効
果膜を用いた不揮発性メモリー素子。

【００３１】（１８） 前記強磁性の化合物が、Ａ_1-X
Ｂ_XＣ（０＜ｘ≦１）であることを特徴とする前記（１
６）に記載のキャリヤスピン注入磁化反転型磁気抵抗効
果膜を用いた不揮発性メモリー素子。

【００３２】ここで、Ａ＝Ｂ、Al、Ga、Inのうちいずれ
か１種又は２種以上 Ｂ＝Sc、Ti、Ｖ、Cr、Mn、Fe、Co、Niのうちいずれか１
種又は２種以上 Ｃ＝Ｎ、Ｐ、As、Sbのうちいずれか１種又は２種以上 （１９） 前記絶縁層が、絶縁性の単体又は化合物の１
種又は２種以上からなる薄膜層であることを特徴とする
前記（１２）、（１３）又は（１４）に記載のキャリヤ
スピン注入磁化反転型磁気抵抗効果膜を用いた不揮発性
メモリー素子。

【００３３】（２０） 前記絶縁性の化合物が、GaAlAs
であることを特徴とする前記（１９）に記載のキャリヤ
スピン注入磁化反転型磁気抵抗効果膜を用いた不揮発性
メモリー素子。

【００３４】（２１） 前記磁化反転層が、キャリヤ誘
起磁性物質の薄膜層、又は、キャリヤ誘起磁性物質を含
む薄膜層であることを特徴とする前記（１２）、（１
３）又は（１４）に記載のキャリヤスピン注入磁化反転
型磁気抵抗効果膜を用いた不揮発性メモリー素子。

【００３５】（２２） 前記キャリヤ誘起磁性物質が、
III−Ｖ族磁性混晶半導体、磁性体・半導体二層量子井
戸超構造体、磁性半金属、及び／又は、遷移金属を含む
磁性化合物であることを特徴とする前記（２１）に記載
のキャリヤスピン注入磁化反転型磁気抵抗効果膜を用い
た不揮発性メモリー素子。

【００３６】（２３） 前記遷移金属を含む磁性化合物
が、Ga_1-XMn_XAs（０＜ｘ≦１）であることを特徴とする
前記（２２）に記載のキャリヤスピン注入磁化反転型磁
気抵抗効果膜を用いた不揮発性メモリー素子。

【００３７】（２４） 前記遷移金属を含む磁性化合物
が、Ａ_1-XＢ_XＣ（０＜ｘ≦１）であることを特徴とする
前記（２２）に記載のキャリヤスピン注入磁化反転型磁
気抵抗効果膜を用いた不揮発性メモリー素子。

【００３８】ここで、Ａ＝Ｂ、Al、Ga、Inのうちいずれ
か１種又は２種以上 Ｂ＝Sc、Ti、Ｖ、Cr、Mn、Fe、Co、Niのうちいずれか１
種又は２種以上 Ｃ＝Ｎ、Ｐ、As、Sbのうちいずれか１種又は２種以上 （２５） 前記１対の電極が、半導体又は金属特性を有
する電極、又は、半導体又は金属特性を有する物質を含
む電極であることを特徴とする前記（１２）、（１３）
又は（１４）に記載のキャリヤスピン注入磁化反転型磁
気抵抗効果膜を用いた不揮発性メモリー素子。

【００３９】（２６） 前記１対の電極が、強磁性を有
する電極、又は、強磁性物質を含む電極であることを特
徴とする前記（１２）、（１３）又は（１４）に記載の
キャリヤスピン注入磁化反転型磁気抵抗効果膜を用いた
不揮発性メモリー素子。

【００４０】（２７） 前記１対の電極が、それぞれ、
異なる強磁性を有する電極、又は、異なる強磁性物質を
含む電極であることを特徴とする前記（２６）に記載の
キャリヤスピン注入磁化反転型磁気抵抗効果膜を用いた
不揮発性メモリー素子。

【００４１】（２８） 前記１対の電極と前記磁化反転
層との接合界面が絶縁性の界面であることを特徴とする
前記（１２）、（１３）又は（１４）に記載のキャリヤ
スピン注入磁化反転型磁気抵抗効果膜を用いた不揮発性
メモリー素子。

【００４２】（２９） 固定磁化層の上に絶縁層を積層
し、該絶縁層の上に、キャリヤ誘起磁性を備え、キャリ
ヤスピンの注入により磁化の方向が反転する磁化反転層
を積層した磁気抵抗効果素子の磁化反転層に、キャリヤ
スピンを注入する電極を設けた不揮発性メモリー素子を
内蔵するメモリーセル、不揮発性メモリー素子の磁化反
転層に電極を介して電気的に接続されているライティン
グコントローラー及びリーディングコントローラー、該
電極に電気的に接続されているコラムセレクター、及
び、不揮発性メモリー素子の固定磁化層に電気的に接続
されているＩ／Ｏコントローラーを含むことを特徴とす
る不揮発性メモリー素子を用いたメモリー装置。

【００４３】（３０） 前記ライティングコントローラ
ー、Ｉ／Ｏコントローラー、及び、不揮発性メモリー
が、書き込む情報に応じて前記電極に選択的に電流を流
すことができる配線によって結ばれていることを特徴と
する前記（２９）に記載の不揮発性メモリー素子を用い
たメモリー装置。

【００４４】（３１） 前記リーディングコントローラ
ー、Ｉ／Ｏコントローラー、及び、不揮発性メモリー
が、前記配線を通じて、磁化反転層の磁化の向きに応じ
た不揮発性メモリーの抵抗を“０”と“１”の２つに数
値化し、情報として出力する配線で結ばれていることを
特徴とする前記（２９）又は（３０）に記載の不揮発性
メモリー素子を用いたメモリー装置。

【００４５】

【発明の実施の形態】本発明について詳細に説明する。
まず、本発明のキャリヤスピン注入磁化反転型磁気抵抗
効果膜（以下「本発明膜」ということがある。）の積層
構造について説明する。

【００４６】図１に、本発明膜の積層構造を示す。図１
に示すように、本発明膜は、固定磁化層３、絶縁層２、
及び、磁化反転層１の３層構造からなるものである。

【００４７】この３層構造を得るには、分子線エピタキ
シャル（ＭＢＥ）法により、基板５上に、まず、固定層
４を形成し、その上に、順次、固定磁化層３、絶縁層
２、及び、磁化反転層１を形成する。なお、ＭＢＥ法に
替えて、有機金属気相エピタキシャル（ＭＯＶＰＥ）法
や、スパッタ法などの真空蒸着法を用いてもよい。

【００４８】基板は、その上に成膜する物質に応じ、適
宜選択できるが、表面の結晶配向性が良好なものが好ま
しい。また、固定層とする薄膜の組成は、基板の材質・
結晶配向性、及び、その上に形成する薄膜（この場合、
固定磁化層）の組成に応じて、適宜決定できる。

【００４９】例えば、固定磁化層としてGa_1-XMn_XAsを成
膜する場合は、基板としてｐ−GaAs（100）を用い、そ
の上に、固定層として、GaAs:Beを成膜するのが好まし
い。なお、固定層は、メモリー素子に流れるトンネル電
流を検知する電極として用いることができる。

【００５０】上記各層の厚さは、特に限定されるもので
はない。磁気抵抗効果膜としての機能を維持できる限り
において、上記各層の厚さを適宜設定することができ
る。

【００５１】次に、本発明膜を形成する物質について説
明する。

【００５２】固定磁化層は、磁化が固定されている層で
あるから、強磁性物質の薄膜か、又は、強磁性物質を含
む薄膜で形成する。この強磁性物質は、特に限定されな
いが、遷移金属を含む強磁性化合物であれば、成膜過程
で組成を調整することにより、固定磁化層の磁性を調整
できるので、遷移金属を含む強磁性化合物を用いるのが
好ましい。

【００５３】このような強磁性化合物として、Ga_1-XMn_X
As（０＜ｘ≦１）、Ga_1-XCr_XAs（０＜ｘ≦１）や、Ga
_1-XMn_XＮ（０＜ｘ≦１）が好ましい。

【００５４】絶縁層は、絶縁性の単体又は化合物の１種
又は２種以上からなる薄膜層とする。絶縁層を構成する
物質は、層厚や、固定磁化層及び磁化反転層を形成する
物質との結晶整合性や、電子バリヤー層としてのバリヤ
ー高さを考慮して選択する。

【００５５】固定磁化層及び磁化反転層を形成する物質
として、Ga_1-XMn_XAs（０＜ｘ≦１）や、Ga_1-XCr_XAs（０
＜ｘ≦１）を選択した場合には、絶縁層用の物質とし
て、GaAlAsを用いるのが好ましい。

【００５６】磁化反転層は、注入されたキャリヤスピン
の配向を反映して、磁化の向きが変化し、反対向きのキ
ャリヤスピンが、新たに注入されるまで、磁化の向きは
変化しない特性を備える薄膜層であり、本発明膜におい
て、最も重要な機能を果たすものである。

【００５７】エネルギーバンドが自発的にスピン偏極し
ている物質は、このような特性を有するので、磁化反転
層用の物質として適用可能である。特に、キャリヤ誘起
磁性を有する物質として知られているIII−Ｖ族磁性混
晶半導体、磁性体・半導体二層量子井戸超構造体、磁性
半金属、遷移金属を含む磁性化合物等が、磁化反転層用
の物質として好ましい。

【００５８】上記遷移金属を含む磁性化合物のなかで
も、In_1-XMn_XAs（０＜ｘ≦１）、Ga_{1- X}Mn_XAs（０＜ｘ≦
１）、Ga_1-XCr_XAs（０＜ｘ≦１）、及び、Ga_1-XMn_XＮ
（０＜ｘ≦１）が、磁化反転層用の物質として、より好
ましい物質である。

【００５９】本発明膜を用いて、図２に例示する不揮発
性メモリー素子（以下「本発明素子」という。）を作製
する時には、磁化反転層１の上に、更に、磁化反転層１
にキャリヤスピンを注入する電極ａ、ｂを作製するため
の薄膜層（図示なし）を形成する。この薄膜層は、逆方
向又は偏極方向の異なる２種類のキャリヤスピンを磁化
反転層に注入する電極として機能するものであるから、
この機能を果たす観点から、該薄膜層を形成する物質を
適宜選択すればよい。

【００６０】上記の観点から、電極としては、半導体又
は金属特性を有する電極、又は、半導体又は金属特性を
有する物質を含む電極であることが好ましい。また、電
極として、強磁性を有する電極、又は、強磁性物質を含
む電極も好ましい。さらに、電極が、それぞれ、異なる
強磁性を有する電極、又は、異なる強磁性物質を含む電
極であると、より好ましい。

【００６１】電極の形状、配置は、特に限定されない
が、１対の電極を同じ物質で構成する場合は、幅が異な
る１対の帯状の電極を配置する。

【００６２】電極を構成する物質が同じでも、電極の形
状が異なれば、それぞれの電極の保磁力が異なるので、
適正な保磁力の差を確保できる限りにおいて、電極の形
状、配置は適宜設計できる。

【００６３】さらに、本発明膜においては、１対の電極
と磁化反転層との接合界面が絶縁性の界面であってもよ
い。

【００６４】本発明膜の形成において、磁化反転層の上
に、電極用の薄膜層を形成する場合、両層の界面に絶縁
性の界面が形成されることがあるが、キャリヤスピンの
注入に支障はない。

【００６５】図２に基づいて、本発明素子の動作原理を
説明する。

【００６６】本発明素子は、磁化反転層１と固定磁化層
３、及び、両層の間の絶縁層２からなる３層構造で構成
されている。そして、磁化反転層１に形成した電極ａ及
び電極ｂを介し、磁化反転層１に、書き込み端子Ａ及び
メモリー消去端子Ｂが接続され、また、固定磁化層３に
は、直接、読み取り端子Ｃが接続されている。即ち、本
発明素子は、３端子構成の構造を基本とするメモリー素
子である。

【００６７】今、磁化反転層１の磁化の方向６が、固定
磁化層３の磁化の方向７と同じである（ともに右向きで
ある）とする。上記磁化の方向６、７が平行な状態にお
いては、絶縁層２を貫いて、端子Ａ−Ｃ間、もしくは、
端子Ｂ−Ｃ間に流れるトンネル電流は、比較的大きく基
準値を超える。この状態を、２進法における“０”と定
める。

【００６８】ここで、書き込み端子Ａからメモリー消去
端子Ｂに電流を過度的に流すと、該端子Ｂより、左向き
にスピン偏極したキャリヤが、磁化反転層１に注入され
る。その結果、磁化反転層１の磁気ドメインの多くにお
いて磁化の方向が反転し、全体として、磁化反転層１の
磁化の方向６は左向きとなり、該磁化の方向６と、固定
磁化層３の磁化の方向７とは、反平行の状態となる。

【００６９】この時、端子Ａ−Ｃ、もしくは、端子Ｂ−
Ｃの間に流れるトンネル電流は、反平行状態の磁化を反
映して比較的小さくなり、基準値を下回ることになる。
この状態を、２進法における“１”と定める。

【００７０】即ち、書き込み端子Ａからメモリー消去端
子Ｂに電流を流し、磁化反転層１の磁化の方向を、右向
きから左向きに反転させた結果、メモリー素子に“１”
が書き込まれたことになる。

【００７１】磁化の方向が反平行の状態は、電流を停止
した後でも安定に存在し得るので、メモリー素子に書き
込まれた“１”は不揮発性である。

【００７２】次に、メモリー消去端子Ｂから書き込み端
子Ａに電流を過度的に流すと、書き込み端子Ａより、右
向きにスピン偏極したキャリヤが磁化反転層１に注入さ
れる。その結果、磁化反転層１の磁気ドメインの多くに
おいて、再び、磁化の方向が反転して、元の平行状態に
復帰する。即ち、メモリー素子は、再び、“０”状態に
戻る。

【００７３】本発明素子においては、上記の操作を繰り
返し行なうことにより、情報を、電子的に、随時、書き
込んだり、読み出したりすることができる。このよう
に、本発明素子は、情報ビットを磁気的に記憶する不揮
発性のメモリー素子である。

【００７４】この点が、本発明素子の特徴である。

【００７５】［従来の技術］の項でも説明したが、現
在、開発研究が行なわれているＭＲＡＭ（磁気メモリー
素子）は、本発明素子（図２、参照）との対比で、図３
に示すように、書き込み線に電流を流して発生させる誘
導磁場Ｈ’を、磁化反転層１における磁化の方向の反転
に用いるものであるので、消費電力が大きい点、及び、
誘導磁場が隣接メモリー素子において不随意な書き込み
（誤動作）を引き起こす点を問題点として抱えている。

【００７６】その点、本発明素子は、一個のメモリー素
子の磁化反転層に、直接、スピン偏極したキャリヤを注
入して磁化の方向を反転させるので、隣接メモリー素子
において誤動作を引き起こすことは全くない。

【００７７】さらに、電流は、スピン偏極したキャリヤ
を磁化固定層に注入するだけに要するから、本発明素子
で消費する電力量は、所要の強さの誘導磁場を形成する
のに必要な消費電力量に比べて、少なくて済む。

【００７８】それ故、本発明素子は、従来のＭＲＡＭに
関する問題点を、本質的に解決するものである。

【００７９】また、本発明素子においては、隣接メモリ
ー素子に誤動作を誘発するような相互干渉がないから、
素子のサイズ及び素子間の距離を大幅に縮小することが
可能となる。それ故、本発明素子は、磁気メモリー素子
の大規模な集積化を可能とする基本デバイスとして位置
づけられるものである。

【００８０】本発明素子を用いてメモリー装置（以下
「本発明装置」ということがある。）を構成することが
できる。

【００８１】本発明素子を用いメモリーセルを構成し、
該メモリーセルを用い、２ビットのアドレス（Ａ1、Ａ
2）でメモリーセルを指定して、１ビットの情報を書き
込み、または、読み出すメモリー装置を作製した。この
装置の回路を図４に示す。

【００８２】本発明装置は、図４に示すように、本発明
素子を内蔵するメモリーセルＭＣ１１、ＭＣ１２、ＭＣ
２１及びＭＣ２２、本発明素子の磁化反転層に電極を介
して電気的に接続されているライティングコントローラ
ー１２及びリーディングコントローラー１１、該電極に
電気的に接続されているコラムセレクター１０、及び、
本発明素子の固定磁化層に電気的に接続されているＩ／
Ｏコントローラー９を含むものである。

【００８３】そして、ライティングコントローラ、Ｉ／
Ｏコントローラー、及び、不揮発性メモリーは、書き込
む情報に応じて前記電極に選択的に電流を流すことがで
きる配線によって結ばれている。

【００８４】また、リーディングコントローラー、Ｉ／
Ｏコントローラー、及び、不揮発性メモリーは、上記配
線を通じて、磁化反転層の磁化の向きに応じた不揮発性
メモリーの抵抗を“０”と“１”の２つに数値化し、情
報として出力する配線で結ばれている。

【００８５】図４に示す本発明装置の動作原理について
説明する。

【００８６】本発明装置の駆動電圧は５Ｖとし、“１”
を５Ｖ、“０”を０Ｖとする。メモリーセルにおいて
は、固定磁化層と磁化反転層の磁化の方向が平行な状態
を“０”とし、同方向が反平行な状態を“１”として、
情報を記憶する。メモリーセルは、表１に示すアドレ
ス、読み取り信号（Ｒ）、書き込み信号（Ｗ）によって
指定される。

【００８７】

【表１】

【００８８】図５に、図４に示す本発明装置を駆動する
具体的な回路構成を示す。

【００８９】図５に示す回路構成は、相補形のものとな
っており、消費電力の低減が図られている。回路は、ｎ
−チャネル電界効果型トランジスタ（ｎ−ＦＥＴ）とｐ
−チャネル電界効果型トランジスタ（ｐ−ＦＥＴ）から
構成されている。ゲート電圧が、しきい値を超えると、
ｎ−ＦＥＴの場合は、ソース・ドレイン間が通電可能
（以下「チャネルが開く」という。）となり、ｐ−ＦＥ
Ｔの場合は、チャネルが閉じる。なお、ゲート電圧
“０”の場合、ｐ−ＦＥＴは、チャネルが開いた状態に
なっている。

【００９０】書き込み動作について説明する。

【００９１】アドレスを指定してＷ＝１、Ｒ＝０とする
と、表１から分かるように、ＷＸi、Ｙjが“１”とな
る。この時、Ｔr₁、Ｔr₆、Ｔr₇、Ｔr₈及びＴr₉のチャネ
ルが開いて、指定したメモリーセルに情報の書き込みが
できる。ここで、Data Busが“１”の状態になってい
ると、Ｔr₃及びＴr₄のチャネルが開いて、メモリーセル
において、端子Ａから端子Ｂに向って電流が流れる。そ
うすると、磁化反転層における磁化の方向が反転し、情
報“１”がメモリーセルに記憶されることになる。

【００９２】Data Busが“０”の状態になっている
と、Ｔr₂及びＴr₅のチャネルが開いて、メモリーセルに
おいては、端子Ｂから端子Ａに向って電流が流れる。そ
うすると、磁化反転層における磁化の方向は、固定磁化
層の磁化の方向と平行となって、情報“０”がメモリー
セルに記憶されることになる。

【００９３】次に、読み出し動作について説明する。

【００９４】アドレスを指定してＷ＝０、Ｒ＝１とする
と、表１から分かるように、ＲＸi、Ｙjが“１”とな
る。この時、Ｔr₈、Ｔr₉、Ｔr₁₀、Ｔr₁₃及びＴr₁₄のチ
ャネルが開いて、端子Ｃから端子Ｂに向って電流が流
れ、指定したメモリーセルから情報を読み出すことがで
きる。

【００９５】ここで、メモリーセルにおいて、磁化反転
層と固定磁化層の磁化の方向が平行の状態にある場合
は、Ｔr₁₂のチャネルが開いて、Data Busに、情報
“０”が出力される。反対に、上記磁化の方向が反平行
の状態にある場合は、Ｔr₁₁のチャネルが開いて、Data
Busには、情報“１”が出力される。

【００９６】本発明装置においては、回路がこのように
動作し、情報を書き込んだり、読み出したりすることが
できる。

【００９７】なお、本発明者が試作した本発明装置にお
いては、メモリーセルの素子抵抗が、磁化の方向が平行
状態の場合、３．１２５ｋΩ（５Ｖ／１．６ｍＡ）、一
方、反平行状態の場合、６．２５ｋΩ（５Ｖ／０．８ｍ
Ａ）であるため、検出用抵抗Ｒ₂を５ｋΩとし、Ｔr₁₁及
びＴr₁₂のしきい値電圧を２．５Ｖと設定した。Ｔr₁₁及
びＴr₁₂のゲート電圧は、平行状態の場合、３．１５
Ｖ、反平行状態の場合は、２．２５Ｖであった。

【００９８】

【実施例】以下、実施例について説明するが、本発明
は、実施例で用いた条件に限定されるものではない。 （実施例１） １）本発明素子を作製するため、GaMnAs−GaAlAsの多層
ヘテロ構造を有する薄膜試料を、分子線エピタキシャル
（ＭＢＥ）法により、以下の手順で作製した。作製した
薄膜試料の積層構造を図６に、模式的に示す。

【００９９】（１）ｐ−GaAs(100)基板上に、基板温度
Ｔs＝５８０℃にて、膜厚３００ｎｍのｐ−GaAs:Beの固
定（バッファ）層を形成した。

【０１００】（２）続いて、上記固定（バッファ）層の
上に、膜厚１００ｎｍのｐ−GaAlAs:Be層を形成した。
この層は、デバイス加工の際に、エッチングを止めるた
めに形成するものである。

【０１０１】（３）Ｔsを２５０℃に下げ、Ｔs＝２５０
℃にて、強磁性のGa_1-xMn_xAs（ｘ＝０．０２を１００ｎ
ｍ堆積し、固定磁化層とした。

【０１０２】（４）Ｔs＝２５０℃において、絶縁性のG
a_0.7Al_0.3Asを約３ｎｍの厚みで堆積し、絶縁層を形成
した。なお、この層の厚みは、組成や上下の膜厚との関
係で変える必要がある。Al量が増えるにつれ、層厚を減
らす必要がある。例えば、AlAsで絶縁層を形成する場合
には、層厚は１ｎｍとする。

【０１０３】なお、メモリー素子のテスト結果に基づい
て、絶縁層の厚みを最適化する必要がある。

【０１０４】（５）Ｔs＝２５０℃において、強磁性のG
a_1-XMn_XAs（ｘ＝０．０３）をGa_0.7Al_0.3As絶縁層の上
に、５０〜１００ｎｍ堆積し、磁化反転層を形成した。

【０１０５】（６）最後に、Ｔs＝２５０℃において、
層厚５０ｎｍのGa_1-XMn_XAs（ｘ＝０．０５）を堆積し、
スピン注入層（後で、電極に加工する）を形成した。

【０１０６】なお、図７に、ＭＢＥ法で各々のGa_1-XMn_X
As層を、p-GaAs(100)基板上に作製し、磁化率測定装置
で計測（測定温度：４．２Ｋ）した磁気ヒステリシス曲
線を示す。この図から、各層の磁気特性を確認すること
ができる。また、表２に各層の物性を示す。

【０１０７】

【表２】

【０１０８】２）上記１）の手順で作製した薄膜試料
を、以下の工程に従って加工して、デバイスを作製し
た。

【０１０９】（１）工程１：スピンを注入する電極ペア
ａ、ｂを形成する（図８（ａ）及び（ｂ）、図９（ａ）
及び（ｂ）、参照）。

【０１１０】電子線リソグラフィ法により、３ｍｍ角の
薄膜試料チップのスピン注入層に、電極ペアａ、ｂを、
合計１６ペア形成した。

【０１１１】図８（ａ）に示すように、上記チップの面
において４ブロックを区画し、１ブロックの中に４個の
メモリーセル（４組の電極ペア）を形成した。図８
（ｂ）に、１ブロックを拡大したものを示す。

【０１１２】GaMnAs（ｘ＝０．０５）層を、深さ６０ｍ
ｍエッチングし、“５０ｍｍ幅、２μｍ長さ”の電極
ａ、及び、“３０ｍｍ幅、２μｍ長さ”の電極ｂを形成
した。電極ａ及び電極ｂの断面構造と平面形状を、それ
ぞれ、図９（ａ）と（ｂ）に示す。

【０１１３】電極ａと電極ｂにおいては、幅を変え、形
状に差違をつけたので、電極ａの保磁力Ｈaは５００Oe
であり、電極Ｂの保磁力Ｈbは５１５Oeに変化した。

【０１１４】（２）工程２：メモリーセルをエッチング
でアイソレーションする（図１０（ａ）、（ｂ）及び
（ｃ）、参照）。

【０１１５】電極ペアａ、ｂが形成された“２μｍ×１
００ｎｍ”の領域を含む“２μｍ×１μｍ”の領域が残
るように、上記チップ表面に２μｍ×１μｍの領域を電
子ビームで区画し、厚さ１００ｎｍのｐ−GaAlAs:Be層
のところ（深さ：２５０ｎｍ）までエッチングし、次い
で，超純水にて洗浄し、“２μｍ×１μｍ×２５０ｎ
ｍ”のメサ型のメモリーセルを作製した。

【０１１６】GaMnAs（ｘ＝０．０２）とGaMnAs（ｘ＝
０．０３）においては、寸法：１μｍ×２μｍに加工し
たので、それぞれの層の保磁力は、１９００Oeと１４０
０Oeに変化した。

【０１１７】なお、ここでは、電子ビームで区画する領
域を、２μｍ×１μｍの領域としたが、この領域が小さ
いほど、ＯＮ／ＯＦＦ時のデバイス抵抗変化が得られる
から、２μｍ×１μｍ以下の領域に絞り込むのが望まし
い。

【０１１８】図１０（ａ）に、区画したチップ表面を示
す。図１０（ａ）において、斜線部がエッチングで除去
される部分である。また、図１０（ｂ）に、ｐ−GaAlA
s:Be層のところ（深さ：２５０ｎｍ）までエッチング
し、エッチングが終了した時の上記セルの断面を示す。
さらに、図１０（ｃ）に、上記セルの平面形状を示す。

【０１１９】（３）工程３：セル間にパッシベーション
処理を施す（図１１、参照）。

【０１２０】低温ＣＶＤプロセスにて、３ｍｍ各のチッ
プ全体に、膜厚３００ｎｍ（０．３μｍ）程度のＳｉＯ
₂膜を堆積し、表面伝導を抑制するとともに、温度対策
を施した。図１０に、ＳｉＯ₂膜を堆積した場合の上記
チップの断面を示す。

【０１２１】ＳｉＯ₂膜を堆積した後、表面の凹凸をプ
レナリゼーションプロセスにて除去した。

【０１２２】（４）工程４：スピンを注入する電極ａ、
ｂをメタリゼーションする（図１２（ａ）、（ｂ）及び
（ｃ）、参照）。

【０１２３】ＳｉＯ₂膜の上に、ＰＭＭＡ（メタクリル
酸メチル重合体）を塗布し、電子ビーム露光を行い、図
１２（ａ）に示すように、電極ａ及びｂ上にコンタクト
ホール（φ３０ｍｍ）を描画した。次に、ＳｉＯ₂膜を
エッチングして、電極ａ及びｂ上にコンタクトホール１
３設ける。この後、ＰＭＭＡを除去した。

【０１２４】次に、さらに、ＰＭＭＡを塗布し、電子ビ
ーム露光で、図１２（ｂ）に示すように電極パターン１
４を描画した。通常の処理により、電極部のＰＭＭＡを
除去して、Ｉｎを電子ビーム蒸着した。ＰＭＭＡを除去
して、蒸着Ｉｎ１５と電極ａ、ｂとのオーミックコンタ
クトを完成した。図１２（ｃ）に、完成したデバイス
（メモリーセル）の断面を示す。

【０１２５】３）上記２）で作製したデバイスをＩＣ台
にマウントし、電極にＡｕ線をボンディングして、次の
手順（ａ）〜（ｇ）でデバイス試験を行なった。

【０１２６】図１３に示すように、スピンを注入する電
極ａに端子Ａを接続し、同電極ｂに端子Ｂを接続し、さ
らに、p-GaAs(100)基板がマウントされた台に、端子Ｃ
を接続した。

【０１２７】端子Ｃは、ｐ−GaAs(100)、ｐ−GaAs:Be、
及び、ｐ−GaAlAs:Beを通して、ｐ−GaMnAs（ｘ＝０．
０２）の固定磁化層に電気的に接続されている。

【０１２８】（ａ）デバイスをクライオスタットに導入
し、１０Ｋに冷却した。

【０１２９】（ｂ）メモリーセルの層方向に平行に、図
１４に示す順に従って磁場を印加し、電極ａと電極ｂの
磁化の方向が、図１４に示すように、反平行の状態とな
るように、電極ａと電極ｂを磁化する（初期設定）。

【０１３０】（ｃ）磁化反転層（GaMnAs（ｘ＝０．０
３））と、固定磁化層（GaMnAs（ｘ＝０．０２））の磁
化の方向が平行な状態を“０”とする。端子Ｃの端子Ｂ
に対する電圧として、端子Ｃに“＋５Ｖ”を印加する
と、固定磁化層（GaMnAs）／絶縁層（GaAlAs）／磁化反
転層（GaMnAs）を通してトンネル電流が流れ、端子Ｃか
ら端子Ｂの向きに、１．６ｍＡ（計算値）の電流が検出
された。

【０１３１】（ｄ）次に、端子Ａの端子Ｂに対する電圧
として、端子Ａに“＋５Ｖ”を印加すると、紙面に垂直
上向き（こちら向き）にスピン偏極した正孔が、電極ａ
（GaMnAs層）から磁化反転層（GaMnAs層）に注入され
る。この時の電流値は約１ｍＡであった（なお、素子の
抵抗は６×１０^-4Ω・ｍであった。）。

【０１３２】紙面に垂直上向き（こちら向き）のスピン
偏極正孔が、磁化反転層に注入されると、この正孔は、
図１５に示すように、磁化反転層内に存在するMnの局在
スピンの向きを反転（紙面に垂直下向きから紙面に垂直
上向きへ反転）させながら、電極ａから電極ｂへ移動し
ていく。この結果、磁化反転層の大部分の領域における
磁化の方向が、図１６に示すように、紙面に垂直上向き
の方向に反転することとなる。

【０１３３】（ｅ）固定磁化層と磁化反転層の磁化の方
向が反平行の状態となったことは、次のようにして読み
出すことができる。

【０１３４】電極ｃの電極ｂに対する電圧として、電極
ｃに“＋５Ｖ”を印加すると、前述と同様に、固定磁化
層から絶縁層を介して、磁化反転層にトンネル電流
（ｉ）が流れるが、固定磁化層と磁化反転層の磁化の方
向が反平行の状態にあるため、電流値が、前記（ｃ）の
場合（１．６ｍＡ）に比べて低い（０．８ｍＡ、約１／
２低い）値が検出された。これが“１”の読み取りであ
る。

【０１３５】この時の電流値は０．８ｍＡで、大きくな
いので、磁化反転層に固定磁化層から注入される紙面に
垂直下向きの正孔量は少ない。それ故、紙面に垂直下向
きの電極ｂの磁化の方向は、そのまま保存される。すな
わち、書き込んだ“１”を読み取った後においても、デ
バイスの各層における磁化の方向は変化しない。

【０１３６】（ｆ）デバイスの各端子を電源等から切り
離して１日後、７日後に、前記（ｅ）を繰り返し行なっ
たが、検出電流値は再現され、デバイスは不揮発性であ
ることが確認された。

【０１３７】（ｇ）最後に、今度は、電極ｂの電極ａに
対する電圧として、電極ｂに“＋５Ｖ”を印加して、電
極ｃと電極ｂ間のトンネル電流を検出すると、前記
（ｃ）における電流値と同程度の電流値（１．６ｍＡ）
が得られ、“１．６ｍＡ”が再現された。すなわち、前
記（ｆ）の操作によって、“０”を書き込む、すなわ
ち、初期状態に戻すことができた。

【０１３８】（実施例２）図１７に示す積層構造のデバ
イスを作製した。図１７から分かるように、磁化反転層
にスピン偏極キャリヤを注入する電極として、Ｆｅ電極
（電極ａ）とＮｉ電極（電極ｂ）を用いた。また、電極
と磁化反転層の間には絶縁層を設けた。この場合、電極
ａ及び電極ｂにおけるスピン偏極キャリヤの方向は、材
料のみで決まる（実施例１のデバイスとは、この点で大
きく異なる。）ので、図１４及び図１５で示したような
初期磁場印加プロセスが不要となる。また、電極ａ及び
電極ｂの寸法も、極端に長い長方形とする必要がなくな
る。

【０１３９】図１７に示す積層構造のデバイスも、不揮
発性メモリーとして利用できることを確認した。 （実施例３）本発明素子を用いて、２ビットのアドレス
（Ａ1、Ａ2）でメモリーセルを指定して、１ビットの情
報を書き込み、読み出すメモリー装置を作製した。この
装置の回路構成は、図４に示したとおりである。

【０１４０】

【発明の効果】本発明によれば、情報の書き込み・読み
取りにおいて、半導体ＤＲＡＭを凌ぐ、省エネルギー、
高速動作、及び、超高集積化が達成される。それ故、本
発明は、最終的には、ＤＲＡＭに置き換わるものであ
る。さらに、本発明においては、メモリーの不揮発性も
確保されているので、本発明は、ＲＯＭへの転用が可能
なものである。

【図面の簡単な説明】

【図１】本発明のキャリヤスピン注入磁化反転型磁気抵
抗効果膜の積層構造を示す図である。

【図２】不揮発性メモリー素子を示す図である。

【図３】現在、開発研究が行なわれているＭＲＡＭ（磁
気メモリー素子）を示す図である。

【図４】本発明素子を用いて構成した基本的なメモリー
装置の回路を示す図である。

【図５】本発明装置を駆動する具体的な回路構成を示す
図である。

【図６】本発明の実施例で作製した薄膜試料の積層構造
を模式的に示す図である。

【図７】p-GaAs(100)基板上に、ＭＢＥ法で作製したGa
_1-XMn_XAs層の磁気ヒステリシス曲線（４．２Ｋで計測）
を示す図である。

【図８】本発明において、スピンを注入する電極ペア
ａ、ｂを形成する過程を示す図である。（ａ）は、４ブ
ロックを区画し、１ブロックの中に４個のメモリーセル
（４組の電極ペア）を形成した薄膜試料チップの面を示
す図であり、（ｂ）は、１ブロックを拡大して示す図で
ある。

【図９】本発明において、スピンを注入する電極ペア
ａ，ｂを形成する過程を示す図である。（ａ）は、形成
した電極の断面構造を示す図であり、（ｂ）は、同電極
の平面形状を示す図である。

【図１０】メモリーセルをエッチングでアイソレーショ
ンする過程を示す図である。（ａ）は、区画したチップ
表面を示す図であり、（ｂ）は、ｐ−GaAlAs:Be層（深
さ：２５０ｎｍ）までエッチングした時のメモリーセル
の断面を示す図であり、（ｃ）は、上記セルの平面形状
を示す図である。

【図１１】メモリーセル間のパッシベーション処理を示
す図である。

【図１２】スピン注入電極のメタリゼーションを示す図
である。（ａ）は、電子ビーム露光で描画した電極上の
コンタクトホールを示す図であり、（ｂ）は、電子ビー
ム露光で描画した電極パターンを示す図であり、（ｃ）
は、完成したデバイス（メモリーセル）の断面を示す図
である。

【図１３】デバイス試験に供する本発明に係るメモリー
セルを示す図である。

【図１４】電極の磁化（初期設定）に際し、磁場を印加
する手順を示す図である。

【図１５】初期設定された電極の磁化の方向を示す図で
ある。

【図１６】磁化反転層において磁化の方向が反転する態
様を示す図である。

【図１７】本発明の別の積層構造に係るデバイスを示す
図である。

【符号の説明】

１…磁化反転層 ２…絶縁層 ３…固定磁化層 ４…固定層 ５…基板 ６、７…磁化の方向 ８…メモリーセル ９…Ｉ／Ｏコントローラー １０…コラムセレクター １１…リーディングコントローラー １２…ライティングコントローラー １３…コンタクトホール １４…電極パターン １５…蒸着Ｉｎ ａ、ｂ…電極 Ａ、Ｂ、Ｃ…端子 Ｈ’…誘導磁場

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｆ 10/16 Ｈ０１Ｌ 27/10 ４４７ Ｈ０１Ｌ 27/105 Ｇ０１Ｒ 33/06 Ｒ (72)発明者 近藤 剛 神奈川県大和市下鶴間698 (72)発明者 腰原 伸也 東京都府中市本町１−12−２ オウズ御殿 山802 Ｆターム(参考） 2G017 AD55 AD62 AD63 AD65 5D034 BA03 BA05 BA15 5E049 AA01 AA04 AA07 AA09 AC00 AC05 BA06 DB12 5F083 FZ10 GA01 GA05 GA15 HA06 JA51 JA60 PR21 PR22

Claims (31)

【特許請求の範囲】
1. 【請求項１】 固定磁化層の上に絶縁層を積層し、該絶
   縁層の上に、キャリヤ誘起磁性を備え、キャリヤスピン
   の注入により磁化の方向が反転する磁化反転層を積層
   し、誘導磁場に依らず磁化の方向が反転することを特徴
   とするキャリヤスピン注入磁化反転型磁気抵抗効果膜。
2. 【請求項２】 前記固定磁化層が、強磁性物質の薄膜層
   か、又は、強磁性物質を含む薄膜層であることを特徴と
   する請求項１に記載のキャリヤスピン注入磁化反転型磁
   気抵抗効果膜。
3. 【請求項３】 前記強磁性物質が、遷移金属を含む強磁
   性の単体又は化合物であることを特徴とする請求項２に
   記載のキャリヤスピン注入磁化反転型磁気抵抗効果膜。
4. 【請求項４】 前記強磁性の化合物が、Ga_1-XMn_XAs（０
   ＜ｘ≦１）であることを特徴とする請求項３に記載のキ
   ャリヤスピン注入磁化反転型磁気抵抗効果膜。
5. 【請求項５】 前記強磁性の化合物が、Ａ_1-XＢ_XＣ（０
   ＜ｘ≦１）であることを特徴とする請求項３に記載のキ
   ャリヤスピン注入磁化反転型磁気抵抗効果膜。 ここで、Ａ＝Ｂ、Al、Ga、Inのうちいずれか１種又は２
   種以上 Ｂ＝Sc、Ti、Ｖ、Cr、Mn、Fe、Co、Niのうちいずれか１
   種又は２種以上 Ｃ＝Ｎ、Ｐ、As、Sbのうちいずれか１種又は２種以上
6. 【請求項６】 前記絶縁層が、絶縁性の単体又は化合物
   の１種又は２種以上からなる薄膜層であることを特徴と
   する請求項１に記載のキャリヤスピン注入磁化反転型磁
   気抵抗効果膜。
7. 【請求項７】 前記絶縁性の化合物が、GaAlAsであるこ
   とを特徴とする請求項６に記載のキャリヤスピン注入磁
   化反転型磁気抵抗効果膜。
8. 【請求項８】 前記磁化反転層が、キャリヤ誘起磁性物
   質の薄膜層、又は、キャリヤ誘起磁性物質を含む薄膜層
   であることを特徴とする請求項１に記載のキャリヤスピ
   ン注入磁化反転型磁気抵抗効果膜。
9. 【請求項９】 前記キャリヤ誘起磁性物質が、III−Ｖ
   族磁性混晶半導体、磁性体・半導体二層量子井戸超構造
   体、磁性半金属、及び／又は、遷移金属を含む磁性化合
   物であることを特徴とする請求項８に記載のキャリヤス
   ピン注入磁化反転型磁気抵抗効果膜。
10. 【請求項１０】 前記遷移金属を含む磁性化合物が、Ga
    _1-XMn_XAs（０＜ｘ≦１）であることを特徴とする請求項
    ９に記載のキャリヤスピン注入磁化反転型磁気抵抗効果
    膜。
11. 【請求項１１】 前記遷移金属を含む磁性化合物が、Ａ
    _1-XＢ_XＣ（０＜ｘ≦１）であることを特徴とする請求項
    ９に記載のキャリヤスピン注入磁化反転型磁気抵抗効果
    膜。 ここで、Ａ＝Ｂ、Al、Ga、Inのうちいずれか１種又は２
    種以上 Ｂ＝Sc、Ti、Ｖ、Cr、Mn、Fe、Co、Niのうちいずれか１
    種又は２種以上 Ｃ＝Ｎ、Ｐ、As、Sbのうちいずれか１種又は２種以上
12. 【請求項１２】 固定磁化層の上に絶縁層を積層し、該
    絶縁層の上に、キャリヤ誘起磁性を備え、キャリヤスピ
    ンの注入により磁化の方向が反転する磁化反転層を積層
    するとともに、上記磁化反転層の表面に、該磁化反転層
    に互いに偏極方向が逆向きのキャリヤスピンを選択的に
    注入する少なくとも１対の電極を配置し、誘導磁場に依
    らず磁化の方向が反転することを特徴とするキャリヤス
    ピン注入磁化反転型磁気抵抗効果膜を用いた不揮発性メ
    モリー素子。
13. 【請求項１３】 前記１対の電極は、お互いに保磁力が
    異なる電極であることを特徴とする請求項１２に記載の
    キャリヤスピン注入磁化反転型磁気抵抗効果膜を用いた
    不揮発性メモリー素子。
14. 【請求項１４】 前記１対の電極は、幅が異なる帯状の
    電極を平行に配置したものであることを特徴とする請求
    項１２又は１３に記載のキャリヤスピン注入磁化反転型
    磁気抵抗効果膜を用いた不揮発性メモリー素子。
15. 【請求項１５】 前記固定磁化層が、強磁性物質の薄膜
    層か、又は、強磁性物質を含む薄膜層であることを特徴
    とする請求項１２、１３又は１４に記載のキャリヤスピ
    ン注入磁化反転型磁気抵抗効果膜を用いた不揮発性メモ
    リー素子。
16. 【請求項１６】 前記強磁性物質が、遷移金属を含む強
    磁性の単体又は化合物であることを特徴とする請求項１
    ５に記載のキャリヤスピン注入磁化反転型磁気抵抗効果
    膜を用いた不揮発性メモリー素子。
17. 【請求項１７】 前記強磁性の化合物が、Ga_1-XMn_XAs
    （０＜ｘ≦１）であることを特徴とする請求項１６に記
    載のキャリヤスピン注入磁化反転型磁気抵抗効果膜を用
    いた不揮発性メモリー素子。
18. 【請求項１８】 前記強磁性の化合物が、Ａ_1-XＢ_XＣ
    （０＜ｘ≦１）であることを特徴とする請求項１６に記
    載のキャリヤスピン注入磁化反転型磁気抵抗効果膜を用
    いた不揮発性メモリー素子。 ここで、Ａ＝Ｂ、Al、Ga、Inのうちいずれか１種又は２
    種以上 Ｂ＝Sc、Ti、Ｖ、Cr、Mn、Fe、Co、Niのうちいずれか１
    種又は２種以上 Ｃ＝Ｎ、Ｐ、As、Sbのうちいずれか１種又は２種以上
19. 【請求項１９】 前記絶縁層が、絶縁性の単体又は化合
    物の１種又は２種以上からなる薄膜層であることを特徴
    とする請求項１２、１３又は１４に記載のキャリヤスピ
    ン注入磁化反転型磁気抵抗効果膜を用いた不揮発性メモ
    リー素子。
20. 【請求項２０】 前記絶縁性の化合物が、GaAlAsである
    ことを特徴とする請求項１９に記載のキャリヤスピン注
    入磁化反転型磁気抵抗効果膜を用いた不揮発性メモリー
    素子。
21. 【請求項２１】 前記磁化反転層が、キャリヤ誘起磁性
    物質の薄膜層、又は、キャリヤ誘起磁性物質を含む薄膜
    層であることを特徴とする請求項１２、１３又は１４に
    記載のキャリヤスピン注入磁化反転型磁気抵抗効果膜を
    用いた不揮発性メモリー素子。
22. 【請求項２２】 前記キャリヤ誘起磁性物質が、III−
    Ｖ族磁性混晶半導体、磁性体・半導体二層量子井戸超構
    造体、磁性半金属、及び／又は、遷移金属を含む磁性化
    合物であることを特徴とする請求項２１に記載のキャリ
    ヤスピン注入磁化反転型磁気抵抗効果膜を用いた不揮発
    性メモリー素子。
23. 【請求項２３】 前記遷移金属を含む磁性化合物が、Ga
    _1-XMn_XAs（０＜ｘ≦１）であることを特徴とする請求項
    ２２に記載のキャリヤスピン注入磁化反転型磁気抵抗効
    果膜を用いた不揮発性メモリー素子。
24. 【請求項２４】 前記遷移金属を含む磁性化合物が、Ａ
    _1-XＢ_XＣ（０＜ｘ≦１）であることを特徴とする請求項
    ２２に記載のキャリヤスピン注入磁化反転型磁気抵抗効
    果膜を用いた不揮発性メモリー素子。 ここで、Ａ＝Ｂ、Al、Ga、Inのうちいずれか１種又は２
    種以上 Ｂ＝Sc、Ti、Ｖ、Cr、Mn、Fe、Co、Niのうちいずれか１
    種又は２種以上 Ｃ＝Ｎ、Ｐ、As、Sbのうちいずれか１種又は２種以上
25. 【請求項２５】 前記１対の電極が、半導体又は金属特
    性を有する電極、又は、半導体又は金属特性を有する物
    質を含む電極であることを特徴とする請求項１２、１３
    又は１４に記載のキャリヤスピン注入磁化反転型磁気抵
    抗効果膜を用いた不揮発性メモリー素子。
26. 【請求項２６】 前記１対の電極が、強磁性を有する電
    極、又は、強磁性物質を含む電極であることを特徴とす
    る請求項１２、１３又は１４に記載のキャリヤスピン注
    入磁化反転型磁気抵抗効果膜を用いた不揮発性メモリー
    素子。
27. 【請求項２７】 前記１対の電極が、それぞれ、異なる
    強磁性を有する電極、又は、異なる強磁性物質を含む電
    極であることを特徴とする請求項２６に記載のキャリヤ
    スピン注入磁化反転型磁気抵抗効果膜を用いた不揮発性
    メモリー素子。
28. 【請求項２８】 前記１対の電極と、前記磁化反転層と
    の接合界面が絶縁性の界面であることを特徴とする請求
    項１２、１３又は１４に記載のキャリヤスピン注入磁化
    反転型磁気抵抗効果膜を用いた不揮発性メモリー素子。
29. 【請求項２９】 固定磁化層の上に絶縁層を積層し、該
    絶縁層の上に、キャリヤ誘起磁性を備え、キャリヤスピ
    ンの注入により磁化の方向が反転する磁化反転層を積層
    した磁気抵抗効果素子の磁化反転層に、キャリヤスピン
    を注入する電極を設けた不揮発性メモリー素子を内蔵す
    るメモリーセル、不揮発性メモリー素子の磁化反転層に
    電極を介して電気的に接続されているライティングコン
    トローラー及びリーディングコントローラー、該電極に
    電気的に接続されているコラムセレクター、及び、不揮
    発性メモリー素子の固定磁化層に電気的に接続されてい
    るＩ／Ｏコントローラーを含むことを特徴とする不揮発
    性メモリー素子を用いたメモリー装置。
30. 【請求項３０】 前記ライティングコントローラ、Ｉ／
    Ｏコントローラー、及び、不揮発性メモリーが、書き込
    む情報に応じて前記電極に選択的に電流を流すことがで
    きる配線によって結ばれていることを特徴とする請求項
    ２９に記載の不揮発性のメモリー素子を用いたメモリー
    装置。
31. 【請求項３１】 前記リーディングコントローラー、Ｉ
    ／Ｏコントローラー、及び、不揮発性メモリーが、前記
    配線を通じて、磁化反転層の磁化の向きに応じた不揮発
    性メモリーの抵抗を“０”と“１”の２つに数値化し、
    情報として出力する配線で結ばれていることを特徴とす
    る請求項２９又は３０に記載の不揮発性メモリー素子を
    用いたメモリー装置。