[go: up one dir, main page]

TWI411964B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI411964B
TWI411964B TW096103361A TW96103361A TWI411964B TW I411964 B TWI411964 B TW I411964B TW 096103361 A TW096103361 A TW 096103361A TW 96103361 A TW96103361 A TW 96103361A TW I411964 B TWI411964 B TW I411964B
Authority
TW
Taiwan
Prior art keywords
antenna
semiconductor device
electrode
circuit
power supply
Prior art date
Application number
TW096103361A
Other languages
English (en)
Other versions
TW200802119A (en
Inventor
高野圭惠
大澤信晴
加藤清
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW200802119A publication Critical patent/TW200802119A/zh
Application granted granted Critical
Publication of TWI411964B publication Critical patent/TWI411964B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/24—Supports; Mounting means by structural association with other equipment or articles with receiving set
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/80—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple passive components, e.g. resistors, capacitors or inductors
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07773—Antenna details
    • G06K19/07777—Antenna details the antenna being of the inductive type
    • G06K19/07784—Antenna details the antenna being of the inductive type the inductive antenna consisting of a plurality of coils stacked on top of one another
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q13/00—Waveguide horns or mouths; Slot antennas; Leaky-waveguide antennas; Equivalent structures causing radiation along the transmission path of a guided wave
    • H01Q13/08—Radiating ends of two-conductor microwave transmission lines, e.g. of coaxial lines, of microstrip lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/16—Resonant antennas with feed intermediate between the extremities of the antenna, e.g. centre-fed dipole
    • H01Q9/26—Resonant antennas with feed intermediate between the extremities of the antenna, e.g. centre-fed dipole with folded element or elements, the folded parts being spaced apart a small fraction of operating wavelength
    • H01Q9/27—Spiral antennas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D88/00—Three-dimensional [3D] integrated devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/50—Bistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10W20/497—
    • H10W42/00—
    • H10W44/20—
    • H10W70/65—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F5/00—Coils
    • H01F5/003—Printed circuit coils
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H10W44/241—
    • H10W44/248—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/922—Active solid-state devices, e.g. transistors, solid-state diodes with means to prevent inspection of or tampering with an integrated circuit, e.g. "smart card", anti-tamper

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)

Description

半導體裝置
本發明係關於利用無線通信進行資料交換的半導體裝置。本發明特別關於利用電磁感應方式及無線通信進行資料交換的半導體裝置。
此外，在本說明書中，半導體裝置是指藉由利用半導體特性而作用的所有裝置，電光學裝置、半導體電路及電子設備都是半導體裝置。
近年來，利用無線通信進行資料交換的半導體裝置的個體識別技術引人注目。使用了半導體裝置的個體識別技術開始適用於各個物件的生產或管理等，還開始應用於個人認證。這種半導體裝置還被稱為RFID(射頻識別)標簽、IC(積體電路)標簽、IC晶片、RF標簽、無線標簽、和電子標簽。
參照圖10說明利用電磁感應方式進行資料交換的半導體裝置(參照專利文件1)。半導體裝置301具備線圈狀天線部302和半導體電路部303。半導體電路部303的端子304電連接到線圈狀天線部302的一端305。半導體電路部303的端子306電連接到線圈狀天線部302的另一端307。
當包括線圈狀天線部的讀寫器接近半導體裝置301時，則產生來自讀寫器所包括的線圈狀天線部的交流磁場。交流磁場貫穿半導體裝置301內的線圈狀天線部302，並因電磁感應而在半導體裝置301內的線圈狀天線部302中的端子之間(一端305和另一端307之間)產生電動勢。因電磁感應而產生的電動勢使半導體裝置301內的半導體電路部303工作。
[專利文件1]日本特開平第11－11058號公報
如上所述，藉由天線將電源供應到利用電磁感應方式進行資料交換的半導體裝置，因此難以穩定地供應電源。因而，需要儘量抑制耗電量。
當在線圈狀天線部內形成有佔有大面積的導電層時，會受到電磁感應的影響並且電流還流過所述導電層。換言之，當在線圈狀天線部內形成有佔有大面積的導電層時，難以穩定地供應電源。
因此，本發明的目的在於提供一種藉由有效地配置線圈狀天線部和佔有大面積的導電層來防止電磁感應影響到所述導電層並實現電源的穩定化的半導體裝置。
本發明的特徵在於，在使用在具備天線的一個半導體裝置中佔有大面積的導電層作為一對電極中的一個電極的元件(例如，記憶元件、發光元件、感測器元件等)中，使天線和佔有大面積的導電層至少部分重疊。
本說明書所揭示的發明的結構如下：一種半導體裝置，其在具有絕緣表面的基板上至少包括多個積體電路、以旋渦形狀(稱為在一個平面內的旋渦形狀或線圈形狀)為主要結構的天線、第一電極、第二電極、以及形成在所述第一電極和所述第二電極之間的包含有機化合物的層，其中所述天線至少與所述多個積體電路中的一個電連接，所述第一電極或所述第二電極至少與所述多個積體電路中的一個電連接，所述天線與所述第二電極重疊。
另外，天線也可以配置為還與電晶體重疊的形式。本發明的其他結構如下：一種半導體裝置，其在具有絕緣表面的基板上至少包括多個積體電路、電晶體、以旋渦形狀(稱為在一個平面內的旋渦形狀或線圈形狀)為主要結構的天線、第一電極、第二電極、以及形成在所述第一電極和所述第二電極之間的包含有機化合物的層，其中所述天線至少與所述多個積體電路中的一個電連接，所述第一電極或所述第二電極至少與所述多個積體電路中的一個電連接，所述電晶體與所述第一電極電連接，所述天線與所述第二電極及所述電晶體重疊。此外，在除了第二電極以外積體電路的電晶體也與天線重疊的情況下，所述積體電路的一部分還配置在被天線包圍的區域外側。
此外，記憶元件、發光元件、感測器元件等由第一電極、第二電極、以及形成在這些電極之間的包含有機化合物的層組成。較佳的，這些元件被配置成電極之一或兩者的面積相當大，且元件的至少一部分與天線重疊。
使用了有機材料的記憶元件的優點如下：即使別人為偽造而拆開，偽造也是非常不容易的，這是因為接觸大氣等的有機材料容易改變其性質，並難以認出其使用的材料。
另外，當使用不可逆相變的有機材料或無機材料作為記憶元件的包含有機化合物的層，以防止資訊被竄改或者不正當地使用時，對記憶體進行寫入的次數為一次。
另外，當使用可逆相變的有機材料(例如，紅菲繞啉(簡稱為BPhen))或無機材料作為記憶元件的包含有機化合物的層時，可對記憶體改寫資料的次數為多次，以實現反覆使用。另外，也可以使用讀/寫器對使用了有機材料的記憶元件進行寫入和讀取。
另外，在上述各結構中，所述天線由供電部及具有線狀或帶狀的多個天線導體組成，該天線導體設置為從供電部周圍朝著供電部具有旋渦形狀的形式。另外，天線導體也可以為橢圓形或圓形。
另外，在上述各結構中，所述積體電路是例如寫入電路、讀出電路、感應放大器、輸出電路、緩衝器等。
如上所述的這些手段並不是簡單的設計事項，而是配置記憶體、天線或佈線並製造包括採用了其配置的記憶電路的半導體裝置，使它進行寫入或讀出工作，並且在發明人們進行深入的研究之後，所發明的事項。
根據本發明，可以將佔有大面積的導電層配置在與天線重疊的區域，因此與在與天線重疊的區域什麽也不配置的情況相比，可以有效地利用空間。因此，可以實現半導體裝置的小型化。
另外，藉由層疊記憶電路部和線圈狀天線部，可以防止電流流過記憶電路部所包括的佔有大面積的導電層，並可以謀求低耗電量。
以下參照附圖對本發明的實施例模式詳細進行說明。注意，本發明不局限於以下說明，在不脫離本發明宗旨和範圍的條件下可以對其方式和詳細情況進行各種變更，這對於本領域技術人員來說也是容易理解的。因此，本發明並不被限定在以下所示的實施例模式的記載內容而被解釋。在以下所述本發明的結構中，在不同的附圖之間對同一部分使用同一標號。
實施例模式1
本發明的半導體裝置具備半導體電路部11、記憶電路部12、線圈狀天線部13。記憶電路部12具備多個記憶元件。多個記憶元件中的每一個具有在一對電極之間夾有包含有機化合物的層的結構。多個記憶元件所包括的一對電極之一或兩者被多個記憶元件共同使用。因此多個記憶元件所包括的一對電極之一或兩者成為佔有大面積的導電層。因此，在本發明中，將記憶電路部12和線圈狀天線部13配置為彼此重疊的形式，以防止因電磁感應而使電流流過記憶電路部12所包括的佔有大面積的導電層。
以下說明本發明的半導體裝置的上表面結構。以下說明半導體裝置和具備半導體電路部、記憶電路部、線圈狀天線部且記憶電路部和線圈狀天線部不重疊的半導體裝置(參照圖1C)進行比較。此外，圖1C不是本發明而是比較例。圖1C所示的半導體裝置具備半導體電路部1201、記憶電路部1202、以及天線部1203。此外，半導體電路部1201的第一端子電連接到線圈狀天線部1203的一端，半導體電路部1201的第二端子電連接到線圈狀天線部1203的另一端。另外，半導體電路部1201和記憶電路部1202電連接。
在記憶電路部12佔有與圖1C的結構相同的面積，且記憶電路部12和線圈狀天線部13配置為重疊的情況下(參照圖1A)，可以增加半導體電路部11的佔有面積。若可增加半導體電路部11的佔有面積，則可提供更多個元件，因此可以提供高性能電路。此外，圖1A所示的線圈狀天線部13是其匝數超過5匝的例子，但是並不局限於此。只要其匝數為2匝以上，即可。此外，半導體電路部11的第一端子電連接到線圈狀天線部13的一端，半導體電路部11的第二端子電連接到線圈狀天線部13的另一端。另外，半導體電路部11和記憶電路部12電連接。
在半導體電路部11佔有與圖1C的結構相同的面積，且將記憶電路部12和線圈狀天線部13配置為重疊的情況下(參照圖1B)，可以增加記憶電路部12的佔有面積。若可增加記憶電路部12的佔有面積，則可提供更多個元件，因此可以提供大記憶容量的電路。在圖1B中，半導體電路部11的第一端子電連接到線圈狀天線部13的一端，半導體電路部11的第二端子電連接到線圈狀天線部13的另一端。另外，半導體電路部11和記憶電路部12電連接。
接著，說明具有上述結構的半導體裝置的截面結構(參照圖2)。圖2所示的截面結構是表示沿著圖1A的半導體裝置的上表面結構中的A－B線的截面結構的圖。
本發明的半導體裝置在具有絕緣表面的基板100上具備用作底座的絕緣層101、設置在絕緣層101上的薄膜電晶體102至105、覆蓋薄膜電晶體102至105的絕緣層106、以及藉由形成在絕緣層106中的開口部連接到薄膜電晶體102至105的源極或汲極的佈線107至114。
本發明的半導體裝置還具備覆蓋佈線107至114的絕緣層115、藉由形成在絕緣層115中的開口部連接到佈線112和114的導電層116和117、覆蓋導電層116和117的絕緣層118、藉由形成在絕緣層118中的開口部連接到導電層116和117的包含有機化合物的層119和120、以及連接到包含有機化合物的層119和120的導電層121。另外，還具備覆蓋導電層121的絕緣層123、形成在絕緣層123上的導電層124至128、覆蓋導電層124至128的絕緣層129。
在上述截面結構中，包括薄膜電晶體102和103的部分相當於半導體電路部11。另外，由導電層116、包含有機化合物的層119、以及導電層121組成的疊層體相當於記憶元件130。另外，由導電層117、包含有機化合物的層120、以及導電層121組成的疊層體相當於記憶元件131。包括記憶元件130和131的電路相當於記憶電路部12。另外，導電層124至128相當於線圈狀天線部13。
像上述結構那樣，藉由將記憶電路部12所包括的佔有大面積的導電層121和線圈狀天線部13所包括的導電層124至128配置為重疊的形式，可以防止因為電磁感應而使電流流過導電層121。另外，藉由層疊配置記憶電路部12和線圈狀天線部13，可以實現小型化。
接著，說明與上述結構不相同的半導體裝置的截面結構(參照圖3)。半導體裝置在具有絕緣表面的基板100上具備用作底座的絕緣層101、設置在絕緣層101上的薄膜電晶體102和103、覆蓋薄膜電晶體102和103的絕緣層106、以及藉由形成在絕緣層106中的開口部連接到薄膜電晶體102和103的源極或汲極的佈線107至110。
另外，半導體裝置還具備覆蓋佈線107至110的絕緣層115、藉由形成在絕緣層115中的開口部連接到佈線110的導電層145、覆蓋導電層145的絕緣層118、藉由形成在絕緣層118中的開口部連接到導電層145的包含有機化合物的層147至150、以及連接到包含有機化合物的層147至150的導電層146。另外，還具備覆蓋導電層146的絕緣層123、形成在絕緣層123上的導電層124至128、覆蓋導電層124至128的絕緣層129。由導電層145、包含有機化合物的層147至150中的任何一個、以及導電層146組成的疊層體相當於記憶元件141至144。
像上述結構那樣，藉由將記憶電路部12所包括的佔有大面積的導電層145及146和線圈狀天線部13所包括的導電層124至128配置為重疊的形式，可以防止因為電磁感應而使電流流過導電層121。另外，藉由層疊記憶電路部12和線圈狀天線部13，可以實現小型化。
實施例模式2
在本實施例模式中，參照附圖詳細說明具備上述實施例模式1所示的記憶裝置的半導體裝置的一個例子。圖8A是本實施例模式的半導體裝置的俯視圖，而圖8B是沿著圖8A中的X－Y線的截面圖。
如圖8A所示，在基板400上形成有作為具備記憶元件的記憶裝置的記憶元件部404、積體電路部421、天線431。圖8A及8B表示進行中的製造過程，和在能夠耐受製造條件的基板400上形成了記憶元件部、電路部、以及天線的狀態。用於記憶裝置的材料及製造處理可以是公知的。
在基板400上隔著剝離層452和絕緣層453在記憶元件部404中和積體電路部421中分別形成有電晶體441和442。使用50nm至200nm厚的鎢膜作為剝離層452，並使用氧化矽膜作為絕緣層453。但是，剝離層不局限於鎢膜，也可以使用Mo膜或非晶矽膜等。在電晶體441和442上形成有絕緣層451、454及455，並在絕緣層455上形成有由第一導電層457d、有機化合物層458及第二導電層459的疊層組成的記憶元件443。由用作分隔壁的絕緣層460b將有機化合物層458分別分隔開。第一導電層457d連接到電晶體441的佈線層，並且記憶元件443電連接到電晶體441。
在絕緣層455中形成開口(也稱為接觸孔)，以分別連接第一導電層457d和電晶體441、導電層457c和佈線層456a、導電層457e和佈線層456b。由於增大開口可以增加導電層之間的接觸面積從而得到更低的電阻，因此在本實施例模式中，以連接第一導電層457d和電晶體441的開口最小，其次是連接導電層457c和佈線層456a的開口，最大的是連接導電層457e和佈線層456b的開口的順序來增大開口。在本實施例模式中，將連接第一導電層457d和電晶體441的開口、連接導電層457c和佈線層456a的開口、連接導電層457e和佈線層456b的開口分別設定為5μm×5μm、50μm×50μm、500μm×500μm。
在圖8B所示的半導體裝置中，第二導電層459與佈線層456a和導電層457c相層疊並與它們電連接。第二導電層459的電極面積比第一導電層457d的大，在本發明中，將所述第二導電層459和天線431配置為重疊的形式。
在絕緣層455上形成有絕緣層461。在絕緣層461上分別層疊有導電層457a和天線431a、導電層457b和天線431b、導電層457e和天線431c、以及導電層457f和天線431d。導電層457e形成為經由形成在絕緣層461中的到達佈線層462的開口與佈線層462接觸。另外，佈線層462形成為經由形成在絕緣層455中的到達佈線層456b的開口與佈線層456b接觸。此外，在本說明書中，所述天線和形成在天線下方的佈線層之間的連接部分被稱為天線的供電部。這裏，使用佈線層462和佈線層456b將天線與記憶元件部404以及積體電路部421電連接起來，但是不局限於這種連接，只要採用天線431c和佈線層456b電連接的結構即可。
形成在天線431a、天線431b、天線431c、以及天線431d之下的導電層457a、導電層457b、導電層457e、導電層457f還作用以提高絕緣層455和天線431a、天線431b、天線431c、以及天線431d之間的緊密性。在本實施例模式中，分別將聚醯亞胺膜用於絕緣層455及絕緣層461、鈦膜用於導電層457a、457b、457e、457f、以及將鋁膜用於天線431a、431b、431c、431d。
在積體電路部421中部分地形成有絕緣層460c，並且電晶體442也具有不被絕緣層460c覆蓋或被絕緣層460c覆蓋的區域。
圖9A和9B是關於本實施例模式的半導體裝置的電路的方塊圖。圖9A的半導體裝置的方塊圖包括RF輸入部401、邏輯電路部402、外部輸入部403、記憶元件部404、調整電路部405、二極體406、電阻器407。此外，如圖8A所示的積體電路部421相當於圖9A的RF輸入部401、邏輯電路部402、外部輸入部403、調整電路部405、二極體406、或電阻器407。
從外部輸入端子輸入的電壓及信號輸入到記憶元件部404，資料(資訊)寫入到記憶元件部404。在RF輸入部401中利用天線接收交流信號並將信號及電壓輸入到邏輯電路部402。信號藉由邏輯電路部402成為控制信號，藉由將控制信號輸入到記憶元件部404來從記憶元件部404再次讀出所寫入的資料。
圖9B是調整電路部405的結構與圖9A的半導體裝置不相同的例子。調整電路部405由電阻器組成，而調整電路部415由開關組成。圖9B的方塊圖包括RF輸入部411、邏輯電路部412、外部輸入部413、記憶元件部414、調整電路部415、二極體416、電阻器417。此外，如圖8A所示的積體電路部421相當於圖9B的RF輸入部411、邏輯電路部412、外部輸入部413、調整電路部415、二極體416、或電阻器417。
另外，電阻器407和417是升壓電路，並當成調整電路部。調整電路部405是為了在將資料寫入到記憶元件部404時，不使不需要的控制信號從邏輯電路部402輸入到記憶元件部404而進行調整的。與此同樣，電阻器407也是為了在將資料寫入到記憶元件部404時，不使信號從邏輯電路部402輸入到記憶元件部404而進行調整的。在將資料寫入到記憶元件部404時，由二極體406遮斷來自外部輸入部403的信號，而當從記憶元件部404讀出資料時，將記憶元件部404的VDDH固定在從RF輸入部401施加的VDD並使其穩定。這裏，參照圖9A的方塊圖進行說明，但是圖9B的情況與圖9A相同。
另外，電連接到RF輸入部401和411的天線設置為與具備記憶元件部的記憶裝置重疊的形式。另外，可以與記憶裝置的電極的整個面重疊，或者，可以與記憶裝置的電極的一部分重疊。若採用天線部與記憶裝置重疊的結構，可以減少因天線進行通訊時，信號所包含的噪音等、或因電磁感應而產生的電動勢的變動等影響所導致的半導體裝置的工作不良，從而提高可靠性。另外，也可以實現半導體裝置的低耗電化。再者，也可以使半導體裝置小型化。
本實施例模式所示的具備第一導電層457d、有機化合物層458、以及第二導電層459的記憶元件443具有良好的緊密性，因此在形成在作為第一基板(玻璃基板)的基板400上之後，不會因在被轉印到第二基板上的處理中所施加的壓力而在介面產生膜剝離等的不良。因此，可以在以良好形狀剝離記憶元件之後將它轉印到紙或塑膠基板上，來製造重量輕且具有撓性的記憶裝置或重量輕且具有撓性的半導體裝置。
由於具備在本實施例模式中被製造的記憶元件的記憶裝置具有良好緊密性，所以可以在良好狀態下進行剝離處理及轉印處理。因此，可以自由地被轉印在各種基板上，因而，可選擇的基板材料的範圍很廣。另外，也可以選擇廉價的材料作為基板，並不僅可以根據用途提供各種功能，而且還可以以低成本製造記憶裝置和半導體裝置。
根據本發明，可以製造具備可在良好狀態下進行轉印處理的緊密性高的記憶元件的記憶裝置。因此，可以高成品率地製造更高可靠性的記憶裝置及具備該記憶裝置的半導體裝置，而不使裝置或處理複雜化。
以如下所述的實施例更詳細地說明具有上述結構的本發明。
實施例1
以下說明本發明的半導體裝置所包括的記憶電路部的結構(參照圖4及圖5)。
記憶電路部具備包括多個位元線B1至Bm(m為自然數)、多個字線W1至Wn(n為自然數)、以及包括多個記憶胞201的記憶胞陣列202。另外，還具備控制多個位元線B1至Bm的解碼器203、控制多個字線W1至Wn的解碼器204、選擇器205、以及讀出/寫入電路206。
作為記憶胞陣列202的結構，可以舉出主動矩陣型和被動矩陣型。在記憶胞陣列202為主動矩陣型的情況下，記憶胞201包括電晶體215和記憶元件207(參照圖4)。電晶體215的閘極電連接到字線Wb(1≦b≦n)，電晶體215的源極和汲極之一電連接到位元線Ba(1≦a≦m)，而電晶體215的源極或汲極的另一電連接到記憶元件207所包括的一對電極之一。
在記憶胞陣列202為被動矩陣型的情況下，記憶胞201包括設置在位元線Ba和字線Wb的交叉位置上的記憶元件207(參照圖5)。
接著，說明當將資料寫入到記憶電路部時的動作。
以下說明藉由電作用將資料寫入到記憶電路部的情況。首先，由解碼器203、解碼器204、選擇器205選擇記憶胞201。接著，利用讀出/寫入電路206將資料寫入到被選出的記憶胞201。具體地說，藉由利用讀出/寫入電路206將預定的電壓施加到被選出的記憶胞201所包括的記憶元件，資料被寫入。若施加預定的電壓，則記憶元件的電阻值變化。作為記憶元件的電阻值變化，可以舉出電阻值上升的情況或電阻值降低的情況，兩者都可應用於資料寫入。電阻值上升的現象是利用藉由將預定的電壓施加到記憶元件上而使一對電極之間的包含有機化合物的層高電阻化的現象。相反，電阻值降低的現象是利用藉由將預定的電壓施加到記憶元件上而減少一對電極之間的距離的現象。像這樣，記憶電路部利用藉由電作用使記憶元件的電阻值變化的現象進行資料寫入。例如，若初始狀態的記憶元件為資料“0”，則將電作用施加到將要寫入資料“1”的記憶元件。
接著，說明利用光學作用寫入資料的情況。在這種情況下，從具有透光性的導電層一側使用光學照射裝置(例如，鐳射照射裝置)將光照射到包含有機化合物的層，以將資料寫入到照射了光的記憶元件。藉由光照射，記憶元件的電阻值變化。作為記憶元件的電阻值變化，可以舉出電阻值上升的情況或電阻值降低的情況，兩者都可應用於資料寫入。像這樣，記憶電路部利用藉由光學作用使記憶元件的電阻值變化的現象進行資料寫入。例如，若初始狀態的記憶元件為資料“0”，則將光學作用施加到將要寫入資料“1”的記憶元件。
接著，說明當從記憶電路部讀出資料時的動作。
不管資料寫入的方法如何，資料讀出都是利用電作用而進行的。由解碼器203和204、選擇器205、讀出/寫入電路206讀出記憶元件的電阻值的差異，以進行資料讀出。
此外，也可以在記憶元件所包括的一對導電層之一與包含有機化合物的層之間設置具有整流性的元件。具有整流性的元件指的是電連接了閘極和汲極的電晶體、二極體等。藉由設置具有整流性的元件，可以限定電流流過的方向，因此可以提高資料讀出的正確性。
接著，說明用於記憶元件所包括的包含有機化合物的層的材料。
在藉由電作用將資料寫入到記憶元件的情況下，可以將低分子類材料、高分子類材料、單重態材料、三重態材料等用於包含有機化合物的層。另外，不僅可以使用只由有機化合物材料構成的包含有機化合物的層，而且還可以使用包含一部分無機化合物的材料。另外，作為包含有機化合物的層可以使用電洞注入層、電洞傳輸層、電洞阻擋層、發光層、電子傳輸層、電子注入層等，但可以採用單層結構，也可以層疊多個層。此外，可以使用以噴墨法為代表的液滴噴射法形成包含有機化合物的層。藉由使用液滴噴射法，可以提高材料的利用效率，並實現由製造步驟的簡化導致的製造時間的縮短、製造成本的降低。
另外，在藉由光學作用將資料寫入到記憶電路部的情況下，可以使用因光學作用而改變性質的材料作為包含有機化合物的層。例如，可以使用摻雜有因吸收光而產生酸的化合物(光酸產生劑)的共軛高分子。作為共軛高分子，可以使用聚乙炔類、聚亞苯基亞乙烯基類、聚噻吩類、聚苯胺類、聚亞苯基亞乙炔基類等。此外，作為光酸產生劑，可以使用芳基鋶鹽、芳基碘鹽、o－硝基苄基甲苯磺酸鹽、芳基磺酸p－硝基苄基酯、磺酰基苯乙酮類、Fe－芳烴絡合物PF6鹽等。
另外，本發明的半導體裝置所具備的記憶裝置也可以是非揮發性記憶裝置，也可以增加資料。另外，本發明的半導體裝置所具備的記憶裝置也可以藉由來自外部的電作用改寫資料。
在本實施中，天線的面積尺寸為大約9mm×11mm，天線的匝數為9匝，天線本身的線寬度為150μm，天線的佈線以10μm的間隔捲繞。與像這樣被捲繞為線圈形狀的天線重疊地配置記憶電路部中的一個電極，即，上部電極。該上部電極設置在包含有機化合物的層上，並用作多個記憶元件的公共電極。在構成具有1千位元的信息量的記憶電路的情況下，只要其上部電極的面積尺寸為大約1.5mm×3mm即可。此外，對上部電極的面積尺寸沒有特別的限制，也可以使其尺寸小於4.5mm2 。
與在重疊於天線的區域什麽也不配置的情況相比，藉由將天線和佔有大面積的導電層(上部電極：4.5mm2 )配置為重疊的形式，可以有效地利用空間。因此，可以實現半導體裝置的小型化。
另外，藉由層疊佔有大面積的上部電極和線圈狀天線部，可以防止電流流過記憶電路部所包括的上部電極，並可以謀求低耗電量。
本實施例可以與實施例模式1或實施例模式2自由地組合。
實施例2
以下說明本發明的半導體裝置所包括的半導體電路部的結構(參照圖6)。
半導體電路部具備類比電路551和數位電路552。類比電路551具備諧振電容器501、帶通濾波器502、包括整流電路和保持電容器的電源電路503、解調電路504、調制電路505等。數位電路552具備碼提取電路506、時鐘產生電路507、迴圈冗餘碼檢查電路508、控制電路509、記憶電路510等。
以下說明當半導體裝置接收資料時的動作。從線圈狀天線輸入的無線信號(被調制的載波)從端子221a輸入到類比電路551。由帶通濾波器502取出被輸入的無線信號中的所希望的頻率成分，並輸入到電源電路503及解調電路504。藉由帶通濾波器502輸入的被調制的載波被電源電路503所包括的整流電路整流，並被電源電路503所包括的儲存電容器平滑化。這樣，電源電路503產生直流電壓。在電源電路503中產生的直流電壓被提供到各電路作為電源電壓。
另外，藉由帶通濾波器502輸入的被調制的載波被輸入到數位電路552內的時鐘產生電路507。在時鐘產生電路507中產生的時鐘被提供到各電路。藉由帶通濾波器502輸入的被調制的載波被解調電路504解調，被解調的信號輸入到數位電路552。使用解調電路504解調被調制的載波而獲得的解調信號輸入到碼提取電路506，信號所具有的碼被提取出來。碼提取電路506的輸出輸入到控制電路509，碼被提取出來。被提取出來的碼輸入到迴圈冗餘碼檢查電路508，進行用來識別發送錯誤的計算處理。這樣，迴圈冗餘碼檢查電路508將接收資料是否有錯誤輸出到控制電路509。
接著，說明當半導體裝置發送資料時的動作。記憶電路510根據從控制電路509輸入的信號將被儲存的獨特識別字元(UID)輸出到控制電路509。迴圈冗餘碼檢查電路508計算對應於發送資料的CRC碼，並輸出到控制電路509。控制電路509對發送資料附加CRC碼。另外，控制電路509對發送資料附加有CRC碼的資料進行編碼。再者，控制電路509將被編碼的資訊變換成用來根據預定的調制方式調制載波的信號。控制電路509的輸出被輸入到類比電路551的調制電路505。調制電路505根據被輸入的信號對載波進行負載調制，並將它輸出到線圈狀天線部。
本實施例可以與實施例模式1、實施例模式2、或實施例1自由地組合。
實施例3
在本實施例中，說明本發明的半導體裝置的用途。本發明的半導體裝置可以設置在如下物品中來使用：例如紙幣、硬幣、有價證券、無記名債券、證書類(駕照或居住證等)、包裝用容器類(包裝紙或瓶子等)、記錄媒體如DVD(數位通用光碟)或錄影帶等、交通工具類如汽車或自行車等、個人物品如書包或眼鏡等、食品類、衣類、生活用品類、電子設備等。電子設備指的是液晶顯示裝置、EL(電致發光)顯示裝置、電視裝置、以及行動電話等。
本發明的半導體裝置可以被貼在物品表面或者被嵌入到物品中來固定於物品上。例如，如果是書，就可以被嵌入到紙中；而如果是由有機樹脂構成的包裝，就可以被嵌入到該有機樹脂中。藉由將半導體裝置提供到紙幣、硬幣、有價證券類、無記名債券類、證書類等，可以防止偽造。另外，藉由將半導體裝置提供於包裝用容器類、記錄媒體、個人物品、食品類、衣類、生活用品類、電子設備等，可以實現產品檢查系統或租賃店中的系統等的效率化。另外，藉由將半導體裝置提供於交通工具類，可以防止偽造和偷竊。另外，藉由將半導體裝置嵌入到諸如動物等的活體中，以可以容易地識別各個活體，例如藉由將半導體裝置嵌入到諸如家畜等的活體中，可以容易管理出生年、性別、或種類等。像這樣，本發明的半導體裝置可以提供到任何物品(包括活體)來使用。
接著，參照圖7說明使用了半導體裝置的系統的一個模式。在包括顯示部9521的終端9520上設置有天線及連接到該天線的讀/寫器。本發明的半導體裝置9531被設置在物品9532中，而本發明的半導體裝置9523被設置在物品9522中。當將終端9520的天線對準物品9532包括的半導體裝置9531時，和商品有關的資訊如物品9532的原材料和原產地、各生產處理的檢查結果、流通過程的記錄等以及商品的說明等顯示在顯示部9521。當將終端9520的天線對準物品9522包括的半導體裝置9523時，和商品有關的資訊如物品9522的原材料和原產地、各生產處理的檢查結果、流通過程的記錄等以及商品的說明等顯示在顯示部9521。
本實施例可以與實施例模式1、實施例模式2、實施例1、或實施例2自由地組合。
301．．．半導體裝置
302．．．線圈狀天線部
303．．．半導體電路部
304．．．端子
305．．．一端
306．．．端子
307．．．另一端
12．．．記憶電路部
13．．．線圈狀天線部
11．．．半導體電路部
1201．．．半導體電路部
1202．．．記憶電路部
1203．．．線圈狀天線部
100．．．基板
101．．．絕緣層
102－105．．．薄膜電晶體
106．．．絕緣層
107－114．．．佈線
115．．．絕緣層
116、117．．．導電層
118．．．絕緣層
119、120．．．包含有機化合物的層
121．．．導電層
123．．．絕緣層
124－128．．．導電層
129．．．絕緣層
130．．．記憶元件
131．．．記憶元件
145．．．導電層
147－150．．．包含有機化合物的層
146．．．導電層
141－144．．．記憶元件
400．．．基板
404．．．記憶元件部
421．．．積體電路部
431．．．天線
441、442．．．電晶體
452．．．剝離層
453、451、454、455．．．絕緣層
443．．．記憶元件
457d．．．第一導電層
458．．．有機化合物層
459．．．第二導電層
460b．．．絕緣層
456a．．．佈線層
457e．．．導電層
457c．．．導電層
456b．．．佈線層
461．．．絕緣層
457a．．．導電層
431a．．．天線
457b．．．導電層
431b、431c、431d．．．天線
457f．．．導電層
462．．．佈線層
460c．．．絕緣層
401．．．RF輸入部
402．．．邏輯電路部
403．．．外部輸入部
405．．．調整電路部
406．．．二極體
407．．．電阻器
415．．．調整電路部
411．．．RF輸入部
412．．．邏輯電路部
413．．．外部輸入部
414．．．記憶元件部
416．．．二極體
417．．．電阻器
202．．．記憶胞陣列
201．．．記憶胞
203、204．．．解碼器
205．．．選擇器
206．．．讀出/寫入電路
207．．．記憶元件
215．．．電晶體
501．．．諧振電容器
502．．．帶通濾波器
503．．．電源供應電路
504．．．解調電路
505．．．調制電路
506．．．碼提取電路
507．．．時鐘產生電路
508．．．迴圈冗餘碼檢查電路
509．．．控制電路
510．．．記憶電路
551．．．類比電路
552．．．數位電路
221a．．．端子
9520．．．端子
9521．．．顯示部
9522．．．物品
9523．．．半導體裝置
9531．．．半導體裝置
9532．．．物品
圖1A至1C分別是說明本發明的半導體裝置的結構的圖，說明本發明的半導體裝置的結構的圖，和說明比較例的圖；圖2是說明本發明的半導體裝置的結構的圖；圖3是說明本發明的半導體裝置的結構的圖；圖4是說明本發明的半導體裝置的結構的圖；圖5是說明本發明的半導體裝置的結構的圖；圖6是說明本發明的半導體裝置的結構的圖；圖7是說明本發明的半導體裝置的結構的圖；圖8A和8B分別說明本發明的半導體裝置的結構的截面圖；圖9A和9B分別說明本發明的半導體裝置的結構的電路圖；和圖10是說明半導體裝置的結構的圖。
11．．．半導體電路部
12．．．記憶電路部
13．．．線圈狀天線部
100．．．基板
101．．．絕緣層
102－103．．．薄膜電晶體
106．．．絕緣層
107－110．．．佈線
115．．．絕緣層
118．．．絕緣層
123．．．絕緣層
124－128．．．導電層
129．．．絕緣層
141－144．．．記憶元件
145．．．導電層
146．．．導電層
147－150．．．包含有機化合物的層

Claims (21)

  1. 一種半導體裝置，包含：一積體電路；具有旋渦形狀為主要結構的天線；和一元件，在具有絕緣表面的基板上，其中該元件包含第一電極、第二電極、以及夾在該第一電極和該第二電極之間的包含有機化合物的層，其中該天線電連接到該積體電路，其中該第一電極或該第二電極電連接到該積體電路，和其中該天線與該第二電極重疊。
  2. 如申請專利範圍第1項的半導體裝置，其中該元件是記憶元件。
  3. 如申請專利範圍第1項的半導體裝置，其中該天線由供電部及多個線狀或帶狀的天線導體形成，且該天線導體被設置成從該供電部周圍向著該供電部的旋渦形狀。
  4. 如申請專利範圍第1項的半導體裝置，其中該天線由供電部及多個線狀或帶狀的天線導體形成，且該天線導體為橢圓形或圓形。
  5. 如申請專利範圍第1項的半導體裝置，其中該具有絕緣表面的基板是玻璃、塑膠、或紙。
  6. 一種半導體裝置，包含：一積體電路；一電晶體；具有旋渦形狀為主要結構的天線；和一元件，在具有絕緣表面的基板上，其中該元件包含第一電極、第二電極、以及夾在該第一電極和該第二電極之間的包含有機化合物的層，其中該天線電連接到該積體電路，其中該第一電極或該第二電極電連接到該積體電路，其中該電晶體電連接到該第一電極，和其中該天線與該第二電極及該電晶體重疊。
  7. 如申請專利範圍第6項的半導體裝置，其中該元件是記憶元件。
  8. 如申請專利範圍第6項的半導體裝置，其中該天線由供電部及多個線狀或帶狀天線導體形成，且該天線導體被設置為從該供電部周圍向著該供電部的旋渦形狀。
  9. 如申請專利範圍第6項的半導體裝置，其中該天線由供電部及多個線狀或帶狀天線導體形成，且該天線導體為橢圓形或圓形。
  10. 如申請專利範圍第6項的半導體裝置，其中該電晶體是薄膜電晶體。
  11. 如申請專利範圍第6項的半導體裝置，其中該具有絕緣表面的基板是玻璃、塑膠、或紙。
  12. 一種半導體裝置，包含：一控制電路；具有旋渦形狀為主要結構的天線；和一元件，在具有絕緣表面的基板上，其中該元件包含第一電極、第二電極、以及夾在該第一電極和該第二電極之間的包含有機化合物的層，其中該第一電極或該第二電極電連接到該控制電路，和其中該天線與該第二電極重疊。
  13. 如申請專利範圍第12項的半導體裝置，其中該元件是記憶元件。
  14. 如申請專利範圍第12項的半導體裝置，其中該天線由供電部及多個線狀或帶狀天線導體形成，且該天線導體被設置為從該供電部周圍向著該供電部的旋渦形狀。
  15. 如申請專利範圍第12項的半導體裝置，其中該天線由供電部及多個線狀或帶狀天線導體形成，且該天線導體為橢圓形或圓形。
  16. 如申請專利範圍第12項的半導體裝置，其中該具有絕緣表面的基板是玻璃、塑膠、或紙。
  17. 一種半導體裝置，包含：一類比電路；一數位電路；和具有以旋渦形狀為主要結構的天線，在具有絕緣表面的基板上，其中該數位電路包括包含第一電極、第二電極、以及夾在該第一電極和該第二電極之間的包含有機化合物的層的元件；其中該數位電路電連接到該類比電路，和其中該天線與該第二電極重疊。
  18. 如申請專利範圍第17項的半導體裝置，其中該元件是記憶元件。
  19. 如申請專利範圍第17項的半導體裝置，其中該天線由供電部及多個線狀或帶狀天線導體形成，且該天線導體被設置為從該供電部周圍向著該供電部的旋渦形狀。
  20. 如申請專利範圍第17項的半導體裝置，其中該天線由供電部及多個線狀或帶狀天線導體形成，且該天線導體為橢圓形或圓形。
  21. 如申請專利範圍第17項的半導體裝置，其中該具有絕緣表面的基板是玻璃、塑膠、或紙。
TW096103361A 2006-02-10 2007-01-30 半導體裝置 TWI411964B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006033473 2006-02-10

Publications (2)

Publication Number Publication Date
TW200802119A TW200802119A (en) 2008-01-01
TWI411964B true TWI411964B (zh) 2013-10-11

Family

ID=38367533

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096103361A TWI411964B (zh) 2006-02-10 2007-01-30 半導體裝置

Country Status (5)

Country Link
US (3) US8772917B2 (zh)
JP (1) JP5483764B2 (zh)
KR (1) KR20070081449A (zh)
CN (1) CN101017833A (zh)
TW (1) TWI411964B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI411964B (zh) * 2006-02-10 2013-10-11 半導體能源研究所股份有限公司 半導體裝置
WO2009147547A1 (en) * 2008-06-02 2009-12-10 Nxp B.V. Electronic device and method of manufacturing an electronic device
GB2491447B (en) * 2010-03-24 2014-10-22 Murata Manufacturing Co RFID system
JP5355741B2 (ja) * 2012-04-13 2013-11-27 株式会社東芝 無線端末装置
CN103247758B (zh) * 2013-04-28 2016-03-30 复旦大学 采用柔性纸基的可擦写薄膜阻变存储单元及其制备方法
US9881882B2 (en) 2016-01-06 2018-01-30 Mediatek Inc. Semiconductor package with three-dimensional antenna
US10749257B2 (en) * 2016-12-09 2020-08-18 Sharp Kabushiki Kaisha TFT substrate, scanning antenna comprising TFT substrate, and TFT substrate production method
CN111566495B (zh) 2017-12-27 2022-06-24 旭化成微电子株式会社 磁传感器模块和用于该磁传感器模块的ic芯片
KR102522047B1 (ko) * 2018-04-19 2023-04-13 엘지디스플레이 주식회사 컨택 구조를 개선한 전계발광 표시장치
US10388646B1 (en) * 2018-06-04 2019-08-20 Sandisk Technologies Llc Electrostatic discharge protection devices including a field-induced switching element
JP6546711B1 (ja) * 2019-04-10 2019-07-17 株式会社エスケーエレクトロニクス 非接触情報担体

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200421356A (en) * 2002-12-17 2004-10-16 Omron Tateisi Electronics Co Manufacturing method for electronic component module and electromagnetically readable data carrier
TW200509378A (en) * 2003-02-24 2005-03-01 Semiconductor Energy Lab Co Ltd Thin film integrated circuit device, IC label, container comprising the thin film integrated circuit, manufacturing method of the thin film integrated circuit device, manufacturing method of the container, and management method of product having the cont
US20050133790A1 (en) * 2003-12-19 2005-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit, semiconductor device, and manufacturing method of the semiconductor integrated circuit
US20050134463A1 (en) * 2003-12-19 2005-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, RFID tag and label-like object

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3131982B2 (ja) 1990-08-21 2001-02-05 セイコーエプソン株式会社 半導体装置、半導体メモリ及び半導体装置の製造方法
JP2982286B2 (ja) 1990-10-30 1999-11-22 オムロン株式会社 データキャリア
JPH1111058A (ja) 1997-06-23 1999-01-19 Rohm Co Ltd Ｉｃモジュールおよびこれを用いたｉｃカード
CN1144155C (zh) * 1997-06-23 2004-03-31 罗姆股份有限公司 智能模块和智能卡
JP3217326B2 (ja) * 1999-03-19 2001-10-09 富士通株式会社 電磁波シールド構造を有する強誘電体メモリ
JP2001101368A (ja) 1999-10-01 2001-04-13 Tokin Corp 集積半導体装置
JP2001345431A (ja) 2000-05-31 2001-12-14 Japan Science & Technology Corp 有機強誘電体薄膜及び半導体デバイス
JP2003243631A (ja) * 2002-02-18 2003-08-29 Mitsubishi Electric Corp 薄膜磁性体記憶装置ならびにそれを用いた無線チップ、流通管理システムおよび製造工程管理システム
US6828685B2 (en) * 2002-06-14 2004-12-07 Hewlett-Packard Development Company, L.P. Memory device having a semiconducting polymer film
JP5110414B2 (ja) 2003-03-19 2012-12-26 大日本印刷株式会社 有機双安定性素子、これを用いた有機双安定性メモリ装置、およびそれらの駆動方法
US7075105B2 (en) * 2003-03-19 2006-07-11 Masataka Kano Organic bistable element, organic bistable memory device using the same, and method for driving said organic bistable element and organic bistable memory device
JP4689260B2 (ja) 2003-12-19 2011-05-25 株式会社半導体エネルギー研究所 半導体装置、ラベル又はタグ
WO2005096380A1 (en) 2004-04-02 2005-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of the same
JP4865248B2 (ja) 2004-04-02 2012-02-01 株式会社半導体エネルギー研究所 半導体装置
JP5041672B2 (ja) 2004-04-09 2012-10-03 株式会社半導体エネルギー研究所 半導体装置
EP1733429A4 (en) * 2004-04-09 2008-09-24 Semiconductor Energy Lab BEGRENZER AND SEMICONDUCTOR WITH THIS
WO2006028195A1 (en) 2004-09-09 2006-03-16 Semiconductor Energy Laboratory Co., Ltd. Wireless chip
CN101073125B (zh) * 2004-12-07 2012-05-30 株式会社半导体能源研究所 半导体器件
TWI395321B (zh) * 2005-03-31 2013-05-01 半導體能源研究所股份有限公司 半導體裝置及其驅動方法
TWI411964B (zh) * 2006-02-10 2013-10-11 半導體能源研究所股份有限公司 半導體裝置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200421356A (en) * 2002-12-17 2004-10-16 Omron Tateisi Electronics Co Manufacturing method for electronic component module and electromagnetically readable data carrier
TW200509378A (en) * 2003-02-24 2005-03-01 Semiconductor Energy Lab Co Ltd Thin film integrated circuit device, IC label, container comprising the thin film integrated circuit, manufacturing method of the thin film integrated circuit device, manufacturing method of the container, and management method of product having the cont
US20050133790A1 (en) * 2003-12-19 2005-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit, semiconductor device, and manufacturing method of the semiconductor integrated circuit
US20050134463A1 (en) * 2003-12-19 2005-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, RFID tag and label-like object

Also Published As

Publication number Publication date
US20070187820A1 (en) 2007-08-16
KR20070081449A (ko) 2007-08-16
US20160364641A1 (en) 2016-12-15
US9768210B2 (en) 2017-09-19
JP2012253370A (ja) 2012-12-20
US8772917B2 (en) 2014-07-08
US20140291800A1 (en) 2014-10-02
TW200802119A (en) 2008-01-01
CN101017833A (zh) 2007-08-15
US9437777B2 (en) 2016-09-06
JP5483764B2 (ja) 2014-05-07

Similar Documents

Publication Publication Date Title
TWI411964B (zh) 半導體裝置
TWI442513B (zh) 半導體裝置的製造方法
EP1818860B1 (en) RFID device
CN101097935B (zh) 半导体器件及其制造方法
US8750022B2 (en) Semiconductor memory device and semiconductor device
JP2004506985A (ja) 封入された有機電子構成素子、その製造方法および使用
KR20090083362A (ko) 반도체 디바이스 및 이의 제작 방법
US8432254B2 (en) Semiconductor device
JP2012089872A (ja) 半導体装置
US8232181B2 (en) Manufacturing method of semiconductor device
TWI379402B (en) Wireless chip
JP2007109216A (ja) 半導体装置
JP4907292B2 (ja) 半導体装置及び前記半導体装置を用いた通信システム
JP2007241997A (ja) 半導体装置
WO2010035626A1 (en) Semiconductor device
JP2006108654A (ja) 無線チップ
JP4789696B2 (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees