JP2007241997A

JP2007241997A - 半導体装置

Info

Publication number: JP2007241997A
Application number: JP2007017453A
Authority: JP
Inventors: Tamae Takano; 圭恵高野; Nobuharu Osawa; 信晴大澤; Kiyoshi Kato; 清加藤
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2006-02-10
Filing date: 2007-01-29
Publication date: 2007-09-20

Abstract

【課題】コイル状のアンテナ部の内部に、占有面積が大きい導電層が設けられていると、電源を安定して供給することが困難になっていた。
【解決手段】記憶回路部とコイル状のアンテナ部とを積層して配置することにより、記憶回路部が含む占有面積の大きい導電層に電流が流れてしまうことを防止することができ、省電力化を図ることができる。また、記憶回路部とコイル状のアンテナ部とを積層して配置することにより、スペースを有効に利用することができる。従って、半導体装置の小型化を実現することができる。
【選択図】図３

Description

本発明は、無線通信によりデータの交信を行う半導体装置に関する。特に、電磁誘導方式を用いて、無線通信によりデータの交信を行う半導体装置に関する。

なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。

近年、無線通信によりデータの交信を行う半導体装置を利用した個体識別技術が注目を集めている。半導体装置を利用した個体識別技術は、個々の対象物の生産、管理等に役立てられ始めており、個人認証への応用も開始している。このような半導体装置は、ＲＦＩＤ（ＲａｄｉｏＦｒｅｑｕｅｎｃｙＩｄｅｎｔｉｆｉｃａｔｉｏｎ）タグ、ＩＣ（ＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）タグ、ＩＣチップ、ＲＦタグ、無線タグ、電子タグとも呼ばれる。

電磁誘導方式によりデータの交信を行う半導体装置（特許文献１参照）について、図１０を用いて説明する。半導体装置３０１は、コイル状のアンテナ部３０２と半導体回路部３０３を有する。半導体回路部３０３の端子３０４は、コイル状のアンテナ部３０２の一端３０５に電気的に接続されている。半導体回路部３０３の端子３０６は、コイル状のアンテナ部３０２の他端３０７に電気的に接続されている。

コイル状のアンテナ部を含むリーダライターを、半導体装置３０１に近づけると、リーダライターが含むコイル状のアンテナ部から交流磁界が発生する。交流磁界は、半導体装置３０１内のコイル状のアンテナ部３０２を貫き、電磁誘導により半導体装置３０１内のコイル状のアンテナ部３０２の端子間（一端３０５と他端３０７の間）に起電力が発生する。電磁誘導により発生した起電力により半導体装置３０１内の半導体回路部３０３が動作する。
特開平１１−１１０５８号公報

電磁誘導方式によりデータの交信を行う半導体装置は、上述の通り、アンテナを用いて電源が供給されるため、電源の安定的な供給が困難であった。そのため、消費電力を極力抑制することが必要であった。

コイル状のアンテナ部の内部に、占有面積の大きい導電層があると、電磁誘導の影響をうけて、当該導電層にも電流が流れてしまうことがあった。つまり、コイル状のアンテナ部の内部に、占有面積が大きい導電層が設けられていると、電源を安定して供給することが困難になっていた。

そこで、本発明は、コイル状のアンテナ部と、占有面積の大きい導電層の配置を工夫することにより、当該導電層に対する電磁誘導の影響を防止し、また、電源の安定化を実現した半導体装置の提供を課題とする。

本発明は、アンテナを有する一つの半導体デバイスに対して占有面積の大きい導電層を一対の電極の一方として用いる素子（例えば、メモリ素子、発光素子、センサ素子など）において、アンテナと占有面積の大きい導電層とを少なくとも一部重ねることを特徴とする。

本明細書で開示する発明の構成は、絶縁表面を有する基板上に、少なくとも複数の集積回路と、渦巻き状（一つの平面内で渦巻き状、またはコイル状と呼ぶ）を主たる構成とするアンテナと、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極の間に有機化合物を含む層とを有し、前記アンテナは、少なくとも前記複数の集積回路うちの一つと電気的に接続し、前記第１の電極または前記第２の電極は、少なくとも前記複数の集積回路のうちの一つと電気的に接続し、前記アンテナは、前記第２の電極と重なることを特徴とする半導体装置である。

また、アンテナはトランジスタとも重なるように配置してもよく、本発明の他の構成は、絶縁表面を有する基板上に、少なくとも複数の集積回路と、トランジスタと、渦巻き状（一つの平面内で渦巻き状、またはコイル状と呼ぶ）を主たる構成とするアンテナと、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極の間に有機化合物を含む層とを有し、前記アンテナは、少なくとも前記複数の集積回路うちの一つと電気的に接続し、前記第１の電極または前記第２の電極は、少なくとも前記複数の集積回路のうちの一つと電気的に接続し、前記トランジスタは、前記第１の電極と電気的に接続し、前記アンテナは、前記第２の電極及び前記トランジスタと重なることを特徴とする半導体装置である。なお、第２の電極だけでなく、集積回路のトランジスタもアンテナと重ねる場合には、その集積回路は、アンテナで囲まれる領域の外側にも一部が配置される。

なお、第１の電極と、第２の電極と、これらの電極間に有機化合物を含む層とで、メモリ素子、発光素子、センサ素子などを構成する。これらの素子は、一方または両方の電極面積が比較的広く、アンテナと少なくとも一部が重なるように配置することが好ましい。

中でも有機材料を用いたメモリ素子の利点としては、他者が偽造しようとして分解した場合、大気などに触れた有機材料は変質しやすく、使用している材料を特定しにくいため、偽造を非常に困難なものとすることができる。

また、情報の改ざんや不正使用を防止するため、メモリ素子の有機化合物を含む層を可逆的に相変化しない有機材料または無機材料とした場合には、メモリへの書き込みは１回とする。

また、繰り返し使用するため、メモリ素子の有機化合物を含む層を可逆的に相変化する有機材料（例えば、バソフェナントロリン（略称：ＢＰｈｅｎ））、または無機材料とした場合には、メモリへのデータの書き換えが複数回可能となる。また、リーダライタによって、有機材料を用いたメモリ素子への書き込みと読み取りの両方が可能であってもよい。

また、上記各構成において、前記アンテナは給電部及び線状または帯状の複数のアンテナ導体からなり、該アンテナ導体は給電部の周囲から給電部に向かって渦巻き状に設けられていることを特徴の一つとしている。また、アンテナ導体は、楕円形または円形であってもよい。

また、上記各構成において、前記集積回路は、例えば、書き込み回路、読み出し回路、センスアンプ、出力回路、バッファ等である。

上述したこれらの手段は単なる設計事項ではなく、メモリやアンテナや配線を配置し、その配置を用いた記憶回路を含む半導体装置を作製し、書き込み動作や読み込み動作をさせ、発明者らの深い検討の後、発明された事項である。

本発明により、アンテナと重なる領域に対して占有面積の大きい導電層を配置することができるため、アンテナと重なる領域に何も配置しないものに比べ、スペースを有効に利用することができる。従って、半導体装置の小型化を実現することができる。

また、記憶回路部とコイル状のアンテナ部とを積層して配置することにより、記憶回路部が含む占有面積の大きい導電層に電流が流れてしまうことを防止することができ、省電力化を図ることができる。

本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。
（実施の形態１）

本発明の半導体装置は、半導体回路部１１、記憶回路部１２、コイル状のアンテナ部１３を有する。記憶回路部１２は、複数の記憶素子を有する。複数の記憶素子の各々は、一対の電極間に有機化合物を含む層が挟まれた構造を有する。複数の記憶素子が含む一対の電極のうちの一方または両方は、複数の記憶素子で共通して用いられている。そのため、複数の記憶素子が含む一対の電極のうちの一方は、占有面積が大きい導電層となってしまう。そこで本発明は、記憶回路部１２が含む占有面積の大きい導電層に、電磁誘導の影響により電流が流れてしまうことを防止するため、記憶回路部１２とコイル状のアンテナ部１３とを重なるように配置する。

本発明の半導体装置の上面構造について説明する。以下の説明では、半導体回路部、記憶回路部、コイル状のアンテナ部を有し、記憶回路部と、コイル状のアンテナ部が重ならない半導体装置（図１（Ｃ）参照）と比較して説明する。なお、図１（Ｃ）は比較例であって本発明ではない。図１（Ｃ）に示す半導体装置は、半導体回路部１２０１と記憶回路部１２０２とアンテナ部１２０３とを有している。なお、半導体回路部１２０１の第１の端子は、コイル状のアンテナ部１２０３の一方の端に電気的に接続されて、半導体回路部１２０１の第２の端子は、コイル状のアンテナ部１２０３の他方の端に電気的に接続されている。また、半導体回路部１２０１と記憶回路部１２０２は電気的に接続されている。

図１（Ｃ）の構成と比較して記憶回路部１２の占有面積が同じであり、記憶回路部１２とコイル状のアンテナ部１３とが重なるように配置する場合（図１（Ａ）参照）、半導体回路部１１の占有面積を拡大することができる。半導体回路部１１の占有面積を拡大することができると、より複数の素子を設けることができるため、高機能な回路を提供することができる。なお、図１（Ａ）に示すコイル状のアンテナ部１３は、巻き数が５巻を越える例を示したが特に限定されず、２巻以上であればよい。なお、半導体回路部１１の第１の端子は、コイル状のアンテナ部１３の一方の端に電気的に接続されて、半導体回路部１１の第２の端子は、コイル状のアンテナ部１３の他方の端に電気的に接続されている。また、半導体回路部１１と記憶回路部１２は電気的に接続されている。

図１（Ｃ）の構成と比較して半導体回路部１１の面積が同じであり、記憶回路部１２とコイル状のアンテナ部１３とが重なるように配置する場合（図１（Ｂ）参照）、記憶回路部１２の占有面積を拡大することができる。記憶回路部１２の占有面積を拡大することができると、より複数の素子を設けることができるため、記憶容量が大きい回路を提供することができる。図１（Ｂ）においても、半導体回路部１１の第１の端子は、コイル状のアンテナ部１３の一方の端に電気的に接続されて、半導体回路部１１の第２の端子は、コイル状のアンテナ部１３の他方の端に電気的に接続されている。また、半導体回路部１１と記憶回路部１２は電気的に接続されている。

次に、上記構成を有する半導体装置の断面構造について説明する（図２参照）。図２に示す断面構造は、図１（Ａ）の半導体装置の上面構造の点Ａから点Ｂの断面構造を示す図である。

本発明の半導体装置は、絶縁表面を有する基板１００上に、下地用の絶縁層１０１と、絶縁層１０１上に設けられた薄膜トランジスタ１０２〜１０５と、薄膜トランジスタ１０２〜１０５を覆う絶縁層１０６と、絶縁層１０６に設けられた開口部を介して、薄膜トランジスタ１０２〜１０５のソース又はドレインに接続された配線１０７〜１１４とを有する。

また、配線１０７〜１１４を覆う絶縁層１１５と、絶縁層１１５に設けられた開口部を介して、配線１１２、１１４に接続された導電層１１６、１１７と、導電層１１６、１１７を覆う絶縁層１１８と、絶縁層１１８に設けられた開口部を介して、導電層１１６、１１７に接続された有機化合物を含む層１１９、１２０と、有機化合物を含む層１１９、１２０に接続された導電層１２１を有する。また、導電層１２１を覆う絶縁層１２３と、絶縁層１２３上に設けられた導電層１２４〜１２８、導電層１２４〜１２８を覆う絶縁層１２９を有する。

上記の断面構造において、薄膜トランジスタ１０２、１０３を含む部分が、半導体回路部１１に相当する。また、導電層１１６、有機化合物を含む層１１９及び導電層１２１の積層体が、記憶素子１３０に相当する。また、導電層１１７、有機化合物を含む層１２０及び導電層１２１の積層体が、記憶素子１３１に相当する。記憶素子１３０、１３１を含む回路が、記憶回路部１２に相当する。また、導電層１２４〜１２８が、コイル状のアンテナ部１３に相当する。

上記の構造のように、記憶回路部１２が含む占有面積の大きい導電層１２１と、コイル状のアンテナ部１３が含む導電層１２４〜１２８とを重ねて配置することにより、電磁誘導の影響により導電層１２１に電流が流れてしまうことを防止することができる。また、記憶回路部１２とコイル状のアンテナ部１３とを積層して配置することにより、小型化を実現することができる。

次に、上記とは異なる構成の半導体装置の断面構造について説明する（図３参照）。半導体装置は、絶縁表面を有する基板１００上に、下地用の絶縁層１０１と、絶縁層１０１上に設けられた薄膜トランジスタ１０２、１０３と、薄膜トランジスタ１０２、１０３を覆う絶縁層１０６と、絶縁層１０６に設けられた開口部を介して、薄膜トランジスタ１０２、１０３のソース又はドレインに接続された配線１０７〜１１０とを有する。

また、配線１０７〜１１０を覆う絶縁層１１５と、絶縁層１１５に設けられた開口部を介して、配線１１０に接続された導電層１４５と、導電層１４５を覆う絶縁層１１８と、絶縁層１１８に設けられた開口部を介して、導電層１４５に接続された有機化合物を含む層１４７〜１５０と、有機化合物を含む層１４７〜１５０に接続された導電層１４６を有する。また、導電層１４６を覆う絶縁層１２３と、絶縁層１２３上に設けられた導電層１２４〜１２８、導電層１２４〜１２８を覆う絶縁層１２９を有する。導電層１４５と、有機化合物を含む層１４７〜１５０のいずれか一つと、導電層１４６の積層体が、記憶素子１４１〜１４４に相当する。

上記の構造のように、記憶回路部１２が含む占有面積の大きい導電層１４５、１４６と、コイル状のアンテナ部１３が含む導電層１２４〜１２８とを重ねて配置することにより、電磁誘導の影響により導電層１２１に電流が流れてしまうことを防止することができる。また、記憶回路部１２とコイル状のアンテナ部１３とを積層して配置することにより、小型化を実現することができる。

（実施の形態２）
本実施の形態では、上記実施の形態１で示す記憶装置を有する半導体装置の一例に関してさらなる詳細な図面を用いて説明する。本実施の形態の半導体装置の上面図を図８（Ａ）に示し、図８（Ａ）における線Ｘ−Ｙの断面図を図８（Ｂ）に示す。

図８（Ａ）に示すように、基板４００上に記憶素子を有する記憶装置である記憶素子部４０４、集積回路部４２１、アンテナ４３１が形成されている。図８（Ａ）及び（Ｂ）は、作製工程途中であり、作製条件に耐えうる基板４００上に記憶素子部、回路部、及びアンテナを形成した状態である。記憶装置に用いる材料及び作製工程は公知のものを用いればよい。

基板４００上に剥離層４５２、絶縁層４５３を介して記憶素子部４０４にはトランジスタ４４１、集積回路部４２１にはトランジスタ４４２が設けられている。剥離層４５２としては、５０ｎｍ〜２００ｎｍのタングステン膜を用い、絶縁層４５３としては酸化珪素膜を用いる。ただし、剥離層はタングステン膜に限定されず、Ｍｏ膜やアモルファスシリコン膜などを用いてもよい。トランジスタ４４１及びトランジスタ４４２上に絶縁層４５１、絶縁層４５４、絶縁層４５５が形成されており、絶縁層４５５上に第１の導電層４５７ｄ、有機化合物層４５８及び第２の導電層４５９の積層から構成される記憶素子４４３が形成されている。隔壁として機能する絶縁層４６０ｂにより有機化合物層４５８は個々に隔てられている。第１の導電層４５７ｄはトランジスタ４４１の配線層と接続しており、記憶素子４４３は、トランジスタ４４１と電気的に接続している。

第１の導電層４５７ｄ及びトランジスタ４４１と、導電層４５７ｃ及び配線層４５６ａと、導電層４５７ｅ及び配線層４５６ｂとがそれぞれ接続するために絶縁層４５５に開口（コンタクトホールとも言う）を形成する。開口を大きくし、導電層同士の接触面積を増加した方がより低抵抗となるため、本実施の形態では、第１の導電層４５７ｄとトランジスタ４４１とが接続する開口が一番小さく、その次が導電層４５７ｃと配線層４５６ａとが接続する開口、導電層４５７ｅと配線層４５６ｂとが接続する開口が一番大きいというように順に開口を大きく設定している。本実施の形態では、第１の導電層４５７ｄとトランジスタ４４１とが接続する開口を５μｍ×５μｍ、導電層４５７ｃと配線層４５６ａとが接続する開口を５０μｍ×５０μｍ、導電層４５７ｅと配線層４５６ｂとが接続する開口を５００μｍ×５００μｍとしている。

図８（Ｂ）における半導体装置では、第２の導電層４５９は、配線層４５６ａ、導電層４５７ｃと積層して電気的に接続している。第２の導電層４５９は、第１の導電層４５７ｄよりも電極面積が大きく、本発明では、この第２の導電層４５９とアンテナ４３１が重なるように配置する。

絶縁層４５５上に絶縁層４６１が形成されている。絶縁層４６１上には、導電層４５７ａとアンテナ４３１ａ、導電層４５７ｂとアンテナ４３１ｂ、導電層４５７ｅとアンテナ４３１ｃ、及び導電層４５７ｆとアンテナ４３１ｄとがそれぞれ積層して形成されている。導電層４５７ｅは絶縁層４６１に形成された配線層４６２に達する開口を介して配線層４６２と接して形成されている。また、配線層４６２は、絶縁層４５５に形成された配線層４５６ｂに達する開口を介して配線層４５６ｂと接して形成されている。なお、本明細書では、このアンテナと、アンテナの下方の配線層との接続部分をアンテナの給電部と呼ぶ。ここでは、配線層４６２と配線層４５６ｂを用いてアンテナと記憶素子部４０４及び集積回路部４２１とを電気的に接続しているが、特にこの接続に限定されず、アンテナ４３１ｃと４５６ｂとが電気的に接続するような構造とすればよい。

アンテナ４３１ａ、アンテナ４３１ｂ、アンテナ４３１ｃ、及び４３１ｄ下の導電層４５７ａ、導電層４５７ｂ、導電層４５７ｅ、導電層４５７ｆは、絶縁層４５５とアンテナ４３１ａ、アンテナ４３１ｂ、アンテナ４３１ｃ、及び４３１ｄとの密着性を向上させる効果もある。本実施の形態では、絶縁層４５５、及び絶縁層４６１にポリイミド膜を用い、導電層４５７ａ、導電層４５７ｂ、導電層４５７ｅ、及び導電層４５７ｆにチタン膜を用い、アンテナ４３１ａ、アンテナ４３１ｂ、アンテナ４３１ｃ、及び４３１ｄにアルミニウム膜をそれぞれ用いている。

集積回路部４２１は部分的に絶縁層４６０ｃが形成されており、トランジスタ４４２も絶縁層４６０ｃに覆われていない領域と覆われている領域がある。

ここで、本実施の形態における半導体装置の回路に関するブロック図を図９示す。図９（Ａ）における半導体装置のブロック図は、ＲＦ入力部４０１、ロジック回路部４０２、外部入力部４０３、記憶素子部４０４、調整回路部４０５、ダイオード４０６、抵抗４０７を有している。なお、図８（Ａ）に示した集積回路部４２１は、図９（Ａ）のＲＦ入力部４０１、ロジック回路部４０２、外部入力部４０３、調整回路部４０５、ダイオード４０６、または抵抗４０７に相当する。

外部入力端子から入力された電圧及び信号は、記憶素子部４０４に入力され、記憶素子部４０４にデータ（情報）が書き込まれる。ＲＦ入力部４０１において、アンテナによって交流信号を受信し信号及び電圧をロジック回路部４０２に入力する。ロジック回路部４０２を介して信号は制御信号となり、制御信号が記憶素子部４０４に入力されることで記憶素子部４０４より書き込まれたデータが再び読み出される。

図９（Ｂ）は、図９（Ａ）の半導体装置と調整回路部４０５の構造が異なる例であり、調整回路部４０５は抵抗で、調整回路部４１５はスイッチで構成されている。図９（Ｂ）におけるブロック図は、ＲＦ入力部４１１、ロジック回路部４１２、外部入力部４１３、記憶素子部４１４、調整回路部４１５、ダイオード４１６、抵抗４１７を有している。なお、図８（Ａ）に示した集積回路部４２１は、図９（Ｂ）のＲＦ入力部４１１、ロジック回路部４１２、外部入力部４１３、調整回路部４１５、ダイオード４１６、または抵抗４１７に相当する。

また、抵抗４０７及び抵抗４１７はプルアップ回路であり、調整回路部として機能する。調整回路部４０５は、記憶素子部４０４にデータを書き込み時に、ロジック回路部４０２より不要な制御信号が記憶素子部４０４に入力されないように調整するものである。同様に、抵抗４０７も、記憶素子部４０４にデータを書き込む時に、ロジック回路部４０２より記憶素子部４０４に信号が入力されないように調整するものである。記憶素子部４０４にデータを書き込む時は、ダイオード４０６により外部入力部４０３からの信号は遮断されるが、記憶素子部４０４よりデータを読み取る時は、記憶素子部４０４のＶＤＤＨをＲＦ入力部４０１より印加されるＶＤＤに固定し、安定させる。図９（Ａ）のブロック図に基づいて説明したが、図９（Ｂ）においても同様である。

また、ＲＦ入力部４０１、４１１に電気的に接続されるアンテナは、記憶素子部を有する記憶装置に対して、重ねて設ける。また記憶装置の電極全面が重なってもよいし、一部が重なっている構造でもよい。アンテナ部と記憶装置が重なる構造であると、アンテナが交信する際に信号に載っているノイズ等や、電磁誘導により発生する起電力の変動等の影響による、半導体装置の動作不良を減らすことが可能であり、信頼性が向上する。また、半導体装置の省電力化が実現できる。また、半導体装置を小型化することもできる。

本実施の形態で示す第１の導電層４５７ｄ、有機化合物層４５８、及び第２の導電層４５９を有する記憶素子４４３は密着性が良いので、第１の基板（ガラス基板）である基板４００に形成された後に、第２の基板に転写される工程でかかる力によって、層界面で膜剥がれなどの不良が生じない。よって良好な形状で記憶素子を剥離した後、紙やプラスチック基板上に転写し、軽量、且つ、フレキシブルな記憶装置、または軽量、且つ、フレキシブルな半導体装置を作製することができる。

本実施の形態で作製される記憶素子を有する記憶装置は密着性が良好なため、剥離工程、及び転写工程を良好な状態で行うことができる。よって、自由に様々な基板に転写することができるため、基板の材料の選択性の幅が広がる。また安価な材料を基板として選択することもでき、用途に合わせて広い機能を持たせることができるだけでなく、低コストで記憶装置、半導体装置を作製することができる。

本発明により、良好な状態で転写工程を行えるような密着性のよい記憶素子を有する記憶装置を作製できる。よって、より高信頼性の記憶装置、及びその記憶装置を備えた半導体装置を装置や工程を複雑化することなく、歩留まりよく作製することができる。

以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。

本発明の半導体装置が含む記憶回路部の構成について説明する（図４、５参照）。

記憶回路部は、複数のビット線Ｂ１〜Ｂｍ（ｍは自然数）と、複数のワード線Ｗ１〜Ｗｎ（ｎは自然数）と、複数のメモリセル２０１とを含むメモリセルアレイ２０２を有する。また、複数のビット線Ｂ１〜Ｂｍを制御するデコーダ２０３と、複数のワード線Ｗ１〜Ｗｎを制御するデコーダ２０４と、セレクタ２０５と、読み出し書き込み回路２０６とを有する。

メモリセルアレイ２０２の構成には、アクティブマトリクス型とパッシブマトリクス型とがある。メモリセルアレイ２０２がアクティブマトリクス型の場合、メモリセル２０１は、トランジスタ２１５と、記憶素子２０７を含む（図４参照）。トランジスタ２１５のゲートはワード線Ｗｂ（１≦ｂ≦ｎ）に電気的に接続され、トランジスタ２１５のソース又はドレインの一方はビット線Ｂａ（１≦ａ≦ｍ）に電気的に接続され、トランジスタ２１５のソース又はドレインの他方は記憶素子２０７が含む一対の電極の一方に電気的に接続されている。

また、メモリセルアレイ２０２がパッシブマトリクス型の場合、メモリセル２０１は、ビット線Ｂａとワード線Ｗｂが交差する箇所に設けられた記憶素子２０７を含む（図５参照）。

次に、記憶回路部にデータの書き込みを行うときの動作について説明する。

まず、電気的作用により、記憶回路部にデータの書き込みを行う場合について説明する。最初に、デコーダ２０３、デコーダ２０４、セレクタ２０５により、メモリセル２０１が選択される。次に、読み出し書き込み回路２０６により、選択されたメモリセル２０１にデータが書き込まれる。具体的には、読み出し書き込み回路２０６により、選択されたメモリセル２０１が含む記憶素子に所定の電圧が印加されることにより、データが書き込まれる。所定の電圧が印加されると、記憶素子の抵抗値は変化する。記憶素子の抵抗値の変化には、抵抗値が大きくなる場合と、抵抗値が小さくなる場合があるが、データの書き込みには、そのどちらの現象を用いてもよい。抵抗値が大きくなる現象は、記憶素子に所定の電圧を印加して、一対の電極の間の有機化合物を含む層が高抵抗化する現象を利用したものである。また、抵抗値が小さくなる現象は、記憶素子に所定の電圧を印加して、一対の電極間の距離を短くする現象を利用したものである。このように、記憶回路部は、電気的作用により、記憶素子の抵抗値が変化することを利用して、データの書き込みを行う。例えば、初期状態の記憶素子を「０」のデータとすると、「１」のデータを書き込む記憶素子には電気的作用を印加する。

次に、光学的作用によりデータの書き込みを行う場合について説明する。この場合、透光性を有する導電層側から、光学照射装置（例えば、レーザ照射装置）により、有機化合物を含む層に光を照射する。そうすると、光が照射された記憶素子にデータが書き込まれる。光が照射されることにより、記憶素子の抵抗値は変化する。記憶素子の抵抗値の変化には、抵抗値が大きくなる場合と、抵抗値が小さくなる場合とがあるが、データの書き込みには、そのどちらの現象を用いてもよい。このように、記憶回路部は、光学的作用により、記憶素子の抵抗値が変化することを利用して、データの書き込みを行う。例えば、初期状態の記憶素子を「０」のデータとすると、「１」のデータを書き込む記憶素子には、光学的作用を印加する。

次に、記憶回路部にデータの読み出しを行うときの動作について説明する。

データの読み出しは、データの書き込みの方法にかかわらず、電気的作用により行われる。データの読み出しは、デコーダ２０３、２０４、セレクタ２０５、読み出し書き込み回路２０６により、記憶素子の抵抗値の相違を読み出すことにより行われる。

なお、記憶素子が含む一対の導電層の一方と、有機化合物を含む層との間に、整流性を有する素子を設けてもよい。整流性を有する素子とは、ゲートとドレインを互いに電気的に接続させたトランジスタ、ダイオード等である。整流性を有する素子を設けると、電流の流れる方向を限定することができるため、データの読み出しの正確性を向上させることができる。

次に、記憶素子が含む有機化合物を含む層に用いる材料について説明する。

記憶素子に対するデータの書き込みを電気的作用により行う場合、有機化合物を含む層には、低分子系材料、高分子系材料、シングレット材料、トリプレット材料などを用いるとよい。また、有機化合物を含む層には、有機化合物材料のみからなるものだけでなく、無機化合物を一部に含む材料を用いるとよい。また、有機化合物を含む層には、正孔注入層、正孔輸送層、正孔阻止層、発光層、電子輸送層、電子注入層等が用いられるが、単層で用いてもよいし、複数の層を積層させてもよい。なお、有機化合物を含む層は、インクジェット法に代表される液滴吐出法により形成するとよい。液滴吐出法を用いることにより、材料の利用効率の向上、作製工程の簡略化による作製時間の短縮、作製費用の低減を実現することができる。

また、記憶回路部に対するデータの書き込みを光学的作用により行う場合、有機化合物を含む層には、光学的作用により性質が変化する材料を用いるとよい。例えば、光を吸収することによって酸を発生する化合物（光酸発生剤）をドープした共役高分子を用いるとよい。共役高分子とは、ポリアセチレン類、ポリフェニレンビニレン類、ポリチオフェン類、ポリアニリン類、ポリフェニレンエチニレン類等を用いるとよい。また、光酸発生剤としては、アリールスルホニウム塩、アリールヨードニウム塩、ｏ−ニトロベンジルトシレート、アリールスルホン酸ｐ−ニトロベンジルエステル、スルホニルアセトフェノン類、Ｆｅ−アレン錯体ＰＦ６塩等を用いるとよい。

また、本発明の半導体装置が有する記憶装置は、不揮発性であってもよく、データの追記を可能としてもよい。また、本発明の半導体装置が有する記憶装置は、外部からの電気的作用によりデータの書き換えが可能なものとしてもよい。

本実施例では、アンテナの面積サイズを約９ｍｍ×１１ｍｍとし、アンテナの巻き数を９巻とし、アンテナ自体の線幅を１５０μｍとし、１０μｍの間隔でアンテナの配線を巻いている。このようにコイル状に巻かれたアンテナと重なるように記憶回路部の一方の電極、即ち上部電極を配置する。この上部電極は、有機化合物を含む層の上方に設けられており、複数の記憶素子に共通の電極となっている。１キロビットの情報量を有する記憶回路を構成する場合、この上部電極の面積サイズは、１．５ｍｍ×３ｍｍ程度とすればよい。なお、上部電極の面積サイズは特に限定されず、４．５ｍｍ^２のサイズよりも小さくすることは可能である。

アンテナと、占有面積の大きい導電層（上部電極：４．５ｍｍ^２）とを重ねて配置することによって、アンテナと重なる領域に何も配置しないものに比べ、スペースを有効に利用することができる。従って、半導体装置の小型化を実現することができる。

また、占有面積の大きい上部電極とコイル状のアンテナ部とを積層して配置することにより、記憶回路部が含む上部電極に電流が流れてしまうことを防止することができ、省電力化を図ることができる。

本実施例は、実施の形態１、または実施の形態２と自由に組み合わせることができる。

本発明の半導体装置が含む半導体回路部の構成について説明する（図６参照）。

半導体回路部は、アナログ回路５５１とデジタル回路５５２とを有する。アナログ回路５５１は、共振容量５０１、帯域フィルタ５０２、整流回路と保持容量を含む電源回路５０３、復調回路５０４、変調回路５０５等を有する。デジタル回路５５２は、コード抽出回路５０６、クロック生成回路５０７、巡回冗長検査回路５０８、制御回路５０９、記憶回路５１０等を有する。

半導体装置がデータを受信する際の動作について説明する。コイル状のアンテナから入力された無線信号（変調された搬送波）は、端子２２１ａからアナログ回路５５１に入力される。入力された無線信号は、帯域フィルタ５０２によって所望の周波数成分が取り出され、電源回路５０３及び復調回路５０４に入力される。帯域フィルタ５０２を介して入力された変調された搬送波は、電源回路５０３が含む整流回路によって整流され、更に、電源回路５０３が含む保持容量によって平滑化される。こうして、電源回路５０３は直流電圧を生成する。電源回路５０３において生成された直流電圧は電源電圧として、各回路に供給される。

また、帯域フィルタ５０２を介して入力された変調された搬送波は、デジタル回路５５２内のクロック生成回路５０７に入力される。クロック生成回路５０７で生成されたクロックは各回路に供給される。帯域フィルタ５０２を介して入力された変調された搬送波は、復調回路５０４によって復調され、復調された信号はデジタル回路５５２に入力される。変調された搬送波を復調回路５０４によって復調した信号は、コード抽出回路５０６に入力され、信号の有するコードが抽出される。コード抽出回路５０６の出力は、制御回路５０９に入力され、コードが抽出される。抽出されたコードは、巡回冗長検査回路５０８に入力され、送信エラーを識別するための演算処理が行われる。こうして、巡回冗長検査回路５０８は受信データに誤りがあるか否かを制御回路５０９に出力する。

次いで、半導体装置がデータを送信する際の動作について説明する。記憶回路５１０は、制御回路５０９から入力される信号に応じて、記憶された固有識別子（ＵＩＤ）を制御回路５０９に出力する。巡回冗長検査回路５０８は、送信データに対応するＣＲＣ符号を計算し、制御回路５０９に出力する。制御回路５０９は送信データにＣＲＣ符号を付加する。また、制御回路５０９は、送信データにＣＲＣ符号が付加されたデータを符号化する。更に、制御回路５０９は、符号化された情報を、所定の変調方式に対応して搬送波を変調するための信号に変換する。制御回路５０９の出力は、アナログ回路５５１の変調回路５０５に入力される。変調回路５０５は、入力された信号に応じて搬送波を負荷変調し、コイル状のアンテナ部に出力する。

本実施例は、実施の形態１、実施の形態２、または実施例１と自由に組み合わせることができる。

本実施例では、本発明の半導体装置の用途について説明する。本発明の半導体装置は、例えば、紙幣、硬貨、有価証券、無記名債券類、証書類（運転免許証や住民票等）、包装用容器類（包装紙やボトル等）、ＤＶＤ（ＤｉｇｉｔａｌＶｅｒｓａｔｉｌｅＤｉｓｃ）、ビデオテープ等の記録媒体、車、自転車等の乗物類、鞄や眼鏡等の身の回り品、食品類、衣類、生活用品類、電子機器等に設けて使用することができる。電子機器とは、液晶表示装置、ＥＬ（エレクトロルミネッセンス）表示装置、テレビジョン装置および携帯電話機等を指す。

本発明の半導体装置は、物品の表面に貼り付けたり、物品に埋め込んだりして物品に固定することができる。例えば、本なら紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりするとよい。紙幣、硬貨、有価証券類、無記名債券類、証書類等に半導体装置を設けることにより、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に半導体装置を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。また乗物類に半導体装置を設けることにより、偽造や盗難を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができる。例えば、家畜等の生き物に半導体装置を埋め込むことによって、生まれた年や性別または種類等を容易に識別することが可能となる。以上のように、本発明の半導体装置は物品（生き物を含む）であればどのようなものにでも設けて使用することができる。

次に、半導体装置を用いたシステムの一形態について、図７を用いて説明する。表示部９５２１を含む端末９５２０には、アンテナ及び当該アンテナに接続されたリーダライターが設けられている。物品９５３２には本発明の半導体装置９５３１が設けられ、物品９５２２には本発明の半導体装置９５２３が設けられている。物品９５３２が含む半導体装置９５３１に端末９５２０のアンテナをかざすと、表示部９５２１に物品９５３２の原材料や原産地、生産工程ごとの検査結果や流通過程の履歴、商品の説明等の商品に関する情報が表示される。物品９５２２が含む半導体装置９５２３に端末９５２０のアンテナをかざすと、表示部９５２１に物品９５２２の原材料や原産地、生産工程ごとの検査結果や流通過程の履歴、商品の説明等の商品に関する情報が表示される。

本実施例は、実施の形態１、実施の形態２、実施例１、または実施例２と自由に組み合わせることができる。

（Ａ）本発明の半導体装置の構成を説明する図。（Ｂ）本発明の半導体装置の構成を説明する図。（Ｃ）比較例を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する断面図。本発明の半導体装置の構成を説明する回路図。半導体装置の構成を説明する図。

符号の説明

１１半導体回路部
１２記憶回路部
１３コイル状のアンテナ部
１００基板
１０１絶縁層
１０２〜１０５薄膜トランジスタ
１０６絶縁層
１０７〜１１４配線
１１５絶縁層
１１６導電層
１１７導電層
１１８絶縁層
１１９有機化合物を含む層
１２０有機化合物を含む層
１２１導電層
１２３絶縁層
１２４〜１２８導電層
１２９絶縁層
１３０記憶素子
１３１記憶素子
１４１〜１４４記憶素子
１４５導電層
１４６導電層
１４７〜１４９有機化合物を含む層
１５０有機化合物を含む層
２０１メモリセル
２０２メモリセルアレイ
２０３デコーダ
２０４デコーダ
２０５セレクタ
２０６読み出し書き込み回路
２０７記憶素子
２１０有機化合物を含む層
２１５トランジスタ
２２１ａ端子
３０１半導体装置
３０２コイル状のアンテナ部
３０３半導体回路部
３０４端子
３０５一端
３０６端子
３０７他端
４００基板
４０１ＲＦ入力部
４０２ロジック回路部
４０３外部入力部
４０４記憶素子部
４０５調整回路部
４０６ダイオード
４０７抵抗
４１１ＲＦ入力部
４１２ロジック回路部
４１３外部入力部
４１４記憶素子部
４１５調整回路部
４１６ダイオード
４１７抵抗
４２１集積回路部
４３１アンテナ
４３１ａアンテナ
４３１ｂアンテナ
４３１ｃアンテナ
４３１ｄアンテナ
４４１トランジスタ
４４２トランジスタ
４４３記憶素子
４５１絶縁層
４５２剥離層
４５３絶縁層
４５４絶縁層
４５５絶縁層
４５６ａ配線層
４５６ｂ配線層
４５７ａ導電層
４５７ｂ導電層
４５７ｃ導電層
４５７ｄ第１の導電層
４５７ｅ導電層
４５７ｆ導電層
４５８有機化合物層
４５９第２の導電層
４６０ａ絶縁層
４６０ｂ絶縁層
４６０ｃ絶縁層
４６１絶縁層
４６２配線層
５０１共振容量
５０２フィルタ
５０３電源回路
５０４復調回路
５０５変調回路
５０６抽出回路
５０７生成回路
５０８巡回冗長検査回路
５０９制御回路
５１０記憶回路
５５１アナログ回路
５５２デジタル回路
１２０１半導体回路部
１２０２記憶回路部
１２０３アンテナ部
９５２０端末
９５２１表示部
９５２２物品
９５２３半導体装置
９５３１半導体装置
９５３２物品

Claims

絶縁表面を有する基板上に、集積回路と、渦巻き状を主たる構成とするアンテナと、素子とを有し、
前記素子は、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極の間に有機化合物を含む層とを有し、
前記アンテナは、前記集積回路と電気的に接続し、
前記第１の電極または前記第２の電極は、前記集積回路と電気的に接続し、
前記アンテナは、前記第２の電極と重なることを特徴とする半導体装置。
絶縁表面を有する基板上に、集積回路と、トランジスタと、渦巻き状を主たる構成とするアンテナと、素子とを有し、
前記素子は、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極の間に有機化合物を含む層とを有し、
前記アンテナは、前記集積回路と電気的に接続し、
前記第１の電極または前記第２の電極は、前記集積回路と電気的に接続し、
前記トランジスタは、前記第１の電極と電気的に接続し、
前記アンテナは、前記第２の電極及び前記トランジスタと重なることを特徴とする半導体装置。
請求項２において、前記トランジスタは薄膜トランジスタであることを特徴とする半導体装置。
絶縁表面を有する基板上に、制御回路と、渦巻き状を主たる構成とするアンテナと、素子とを有し、
前記素子は、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極の間に有機化合物を含む層とを有し、
前記第１の電極または前記第２の電極は、前記制御回路と電気的に接続し、
前記アンテナは、前記第２の電極と重なることを特徴とする半導体装置。
絶縁表面を有する基板上に、アナログ回路と、デジタル回路と、渦巻き状を主たる構成とするアンテナとを有し、
前記デジタル回路は、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極の間に有機化合物を含む層とを有する素子を含み、
前記デジタル回路は、前記アナログ回路と電気的に接続し、
前記アンテナは、前記第２の電極と重なることを特徴とする半導体装置。
請求項１乃至５のいずれか一において、前記素子は記憶素子であることを特徴とする半導体装置。
請求項１乃至６のいずれか一において、前記アンテナは給電部及び線状または帯状の複数のアンテナ導体からなり、該アンテナ導体は給電部の周囲から給電部に向かって渦巻き状に設けられていることを特徴とする半導体装置。
請求項１乃至６のいずれか一において、前記アンテナは、給電部及び線状または帯状の複数のアンテナ導体からなり、該アンテナ導体は、楕円形または円形であることを特徴とする半導体装置。
請求項１乃至８のいずれか一において、前記絶縁表面を有する基板は、ガラス、プラスチック、または紙であることを特徴とする半導体装置。