JP2001101368A - 集積半導体装置 - Google Patents
集積半導体装置Info
- Publication number
- JP2001101368A JP2001101368A JP28116699A JP28116699A JP2001101368A JP 2001101368 A JP2001101368 A JP 2001101368A JP 28116699 A JP28116699 A JP 28116699A JP 28116699 A JP28116699 A JP 28116699A JP 2001101368 A JP2001101368 A JP 2001101368A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- integrated semiconductor
- insulating layer
- memory
- conductor layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 47
- 239000004020 conductor Substances 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000010410 layer Substances 0.000 claims description 94
- 229910017464 nitrogen compound Inorganic materials 0.000 claims description 6
- 239000011347 resin Substances 0.000 claims description 5
- 229920005989 resin Polymers 0.000 claims description 5
- 239000011241 protective layer Substances 0.000 claims description 4
- 238000004804 winding Methods 0.000 claims description 4
- UBMXAAKAFOKSPA-UHFFFAOYSA-N [N].[O].[Si] Chemical compound [N].[O].[Si] UBMXAAKAFOKSPA-UHFFFAOYSA-N 0.000 claims description 3
- UMVBXBACMIOFDO-UHFFFAOYSA-N [N].[Si] Chemical compound [N].[Si] UMVBXBACMIOFDO-UHFFFAOYSA-N 0.000 claims description 3
- OBNDGIHQAIXEAO-UHFFFAOYSA-N [O].[Si] Chemical compound [O].[Si] OBNDGIHQAIXEAO-UHFFFAOYSA-N 0.000 claims description 3
- 239000003302 ferromagnetic material Substances 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 239000003990 capacitor Substances 0.000 description 10
- 239000010409 thin film Substances 0.000 description 10
- 238000000034 method Methods 0.000 description 9
- 238000009413 insulation Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910005347 FeSi Inorganic materials 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 230000005307 ferromagnetism Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 非接触型ＩＣメモリ装置として用いられる集
積半導体装置を低コストで製造するとともに高品質とす
る。 【解決手段】 基板１上に形成されたメモリ部２と電気
容量素子との間には絶縁層３，５が配置されている。電
気容量素子はスルーホールを介してメモリ部に結合され
ている。電気容量素子はそれぞれ電極層として用いられ
る導体層６及び１０を備えており、コイル素子８はこれ
ら導体層間に配設されている。コイル素子と導体層との
間には絶縁層７，９が配置されており、コイル素子の巻
き始め端及び巻き終り端はスルーホールを介してそれぞ
れ導体層６及び１０に電気的に接続されている。
積半導体装置を低コストで製造するとともに高品質とす
る。 【解決手段】 基板１上に形成されたメモリ部２と電気
容量素子との間には絶縁層３，５が配置されている。電
気容量素子はスルーホールを介してメモリ部に結合され
ている。電気容量素子はそれぞれ電極層として用いられ
る導体層６及び１０を備えており、コイル素子８はこれ
ら導体層間に配設されている。コイル素子と導体層との
間には絶縁層７，９が配置されており、コイル素子の巻
き始め端及び巻き終り端はスルーホールを介してそれぞ
れ導体層６及び１０に電気的に接続されている。
Description
【０００１】
【発明の属する技術分野】本発明は、集積半導体装置に
関し、特に、非接触型メモリ装置として用いられる集積
半導体装置に関する。
関し、特に、非接触型メモリ装置として用いられる集積
半導体装置に関する。
【０００２】
【従来の技術】一般に、非接触型のＩＣメモリ装置とし
て、外部から電磁波のエネルギーを受けて、装置内部の
半導体素子を駆動させて、これによって、半導体素子に
記録された情報を電波によって外部に送り、専用の受信
機で読み出すようにしたＩＣメモリ装置が知られてい
る。そして、この種のＩＣメモリ装置では、専用の送信
機を用いて装置内部の半導体素子に記録された情報を変
更して書き換えることができる。
て、外部から電磁波のエネルギーを受けて、装置内部の
半導体素子を駆動させて、これによって、半導体素子に
記録された情報を電波によって外部に送り、専用の受信
機で読み出すようにしたＩＣメモリ装置が知られてい
る。そして、この種のＩＣメモリ装置では、専用の送信
機を用いて装置内部の半導体素子に記録された情報を変
更して書き換えることができる。
【０００３】従来の非接触型ＩＣメモリ装置は、外部コ
イル又はコンデンサからなるアンテナ装置と集積半導体
装置とを備えており、集積半導体装置には電源部及び半
導体素子からなるメモリ部が備えられている。そして、
この非接触型ＩＣメモリ装置では、アンテナ装置と集積
半導体装置とはワイヤーボンディング等の手法を用いて
電気的に接続されている。
イル又はコンデンサからなるアンテナ装置と集積半導体
装置とを備えており、集積半導体装置には電源部及び半
導体素子からなるメモリ部が備えられている。そして、
この非接触型ＩＣメモリ装置では、アンテナ装置と集積
半導体装置とはワイヤーボンディング等の手法を用いて
電気的に接続されている。
【０００４】上記の非接触型ＩＣメモリでは、アンテナ
装置で外部からの電磁波のエネルギーを受け、電源部
（インターフェース回路）で半導体素子駆動電圧に変換
し、これによって、メモリ部を駆動するようにしてい
る。
装置で外部からの電磁波のエネルギーを受け、電源部
（インターフェース回路）で半導体素子駆動電圧に変換
し、これによって、メモリ部を駆動するようにしてい
る。
【０００５】具体的には、図３に示すように、従来の非
接触型ＩＣメモリ装置は集積半導体装置２０を備えてお
り、集積半導体装置２０の内部にはメモリ部（メモリロ
ジック回路）及びインターフェース回路（ともに図示せ
ず）を備えられている。そして、インターフェース回路
から外部接続端子２０ａ及び２０ｂが装置外部に引き出
されている。つまり、集積半導体装置２０には外部接続
端子２０ａ及び２０ｂが備えられている。これら外部接
続端子２０ａ及び２０ｂにはコイル２１がワイヤーボン
ディング等の手法で接続され、コイル２１に並列にコン
デンサ２２が接続されて、コイル２１及び２２によっ
て、アンテナ装置が構成されている。このように、従来
の非接触型ＩＣメモリ装置２０では、メモリロジック回
路及びインターフェース回路を備える集積半導体装置２
０とアンテナ装置とを電気的に接続している。
接触型ＩＣメモリ装置は集積半導体装置２０を備えてお
り、集積半導体装置２０の内部にはメモリ部（メモリロ
ジック回路）及びインターフェース回路（ともに図示せ
ず）を備えられている。そして、インターフェース回路
から外部接続端子２０ａ及び２０ｂが装置外部に引き出
されている。つまり、集積半導体装置２０には外部接続
端子２０ａ及び２０ｂが備えられている。これら外部接
続端子２０ａ及び２０ｂにはコイル２１がワイヤーボン
ディング等の手法で接続され、コイル２１に並列にコン
デンサ２２が接続されて、コイル２１及び２２によっ
て、アンテナ装置が構成されている。このように、従来
の非接触型ＩＣメモリ装置２０では、メモリロジック回
路及びインターフェース回路を備える集積半導体装置２
０とアンテナ装置とを電気的に接続している。
【０００６】
【発明が解決しようとする課題】前述のように、従来の
非接触型ＩＣメモリ装置では、アンテナ装置と集積半導
体装置とを別に設けてワイヤーボンディング等の手法を
用いてこれら装置を電気的に接続している。つまり、従
来の非接触型ＩＣメモリ装置では、アンテナ装置が集積
半導体装置の外部に形成して、アンテナ装置と集積半導
体装置とを電気的に接続しており、このため、装置間の
接続部が劣化しやすく、耐環境性等の信頼性が劣るとい
う問題点がある。
非接触型ＩＣメモリ装置では、アンテナ装置と集積半導
体装置とを別に設けてワイヤーボンディング等の手法を
用いてこれら装置を電気的に接続している。つまり、従
来の非接触型ＩＣメモリ装置では、アンテナ装置が集積
半導体装置の外部に形成して、アンテナ装置と集積半導
体装置とを電気的に接続しており、このため、装置間の
接続部が劣化しやすく、耐環境性等の信頼性が劣るとい
う問題点がある。
【０００７】さらに、従来の非接触型ＩＣメモリ装置で
は、ワイヤーボンディング等の手法を用いてアンテナ装
置と集積半導体装置とを接続している関係上、部品点数
が多くなるばかりでなく製造工数が多くなり、その結
果、コストアップとなってしまうという問題点がある。
は、ワイヤーボンディング等の手法を用いてアンテナ装
置と集積半導体装置とを接続している関係上、部品点数
が多くなるばかりでなく製造工数が多くなり、その結
果、コストアップとなってしまうという問題点がある。
【０００８】本発明の目的は低コストで製造可能でかつ
高品質の非接触型ＩＣメモリ装置として用いられる集積
半導体装置を提供することにある。
高品質の非接触型ＩＣメモリ装置として用いられる集積
半導体装置を提供することにある。
【０００９】
【課題を解決するための手段】本発明によれば、基板上
に形成され情報を記録するメモリ部を有し、該メモリ部
が非接触でアクセスされる集積半導体装置において、前
記基板上には電気容量素子及びコイル素子を備えるアン
テナ部が形成されており、該アンテナ部を介して前記メ
モリが非接触でアクセスされるようにしたことを特徴と
する集積半導体装置が得られる。
に形成され情報を記録するメモリ部を有し、該メモリ部
が非接触でアクセスされる集積半導体装置において、前
記基板上には電気容量素子及びコイル素子を備えるアン
テナ部が形成されており、該アンテナ部を介して前記メ
モリが非接触でアクセスされるようにしたことを特徴と
する集積半導体装置が得られる。
【００１０】この場合、前記基板上に前記メモリ部が形
成され、前記電気容量素子は前記メモリ部の上方に形成
され、前記電気容量素子と前記メモリ部との間には第１
の絶縁層が配置されており、前記電気容量素子はスルー
ホールを介して前記メモリ部に結合されている。なお、
前記第１の絶縁層は絶縁樹脂層、ケイ素酸素化合物絶縁
層、ケイ素窒素化合物絶縁層、及びケイ素酸素窒素化合
物絶縁層のいずれか一つであり、前記第１の絶縁層は前
記電気容量素子側の面が平坦化処理されている。
成され、前記電気容量素子は前記メモリ部の上方に形成
され、前記電気容量素子と前記メモリ部との間には第１
の絶縁層が配置されており、前記電気容量素子はスルー
ホールを介して前記メモリ部に結合されている。なお、
前記第１の絶縁層は絶縁樹脂層、ケイ素酸素化合物絶縁
層、ケイ素窒素化合物絶縁層、及びケイ素酸素窒素化合
物絶縁層のいずれか一つであり、前記第１の絶縁層は前
記電気容量素子側の面が平坦化処理されている。
【００１１】例えば、前記電気容量素子はそれぞれ電極
層として用いられる第１及び第２の導体層を備えてお
り、前記コイル素子は前記第１及び前記第２の導体層間
に配設され前記第１及び前記第２の導体層に電気的に接
続された平面コイルである。そして、前記第１及び前記
第２の導体層の少なくとも一つは電気伝導性を有する強
磁性体で形成されている。
層として用いられる第１及び第２の導体層を備えてお
り、前記コイル素子は前記第１及び前記第２の導体層間
に配設され前記第１及び前記第２の導体層に電気的に接
続された平面コイルである。そして、前記第１及び前記
第２の導体層の少なくとも一つは電気伝導性を有する強
磁性体で形成されている。
【００１２】加えて、前記コイル素子と前記第１及び前
記第２の導体層との間には第２の絶縁層が配置されてお
り、前記コイル素子の巻き始め端及び巻き終り端はスル
ーホールを介してそれぞれ前記第１及び前記第２の導体
層に電気的に接続されており、前記基板を除いて他の部
分を絶縁保護層で封止するようにすることが望ましい。
記第２の導体層との間には第２の絶縁層が配置されてお
り、前記コイル素子の巻き始め端及び巻き終り端はスル
ーホールを介してそれぞれ前記第１及び前記第２の導体
層に電気的に接続されており、前記基板を除いて他の部
分を絶縁保護層で封止するようにすることが望ましい。
【００１３】
【発明の実施の形態】以下に本発明について図面を参照
して説明する。
して説明する。
【００１４】まず、図１を参照して、通常の手法を用い
て、シリコン基板１上に複数のＭＯＳトランジスタ素子
２を形成する。その後、シリコン基板１上には電気絶縁
層３を形成し、電気絶縁層３上に導体層４を形成する。
この際、電気絶縁層３として、例えば、ＳｉＯ2 薄膜が
用いられ、導体層４として。例えば、アルミ薄膜が用い
られる。
て、シリコン基板１上に複数のＭＯＳトランジスタ素子
２を形成する。その後、シリコン基板１上には電気絶縁
層３を形成し、電気絶縁層３上に導体層４を形成する。
この際、電気絶縁層３として、例えば、ＳｉＯ2 薄膜が
用いられ、導体層４として。例えば、アルミ薄膜が用い
られる。
【００１５】導体層４上には電気絶縁層５（例えば、Ｓ
ｉＯ2 薄膜）が形成され、電気絶縁層５の予め定められ
た複数の位置において導体層４に達するスルーホールが
形成される。この際、電気絶縁層５には、電気絶縁樹脂
を用いて平坦化処理が施され、これによって、凹凸が平
坦化される。電気絶縁樹脂としては、例えば、ポリイミ
ド樹脂が用いられ、ポリイミド樹脂をスピンコート法に
よって電気絶縁層５に塗布して凹凸を平坦化する。その
後、電気絶縁層５上の所定のエリアには導体層６が形成
され、電気絶縁層５に形成されたスルーホールを用いて
導体層６は導体層４と電気的に接続される。この際、導
体層６として、例えば、強磁性を備えるＦｅＳｉ合金薄
膜が用いられる。なお、電気絶縁層５を平坦化処理する
際、ＳｉＯ2 膜を形成した後、ＣＭＰと呼ばれる高精度
薄膜研磨法を用いて平坦化処理を行うようにしてもよ
い。加えて、電気絶縁層３及び５は集合的に第１の絶縁
層と呼ばれ、第１の絶縁層は絶縁樹脂、ケイ素酸素化合
物、ケイ素窒素化合物、及びケイ素酸素窒素化合物のい
ずれか一つで形成するようにしてもよく、第１の絶縁層
の上面は平坦化処理される。
ｉＯ2 薄膜）が形成され、電気絶縁層５の予め定められ
た複数の位置において導体層４に達するスルーホールが
形成される。この際、電気絶縁層５には、電気絶縁樹脂
を用いて平坦化処理が施され、これによって、凹凸が平
坦化される。電気絶縁樹脂としては、例えば、ポリイミ
ド樹脂が用いられ、ポリイミド樹脂をスピンコート法に
よって電気絶縁層５に塗布して凹凸を平坦化する。その
後、電気絶縁層５上の所定のエリアには導体層６が形成
され、電気絶縁層５に形成されたスルーホールを用いて
導体層６は導体層４と電気的に接続される。この際、導
体層６として、例えば、強磁性を備えるＦｅＳｉ合金薄
膜が用いられる。なお、電気絶縁層５を平坦化処理する
際、ＳｉＯ2 膜を形成した後、ＣＭＰと呼ばれる高精度
薄膜研磨法を用いて平坦化処理を行うようにしてもよ
い。加えて、電気絶縁層３及び５は集合的に第１の絶縁
層と呼ばれ、第１の絶縁層は絶縁樹脂、ケイ素酸素化合
物、ケイ素窒素化合物、及びケイ素酸素窒素化合物のい
ずれか一つで形成するようにしてもよく、第１の絶縁層
の上面は平坦化処理される。
【００１６】さらに、導体層６上には電気絶縁層７（例
えば、ＳｉＯ2 薄膜）が形成され、電気絶縁層７の予め
定められた複数の位置において導体層６に達するスルー
ホールが形成される。その後、電気絶縁層７上には導体
層８が形成され、電気絶縁層７に形成されたスルーホー
ルを用いて導体層８は導体層６と電気的に接続される。
導体層８として、例えば、アルミ薄膜が用いられ、導体
層８は、電気絶縁層７上に渦巻き状に形成されており、
これによって、導体層８は同一平面上で渦巻きを描く形
状の平面コイルとして用いられる。
えば、ＳｉＯ2 薄膜）が形成され、電気絶縁層７の予め
定められた複数の位置において導体層６に達するスルー
ホールが形成される。その後、電気絶縁層７上には導体
層８が形成され、電気絶縁層７に形成されたスルーホー
ルを用いて導体層８は導体層６と電気的に接続される。
導体層８として、例えば、アルミ薄膜が用いられ、導体
層８は、電気絶縁層７上に渦巻き状に形成されており、
これによって、導体層８は同一平面上で渦巻きを描く形
状の平面コイルとして用いられる。
【００１７】導体層８上には電気絶縁層９（例えば、Ｓ
ｉＯ2 薄膜）が形成され、電気絶縁層９の予め定められ
た複数の位置において導体層８に達するスルーホールが
形成される（電気絶縁層７及び９は集合的に第２の絶縁
層と呼ばれる）。その後、電気絶縁層９上には導体層１
０が形成され、この導体層１０は電気絶縁層５に形成さ
れたスルーホール及び電気絶縁層９に形成されたスルー
ホールを用いてそれぞれ導体層４及び導体層８と電気的
に接続される。この結果、平面コイル状の導体層８はそ
の両端部がスルーホールによって導体層６又は導体１０
に電気的接続されることになる。なお、導体層１０とし
て、例えば、強磁性を備えるＦｅＳｉ合金薄膜が用いら
れる。そして、最後に、導体層１０上にはシリコン基板
１を除いて全体を包み込むようにして電気絶縁層１１が
形成される。この電気絶縁層１１は湿度の進入を防止す
るとともにハンドリングの際に加わる機械的応力に対す
る保護層として用いられる。このため、電気絶縁保護層
１０には、例えば、ＳｉＮ薄膜が用いられる。
ｉＯ2 薄膜）が形成され、電気絶縁層９の予め定められ
た複数の位置において導体層８に達するスルーホールが
形成される（電気絶縁層７及び９は集合的に第２の絶縁
層と呼ばれる）。その後、電気絶縁層９上には導体層１
０が形成され、この導体層１０は電気絶縁層５に形成さ
れたスルーホール及び電気絶縁層９に形成されたスルー
ホールを用いてそれぞれ導体層４及び導体層８と電気的
に接続される。この結果、平面コイル状の導体層８はそ
の両端部がスルーホールによって導体層６又は導体１０
に電気的接続されることになる。なお、導体層１０とし
て、例えば、強磁性を備えるＦｅＳｉ合金薄膜が用いら
れる。そして、最後に、導体層１０上にはシリコン基板
１を除いて全体を包み込むようにして電気絶縁層１１が
形成される。この電気絶縁層１１は湿度の進入を防止す
るとともにハンドリングの際に加わる機械的応力に対す
る保護層として用いられる。このため、電気絶縁保護層
１０には、例えば、ＳｉＮ薄膜が用いられる。
【００１８】上述の例では、導体層６及び導体層１０は
互いに対向する導体層面でコンデンサ（電気容量素子）
を形成しており、これによって、所望の電気容量値を得
ることができる。さらに、平面コイルを形成する導体層
８は、電気容量素子を形成する導体層６及び１０の間に
絶縁層７及び９を介して形成されていることがわかる。
互いに対向する導体層面でコンデンサ（電気容量素子）
を形成しており、これによって、所望の電気容量値を得
ることができる。さらに、平面コイルを形成する導体層
８は、電気容量素子を形成する導体層６及び１０の間に
絶縁層７及び９を介して形成されていることがわかる。
【００１９】このようにして、図１に示す集積半導体装
置では、その内部にコイル、コンデンサ、インタフェー
ス回路、及びメモリロジック回路が形成されることにな
る。
置では、その内部にコイル、コンデンサ、インタフェー
ス回路、及びメモリロジック回路が形成されることにな
る。
【００２０】図２を参照して、図１に示すようにして構
成された集積半導体装置１２は非接触ＩＣメモリ装置と
して用いられ、その内部にコイル１３、コンデンサ１
４、インターフェース回路部１５、及びメモリ・ロジッ
ク回路部１６を備えており、コイル１３及びコンデンサ
１４によってアンテナ装置が構成されている。装置外部
から輻射される電磁波のエネルギー１７をアンテナ装置
で受けると、インターフェース回路部１５は電磁波エネ
ルギーを半導体素子の駆動電圧に変換して、半導体素子
（つまり、メモリロジック部）を駆動させる。さらに、
このインターフェース回路部１５は受信電波信号を記憶
情報書き換え信号に変換し、記憶情報を電波信号に変換
する。一方、メモリ・ロジック回路部１６は情報の記録
及び信号処理を行う。
成された集積半導体装置１２は非接触ＩＣメモリ装置と
して用いられ、その内部にコイル１３、コンデンサ１
４、インターフェース回路部１５、及びメモリ・ロジッ
ク回路部１６を備えており、コイル１３及びコンデンサ
１４によってアンテナ装置が構成されている。装置外部
から輻射される電磁波のエネルギー１７をアンテナ装置
で受けると、インターフェース回路部１５は電磁波エネ
ルギーを半導体素子の駆動電圧に変換して、半導体素子
（つまり、メモリロジック部）を駆動させる。さらに、
このインターフェース回路部１５は受信電波信号を記憶
情報書き換え信号に変換し、記憶情報を電波信号に変換
する。一方、メモリ・ロジック回路部１６は情報の記録
及び信号処理を行う。
【００２１】図示の集積半導体装置１２ではその記録さ
れた情報を電波１８によって発信し、専用の送受信機１
９でこの電波を受けて記録情報を読み出す。一方、専用
の送受信機１９を用いて必要に応じてメモリ・ロジック
回路部１６に記録された記録情報を変更して書き換え
る。
れた情報を電波１８によって発信し、専用の送受信機１
９でこの電波を受けて記録情報を読み出す。一方、専用
の送受信機１９を用いて必要に応じてメモリ・ロジック
回路部１６に記録された記録情報を変更して書き換え
る。
【００２２】前述の図３に示す従来例と比較すると、図
１及び図２に示す例では、コイルとコンデンサとからな
るアンテナ装置が装置内部に内蔵集積化されており、こ
の結果、装置寸法が極めて小さくなる。加えて、アンテ
ナ装置の接続が不要であるから、接続部が断線する等の
不具合が発生することがなく、耐環境性等の信頼性が向
上する。
１及び図２に示す例では、コイルとコンデンサとからな
るアンテナ装置が装置内部に内蔵集積化されており、こ
の結果、装置寸法が極めて小さくなる。加えて、アンテ
ナ装置の接続が不要であるから、接続部が断線する等の
不具合が発生することがなく、耐環境性等の信頼性が向
上する。
【００２３】また、図示の例では、コンデンサが形成さ
れる絶縁層を平坦化処理しているので、高精度に所望の
電気容量を得ることができる。加えて、内部コンデンサ
と内部コイルとの接続部が少なく、内部コイルの所望の
インダクタンスを少ない巻き回数で得ることができ、そ
の結果、コイル部の抵抗分を低減し送受信アンテナの効
率を向上できる。
れる絶縁層を平坦化処理しているので、高精度に所望の
電気容量を得ることができる。加えて、内部コンデンサ
と内部コイルとの接続部が少なく、内部コイルの所望の
インダクタンスを少ない巻き回数で得ることができ、そ
の結果、コイル部の抵抗分を低減し送受信アンテナの効
率を向上できる。
【００２４】さらに、図示の例では、腐食し易い金属部
が全く外部に露出することがなく、その結果、耐腐食パ
ッケージ等による保護が不要となり、従来例と比較して
飛躍的に品質を高めることができる。
が全く外部に露出することがなく、その結果、耐腐食パ
ッケージ等による保護が不要となり、従来例と比較して
飛躍的に品質を高めることができる。
【００２５】なお、図示の例における構成材料は、単な
る一例であり、例えば、導体膜の材質の一例としてアル
ミを示したが、必要に応じて、不純物を含むシリコン、
銅、金、鉄、あるいは種々の合金などを用いてもよい。
る一例であり、例えば、導体膜の材質の一例としてアル
ミを示したが、必要に応じて、不純物を含むシリコン、
銅、金、鉄、あるいは種々の合金などを用いてもよい。
【００２６】
【発明の効果】以上説明したように、本発明では、非接
触型ＩＣメモリ装置として用いられる集積半導体装置を
小型で低コストにしかも高精度にできるばかりでなく、
品質を極めて高くできるという効果がある。
触型ＩＣメモリ装置として用いられる集積半導体装置を
小型で低コストにしかも高精度にできるばかりでなく、
品質を極めて高くできるという効果がある。
【図１】本発明による集積半導体装置の一例を模式的に
示す断面図である。
示す断面図である。
【図２】図１に示す集積半導体装置の電気回路要素を模
式的に示す図である。
式的に示す図である。
【図３】従来の非接触ＩＣメモリ装置の電気回路要素を
模式的に示す図である。
模式的に示す図である。
１ シリコン基板 ２ ＭＯＳトランジスタ ３，５，７，９ 電気絶縁層 ４，６，８，１０ 導体層 １１ 電気絶縁保護層 １２，２０ 集積半導体装置 １３，２１ コイル １４，２２ 電気容量素子（コンデンサ） １５ インターフェース回路部 １６ メモリ・ロジック回路部 １７ 電磁波エネルギー １８ 記憶情報電波信号 １９ 記憶情報読み書き用送受信機
Claims (8)
- 【請求項１】 基板上に形成され情報を記録するメモリ
部を有し、該メモリ部が非接触でアクセスされる集積半
導体装置において、前記基板上には電気容量素子及びコ
イル素子を備えるアンテナ部が形成されており、該アン
テナ部を介して前記メモリが非接触でアクセスされるよ
うにしたことを特徴とする集積半導体装置。 - 【請求項２】 請求項１に記載された集積半導体装置に
おいて、前記基板上に前記メモリ部が形成され、前記電
気容量素子は前記メモリ部の上方に形成されていること
を特徴とする集積半導体装置。 - 【請求項３】 請求項２に記載された集積半導体装置に
おいて、前記電気容量素子と前記メモリ部との間には第
１の絶縁層が配置されており、前記電気容量素子はスル
ーホールを介して前記メモリ部に結合されていることを
特徴とする集積半導体装置。 - 【請求項４】 請求項３に記載された集積半導体装置に
おいて、前記第１の絶縁層は絶縁樹脂層、ケイ素酸素化
合物絶縁層、ケイ素窒素化合物絶縁層、及びケイ素酸素
窒素化合物絶縁層のいずれか一つであり、前記第１の絶
縁層は前記電気容量素子側の面が平坦化処理されている
ことを特徴とする集積半導体装置。 - 【請求項５】 請求項１乃至４のいずれか一つに記載さ
れた集積半導体装置において、前記電気容量素子はそれ
ぞれ電極層として用いられる第１及び第２の導体層を備
えており、前記コイル素子は前記第１及び前記第２の導
体層間に配設され前記第１及び前記第２の導体層に電気
的に接続された平面コイルであることを特徴とする集積
半導体装置。 - 【請求項６】 請求項５に記載された集積半導体装置に
おいて、前記第１及び前記第２の導体層の少なくとも一
つは電気伝導性を有する強磁性体で形成されていること
を特徴とする集積半導体装置。 - 【請求項７】 請求項５に記載された集積半導体装置に
おいて、前記コイル素子と前記第１及び前記第２の導体
層との間には第２の絶縁層が配置されており、前記コイ
ル素子の巻き始め端及び巻き終り端はスルーホールを介
してそれぞれ前記第１及び前記第２の導体層に電気的に
接続されていることを特徴とする集積半導体装置。 - 【請求項８】 請求項１乃至７のいずれか一つに記載さ
れた集積半導体装置において、前記基板を除いて他の部
分が絶縁保護層で封止されていることを特徴とする集積
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28116699A JP2001101368A (ja) | 1999-10-01 | 1999-10-01 | 集積半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28116699A JP2001101368A (ja) | 1999-10-01 | 1999-10-01 | 集積半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001101368A true JP2001101368A (ja) | 2001-04-13 |
Family
ID=17635280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28116699A Withdrawn JP2001101368A (ja) | 1999-10-01 | 1999-10-01 | 集積半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001101368A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007288175A (ja) * | 2006-03-21 | 2007-11-01 | Semiconductor Energy Lab Co Ltd | 不揮発性半導体記憶装置 |
| JP2007294910A (ja) * | 2006-03-31 | 2007-11-08 | Semiconductor Energy Lab Co Ltd | 不揮発性半導体記憶装置 |
| JP2007294911A (ja) * | 2006-03-31 | 2007-11-08 | Semiconductor Energy Lab Co Ltd | 不揮発性半導体記憶装置 |
| US7956352B2 (en) * | 2005-03-25 | 2011-06-07 | Semiconductor Energy Laboratory Co., Ltd. | Memory element comprising an organic compound and an insulator |
| US20120193694A1 (en) * | 2005-03-08 | 2012-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Wireless chip and electronic appliance having the same |
| US8288197B2 (en) | 2005-04-27 | 2012-10-16 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device including a memory device comprising an insulator mixture region in a conductive layer |
| US8421061B2 (en) | 2006-03-10 | 2013-04-16 | Semiconductor Energy Laboratory Co., Ltd. | Memory element and semiconductor device including the memory element |
| US8772917B2 (en) | 2006-02-10 | 2014-07-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having an antenna |
| KR101440928B1 (ko) * | 2006-03-21 | 2014-09-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 불휘발성 반도체 기억장치 |
-
1999
- 1999-10-01 JP JP28116699A patent/JP2001101368A/ja not_active Withdrawn
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120193694A1 (en) * | 2005-03-08 | 2012-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Wireless chip and electronic appliance having the same |
| US8455954B2 (en) * | 2005-03-08 | 2013-06-04 | Semiconductor Energy Laboratory Co., Ltd. | Wireless chip and electronic appliance having the same |
| US8399881B2 (en) | 2005-03-25 | 2013-03-19 | Semiconductor Energy Laboratory Co., Ltd. | Memory element, memory device, and semiconductor device |
| US7956352B2 (en) * | 2005-03-25 | 2011-06-07 | Semiconductor Energy Laboratory Co., Ltd. | Memory element comprising an organic compound and an insulator |
| US8288197B2 (en) | 2005-04-27 | 2012-10-16 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device including a memory device comprising an insulator mixture region in a conductive layer |
| US8772917B2 (en) | 2006-02-10 | 2014-07-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having an antenna |
| US9437777B2 (en) | 2006-02-10 | 2016-09-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with antenna and light-emitting element |
| US9768210B2 (en) | 2006-02-10 | 2017-09-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having antenna and sensor elements |
| US8421061B2 (en) | 2006-03-10 | 2013-04-16 | Semiconductor Energy Laboratory Co., Ltd. | Memory element and semiconductor device including the memory element |
| JP2007288175A (ja) * | 2006-03-21 | 2007-11-01 | Semiconductor Energy Lab Co Ltd | 不揮発性半導体記憶装置 |
| KR101440928B1 (ko) * | 2006-03-21 | 2014-09-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 불휘발성 반도체 기억장치 |
| JP2007294911A (ja) * | 2006-03-31 | 2007-11-08 | Semiconductor Energy Lab Co Ltd | 不揮発性半導体記憶装置 |
| JP2007294910A (ja) * | 2006-03-31 | 2007-11-08 | Semiconductor Energy Lab Co Ltd | 不揮発性半導体記憶装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7868462B2 (en) | Semiconductor package including transformer or antenna | |
| CN1255760C (zh) | 具有禁用装置的非接触集成电路卡 | |
| JP3907461B2 (ja) | 半導体モジュールの製造方法 | |
| US6666380B1 (en) | Non-contact IC card and IC card communication system | |
| US7859383B2 (en) | Spiral inductor with multi-trace structure | |
| US6161761A (en) | Card assembly having a loop antenna formed of a bare conductor and method for manufacturing the card assembly | |
| JP6386005B2 (ja) | 誘電体スタック、アイソレータ装置、およびアイソレータ装置を形成する方法 | |
| US7834418B2 (en) | Semiconductor device | |
| US7524753B2 (en) | Semiconductor device having through electrode and method of manufacturing the same | |
| JPH11509024A (ja) | カードまたはラベル用の非接触電子モジュール | |
| KR20120133057A (ko) | 반도체 패키지 및 그 제조방법 | |
| US8207606B2 (en) | Semiconductor device | |
| JP2001101368A (ja) | 集積半導体装置 | |
| TW200910556A (en) | Method for connecting an electronic chip to a radiofrequency identification device | |
| JP4141857B2 (ja) | 半導体装置 | |
| US8739402B2 (en) | Method of manufacture of IC contactless communication devices | |
| JP2007067057A (ja) | 半導体装置およびその製造方法 | |
| US20070217174A1 (en) | Wafer level packaging structure with inductors and manufacture method thereof | |
| US6525385B2 (en) | Semiconductor device with inductance element | |
| CN110689105A (zh) | 超薄rfid智能卡封装方法 | |
| JPH1111058A (ja) | Ｉｃモジュールおよびこれを用いたｉｃカード | |
| KR100243376B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JPWO1999062026A1 (ja) | Ｉｃカード及びｉｃカード用平面コイル | |
| JP2004063824A (ja) | 半導体装置及びその製造方法 | |
| JP3017819B2 (ja) | Ｉｃカード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20061205 |