TWI405321B - 三維多層堆疊半導體結構及其製造方法 - Google Patents

Description

三維多層堆疊半導體結構及其製造方法

本發明係有關於一種三維多層堆疊半導體結構及其製造方法，尤其是有關於一種利用貼合與薄化製程技術，先進行不同元件之三維結構堆疊，再利用蝕刻特性與穿透孔洞的整合設計完成三維堆疊元件間訊號的傳輸，而形成之三維多層堆疊半導體結構及其製造方法。

電子產品朝向輕薄短小、高效能發展，高度系統整合與無線化將無可避免。三維積體電路(3D IC)為晶片三維堆疊整合模式，不僅可縮短金屬導線長度及連線電阻，更能減少晶片面積，具體積小、整合度高、耗電量低、成本低等特性，被認為是下世代半導體新技術。三維多層堆疊對於元件間內部電路之電性接觸可靠度具有高度要求，以確保整合系統運作正常。

三維積體電路最大特點在於讓不同功能性質，甚至不同晶圓晶片，以最適合的製程分別製造後，再利用矽穿孔(through-silicon via，TSV)技術進行三維堆疊整合，縮短導線長度與晶片面積。

美國專利第6,410,431號揭露一種三維積體電路技術，其將多步驟銅對銅貼合(Cu to Cu bonding)應用在三維晶片堆疊技術上，如圖一所示。在圖一中，一介電層114(例如，氮化矽(SiN))係沉積於一氧化矽(SiO)層111、一氮化矽層112、一氮化矽層113等介電層上，以作為一障礙層。接著，使用蝕刻技術以將接觸墊12曝露出來。以沉積方式形成一第一犧牲絕緣層13以定義最小連接體10B之高度。在第一犧牲絕緣層13內以蝕刻技術形成穿透孔洞131，並且以銅132填滿該穿透孔洞131。將第一犧牲絕緣層13以化學機械研磨(CMP)進行平坦化之後，沉積一第二犧牲絕緣層14於其上方，並在該第二犧牲絕緣層14內形成一第一焊接層141。接著，沉積一第三犧牲絕緣層15，再該第三犧牲絕緣層15中以蝕刻方式形成穿透孔洞151，以銅152填滿該穿透孔洞151，沉積一第四犧牲絕緣層16，並且在該第四犧牲絕緣層16內形成一第二焊接層161，以形成一較高的第二連接體10A。最後再以介電層14或13作為蝕刻終止層，以將所有犧牲絕緣層移除。

美國專利第7,081,408號揭露一種製造三維積體電路之錐狀穿透孔洞之方法，其以兩次光罩定義圖形，經蝕刻後可以將介電層定義出深淺不同的尺寸與開口，如圖二A與圖二B所示的實施例。在一實施例中，如圖二A所示，第一光阻層210係以顯影方式形成一第一開口215，其具有第一直徑216與第一錐狀邊緣217。第二光阻層220係以顯影方式形成一第二開口225，其具有第二直徑226與第二錐狀邊緣227。其中，第一開口215之第一直徑216係小於第二開口225之第二直徑226，且第一開口215之第一錐狀邊緣217係包圍在第二開口225之第二錐狀邊緣227內。在另一實施例中，如圖二B所示，穿透孔洞230係形成於晶圓205內並且延伸到互連結構260之導體265。穿透孔洞230包括一下部區域239a與一上部區域239b，該兩者之間係間隔著一個過度區239t。下部區域239a之形狀可以藉由第一光阻層210中第一開口215之第一錐狀邊緣217來定義，上部區域239b之形狀可以藉由第二光阻層220中第二開口225之第二錐狀邊緣227來定義。

美國專利申請案第2008/0079121號揭露一種矽穿孔及其形成方法，其以高分子材料作為絕緣層，以間隔層蝕刻(spacer etching)製造出矽穿孔(TSV)，如圖三A至圖三F所示。在圖三A中，在一晶圓310上形成一光阻層315，該晶圓可用來製造具有穿透孔洞或矽穿孔形成區域之半導體晶片。藉由曝光與顯影技術，可在光阻層315中形成第一光阻圖案320，以曝露每一晶片上之矽穿孔形成區域328。使用第一光阻圖案320作為一蝕刻罩幕，以對矽穿孔形成區域328進行蝕刻，可形成凹孔330。在圖三B中，在使用第一光阻圖案320作為蝕刻罩幕後，可使用電漿蝕刻等習知技術將第一光阻圖案320移除。接著，以液態高分子材料340塗佈於該晶圓310以填滿凹孔330，以作為形成絕緣層340a之材料。接著，如圖三B所示，藉由圖案化晶圓310中的凹孔330內之液態高分子材料340，可形成一高分子絕緣層340a，亦即晶圓310中的每一凹孔330內之側壁341表面上所殘留者。在圖三D中，於晶圓310上沉積一薄膜種子金屬層350，以覆蓋每一凹孔330內之側壁341。之後，再形成一用來定義金屬層形成區域之第二光阻圖案360於該種子金屬層350上，以曝露出凹孔330與其周圍區域。接著，在圖三E中，以電鍍等方式形成一金屬層370於該種子金屬層350上。接著，第二光阻圖案360與種子金屬層350依序被移除，如圖三F所示。最後，再將晶圓310背面磨薄，即可形成一矽穿孔。

然而，習知三維積體電路製造技術中，需要許多銅對銅貼合步驟，容易在互連電路中產生對準誤差等相關可靠度的問題，並且由於製程溫度較高，影響整體之製程良率。

因此，本發明提出一種三維多層堆疊半導體結構及其製造方法，藉由良好之矽穿孔設計，降低晶圓貼合過程中的對準誤差，以增加良率及可靠度。

本發明提供一種三維多層堆疊半導體結構及其製造方法，除了使用金屬貼合技術(如銅對銅貼合技術)外，可直接以介電質材料或高分子接合劑進行晶圓貼合，可解決與互連電路中產生對準誤差等相關可靠度的問題。

本發明提供一種三維多層堆疊半導體結構及其製造方法，除了使用金屬貼合技術(如銅對銅貼合技術)外，可直接以介電質材料或高分子接合劑進行晶圓貼合，可有效降低整體製程溫度，以提升整體之製程良率。

在一具體實施例中，本發明提供一種製造三維多層堆疊半導體結構之方法，包括以下步驟：提供一第一晶圓，其一面上方形成有一第一電路層；將該第一電路層與一載板貼合；將該第一晶圓進行一第一薄化製程；形成一第一罩幕於該薄化之第一晶圓另一面上；提供一第二晶圓，其一面上方形成有一第二電路層；將該第二電路層與該第一罩幕貼合；以及形成至少一穿透孔洞，其係填滿一導體，以電性連接該第一電路層之一第一連接墊以及該第二電路層之一第二連接墊。

在另一具體實施例中，本發明提供一種製造三維多層堆疊半導體結構之方法，包括以下步驟：提供一第一晶圓，其一面上方形成有一第一電路層；將該第一電路層與一載板貼合；將該第一晶圓進行一第一薄化製程；形成一第一罩幕於該薄化之第一晶圓另一面上；提供一第二晶圓，其一面上方形成有一第二電路層；將該第二電路層與該第一罩幕貼合；將該第二晶圓進行一第二薄化製程；形成一第二罩幕於該薄化之第二晶圓另一面上；提供一第三晶圓，其一面上方形成有一第三電路層；將該第三電路層與該第二罩幕貼合；以及形成至少一第一穿透孔洞，其係填滿一導體，以電性連接該第一電路層之一第一連接墊以及該第三電路層之一第三連接墊，以及至少一第二穿透孔洞，其係填滿該導體，以電性連接該第一電路層之該第一連接墊以及該第二電路層之一第二連接墊。在另一具體實施例中，本發明提供一種三維多層堆疊半導體結構，包括：一第一晶圓，其上方形成有一第一電路層；一第一罩幕，其形成於該第一晶圓下方；一第二晶圓，其上方形成有一第二電路層，該第二電路層係與該第一罩幕相貼合；以及至少一穿透孔洞，其係填滿一導體，以其電性連接該第一電路層之一第一連接墊以及該第二電路層之一第二連接墊。

在另一具體實施例中，本發明提供一種三維多層堆疊半導體結構，包括：一第一晶圓，其上方形成有一第一電路層；一第一罩幕，其形成於該第一晶圓下方；一第二晶圓，其上方形成有一第二電路層，該第二電路層係與該第一罩幕相貼合；一第二罩幕，其形成於該第二晶圓下方；一第三晶圓，其上方形成有一第三電路層，該第三電路層係與該第二罩幕相貼合；以及至少一第一穿透孔洞，其電性連接該第一電路層之一第一連接墊以及該第三電路層之一第三連接墊，以及至少一第二穿透孔洞，其電性連接該第一電路層之該第一連接墊以及該第二電路層之一第二連接墊。

為使　貴審查委員能對本發明之特徵及功能有更進一步的認知與瞭解，茲配合圖式詳細說明如後。

在本發明中，係提供一種三維多層堆疊半導體結構及其製造方法，除了使用金屬貼合技術(如銅對銅貼合技術)外，可直接以介電質材料或高分子接合劑進行晶圓貼合，可解決互連電路中產生對準誤差等相關可靠度的問題，並且有效降低整體製程溫度，以提升整體之製程良率。

本發明將藉由，而不局限於，以下實施例來說明本發明之精神與要義。

圖四A至圖四I係為本發明具體實施例之製造三維多層堆疊半導體結構之方法的橫截面示意圖。在四A中，首先提供一第一晶圓411，其上方形成有一第一電路層412。接著，如四B所示，將該第一電路層412與一載板401貼合。在四C中，將該第一晶圓411進行一第一薄化製程。接著，如四D所示，形成一第一罩幕403於該薄化之第一晶圓411上。在四E中，提供一第二晶圓421，其上方形成有一第二電路層422。該第二電路層422係與該第一罩幕403貼合。接著，如四F所示，將該第二晶圓421進行一第二薄化製程，並且形成一第二罩幕405於該薄化之第二晶圓421上。在圖四G中，提供一第三晶圓431，其上方形成有一第三電路層432。該第三電路層432係與該第二罩幕405貼合。在圖四H中，移除該載板401。最後，形成至少一第一穿透孔洞44，其係填滿一導體50，以電性連接該第一電路層412之一第一連接墊413以及該第三電路層432之一第三連接墊433，以及至少一第二穿透孔洞45，其係填滿該導體50，以電性連接該第一電路層412之該第一連接墊413以及該第二電路層422之一第二連接墊423。

在本具體實施例中，該第一晶圓411、第二晶圓421與第三晶圓431可為各種半導體材料，諸如矽、砷化鎵、氮化鎵、磷化銦、藍寶石、玻璃等。然而，具本技術領域之一般技藝者當可明白，本發明並不限於上述之材料，任何可以應用在半導體產業之晶圓均可使用。

在本具體實施例中，該第一薄化製程與該第二薄化製程係分別以研磨或蝕刻進行，例如機械研磨、化學機械研磨、濕式蝕刻或乾式蝕刻。然而，具本技術領域之一般技藝者當可明白，本發明並不限於上述之方法，任何在半導體產業中常見之研磨或蝕刻技術均可使用。

在本具體實施例中，該第一罩幕403與該第二罩幕405係可形成無圖案結構，亦可定義圖案使用之。

在本具體實施例中，該第一罩幕403與該第二罩幕405係分別為一高分子罩幕或附有黏著劑之一固態罩幕。該固態罩幕可包括氧化物、氮化物或其混合物。然而，具本技術領域之一般技藝者當可明白，本發明並不限於上述之材料。

圖五係為本發明具體實施例之製造三維多層堆疊半導體結構之方法的上視圖。很明顯地，利用本發明可以整合不同功能之晶片於同一電路板上，大幅提高三維積體電路之使用上的擴充性。

圖六A至圖六I係為本發明具體實施例之製造三維多層堆疊半導體結構之方法中形成穿透孔洞之步驟的橫截面示意圖。首先，在圖六A中，提供一蓋層47於該第一電路層412上，並且形成一第一圖案化光阻層48於該蓋層47上，該第一圖案化光阻層48具有一第一開口44，以曝露該蓋層47。接著，在圖六B中，移除該第一開口44內之該蓋層47以及該第一電路層412，以曝露該第一晶圓411。接著，移除該第一圖案化光阻層48，並且形成一第二圖案化光阻層49於該蓋層47上，如圖6C所示。其中，該第二圖案化光阻層49具有一第二開口44以及一第三開口45，其中該第二圖案化光阻層49之該第二開口44係與該第一圖案化光阻層48之該第一開口44對準，以進一步移除該第二開口44內之該蓋層47與該第一電路層412，以曝露該第一晶圓411，該第二圖案化光阻層49之該第三開口45係曝露該蓋層47。在圖6D中，移除該第二開口44內之該第一晶圓411，以曝露該第一罩幕403。如圖6E所示，移除該第二開口44內之該第一罩幕403以及該第二電路層422，以曝露該第二晶圓421，並且移除該第三開口45內之該蓋層47以及該第一電路層412，以曝露該第一晶圓411。接著，在圖6F中，移除該第二開口44內之該第二晶圓421，以曝露該第二罩幕405，並且移除該第三開口45內之該第一晶圓411，以曝露該第一罩幕403。在圖6G中，移除該第二開口44內之該第二罩幕405，以曝露該第三電路層432上之該第三連接墊433，並且移除該第三開口45內之該第一罩幕403，以曝露該第二電路層422上之該第二連接墊423。接著，在圖6H中，形成一絕緣層，並且對該絕緣層進行回蝕，以在該第二開口44之側壁表面形成一第一間隔層440以及在該第三開口45之側壁表面形成一第二間隔層450。最後，形成一導體50，其填入該第二開口44，以電性連接該第一電路層412之一第一連接墊413以及該第三電路層432之一第三連接墊433，以及該第三開口45，以電性連接該第一電路層412之該第一連接墊413以及該第二電路層422之該第二連接墊423，如圖六I所示。在本具體實施例中，該第一晶圓411、第二晶圓421與第三晶圓431可為各種半導體材料，諸如矽、砷化鎵、氮化鎵、磷化銦、藍寶石、玻璃等。然而，具本技術領域之一般技藝者當可明白，本發明並不限於上述之材料，任何可以應用在半導體產業之晶圓均可使用。

在本具體實施例中，該第一薄化製程與該第二薄化製程係分別以研磨或蝕刻進行，例如機械研磨、化學機械研磨、濕式蝕刻或乾式蝕刻。然而，具本技術領域之一般技藝者當可明白，本發明並不限於上述之方法，任何在半導體產業中常見之研磨或蝕刻技術均可使用。

在本具體實施例中，該第一罩幕403與該第二罩幕405係可形成無圖案結構，亦可定義圖案使用之。

在本具體實施例中，該第一罩幕403與該第二罩幕405係分別為一高分子罩幕或附有黏著劑之一固態罩幕。該固態罩幕可包括氧化物、氮化物或其混合物。然而，具本技術領域之一般技藝者當可明白，本發明並不限於上述之材料。

在本具體實施例中，該蓋層47係包括氧化物、氮化物或其混合物。用來形成間隔層440、450之絕緣層係包括高分子、氧化物、氮化物或其混合物。

然而，雖然圖四A至圖四I、圖五以及圖六A至圖六I所示均為三層晶片之結構。本發明之原理亦可使用於其他晶片數目之三維多層堆疊。例如，當步驟從圖四A進行到圖四E之時，即可直接移除該載板401，並且形成至少一穿透孔洞，其填滿一導體，以電性連接該第一電路層412之一第一連接墊413以及該第二電路層422之一第二連接墊423。同理，其他晶片數目之三維多層堆疊亦可以本發明所揭之方法實現。具本技術領域之一般技藝者當可明白，本發明並不限於晶片之數目。

另外，在本發明中，在圖四H之步驟亦可省略，也就是該載板401並不需移除，可以直接用來取代在圖六A之步驟中所提供之蓋層47。因此，具本技術領域之一般技藝者當可明白，本發明並不限於上述實施例之變化。

綜上所述，當知本發明提供一種三維多層堆疊半導體結構及其製造方法，除了使用金屬貼合技術(如銅對銅貼合技術)外，可直接以介電質材料或高分子接合劑進行晶圓貼合，可解決互連電路中產生對準誤差等相關可靠度的問題，並且有效降低整體製程溫度，以提升整體之製程良率。故本發明實為一富有新穎性、進步性，及可供產業利用功效者，應符合專利申請要件無疑，爰依法提請發明專利申請，懇請　貴審查委員早日賜予本發明專利，實感德便。

惟以上所述者，僅為本發明之較佳實施例而已，並非用來限定本發明實施之範圍，即凡依本發明申請專利範圍所述之形狀、構造、特徵、精神及方法所為之均等變化與修飾，均應包括於本發明之申請專利範圍內。

10A．．．連接體

10B．．．連接體

111．．．氧化矽層

112．．．氮化矽層

113．．．氮化矽層

114．．．介電層

12．．．接觸墊

13．．．第一犧牲絕緣層

131．．．穿透孔洞

132．．．銅

14．．．第二犧牲絕緣層

141．．．第一焊接層

15．．．第三犧牲絕緣層

151．．．穿透孔洞

152．．．銅

16．．．第四犧牲絕緣層

161．．．第二焊接層

162．．．銅

205．．．晶圓

210．．．第一光阻層

215．．．第一開口

216．．．第一直徑

217．．．第一錐狀邊緣

220．．．第二光阻層

225．．．第二開口

226．．．第二直徑

227．．．第二錐狀邊緣

230．．．穿透孔洞

239a．．．下部區域

239b．．．上部區域

239t．．．過度區

260．．．互連結構

265．．．導體

310．．．晶圓

315．．．光阻層

320．．．第一光阻圖案

328．．．矽穿孔形成區域

330．．．凹孔

340．．．液態高分子材料

340a．．．絕緣層

341．．．側壁

350．．．薄膜種子金屬層

360．．．第二光阻圖案

370．．．金屬層

401．．．載板

403．．．第一罩幕

405．．．第二罩幕

411．．．第一晶圓

412．．．第一電路

413．．．第一連接墊

421．．．第二晶圓

422．．．第二電路

423．．．第二連接墊

431．．．第三晶圓

432．．．第三電路

433．．．第三連接墊

44．．．第一穿透孔洞

440．．．第一間隔層

45．．．第二穿透孔洞

450．．．第二間隔層

47．．．蓋層

48．．．第一圖案化光阻層

49．．．第二圖案化光阻層

50．．．導體

圖一係為美國專利第6,410,431號之一種三維積體電路技術之實施例的橫截面示意圖；

圖二A與圖二B係為美國專利第7,081,408號之一種製造三維積體電路之錐狀穿透孔洞之方法的實施例；

圖三A至圖三F係為美國專利申請案第2008/0079121號揭露一種矽穿孔及其形成方法的橫截面示意圖；

圖四A至圖四I係為本發明具體實施例之製造三維多層堆疊半導體結構之方法的橫截面示意圖；

圖五係為本發明具體實施例之製造三維多層堆疊半導體結構之方法的上視圖；以及

圖六A至圖六I係為本發明具體實施例之製造三維多層堆疊半導體結構之方法中形成穿透孔洞之步驟的橫截面示意圖。

403．．．第一罩幕

405．．．第二罩幕

411．．．第一晶圓

412．．．第一電路

413．．．第一連接墊

421．．．第二晶圓

422．．．第二電路

423．．．第二連接墊

431．．．第三晶圓

432．．．第三電路

433．．．第三連接墊

44．．．第一穿透孔洞

440．．．第一間隔層

45．．．第二穿透孔洞

450．．．第二間隔層

50．．．導體

Claims (16)

1. 一種製造三維多層堆疊半導體結構之方法，包括以下步驟：提供一第一晶圓，其一面上方形成有一第一電路層；將該第一電路層與一載板貼合；將該第一晶圓進行一第一薄化製程；形成一第一罩幕於該薄化之第一晶圓另一面上；提供一第二晶圓，其一面上方形成有一第二電路層；將該第二電路層與該第一罩幕貼合；以及形成至少一穿透孔洞，其係填滿一導體，以電性連接該第一電路層之一第一連接墊以及該第二電路層之一第二連接墊；其中，該形成至少一穿透孔洞之步驟更包括：移除該載板；提供一蓋層於該第一電路層上；形成一圖案化光阻層於該蓋層上，該圖案化光阻層具有一開口，以曝露該蓋層；移除該開口內之該蓋層與該第一電路層；移除該開口內之該第一晶圓，以曝露該第一罩幕；移除該圖案化光阻層以及該蓋層，並且移除該開口內之該第一罩幕，以曝露該第一電路層之該第一連接墊以及該第二電路層之該第二連接墊；形成一絕緣層，並且對該絕緣層進行回蝕，以在該開口之側壁表面形成一間隔層；以及形成該導體，其填入該開口，使該第一電路層之該第 一連接墊以及該第二電路層之該第二連接墊電性連接。
2. 如申請專利範圍第1項所述之製造三維多層堆疊半導體結構之方法，其中該第一罩幕係為一高分子罩幕或附有黏著劑之一固態罩幕。
3. 如申請專利範圍第1項所述之製造三維多層堆疊半導體結構之方法，其中該蓋層係包括高分子、氧化物、氮化物或其混合物。
4. 如申請專利範圍第1項所述之製造三維多層堆疊半導體結構之方法，其中該絕緣層係包括高分子、氧化物、氮化物或其混合物。
5. 一種製造三維多層堆疊半導體結構之方法，包括以下步驟：提供一第一晶圓，其一面上方形成有一第一電路層；將該第一電路層與一載板貼合；將該第一晶圓進行一第一薄化製程；形成一第一罩幕於該薄化之第一晶圓另一面上；提供一第二晶圓，其一面上方形成有一第二電路層；將該第二電路層與該第一罩幕貼合；以及形成至少一穿透孔洞，其係填滿一導體，以電性連接該第一電路層之一第一連接墊以及該第二電路層之一第二連接墊；其中，該形成至少一穿透孔洞之步驟更包括：形成一圖案化光阻層於該載板上，該圖案化光阻層具有一開口，以曝露該載板； 移除該開口內之該載板與該第一電路層；移除該開口內之該第一晶圓，以曝露該第一罩幕；移除該圖案化光阻層以及該載板，並且移除該開口內之該第一罩幕與該，以曝露該第一電路層之該第一連接墊以及該第二電路層之該第二連接墊；形成一絕緣層，並且對該絕緣層進行回蝕，以在該開口之側壁表面形成一間隔層；以及形成該導體，其填入該開口，使該第一電路層之該第一連接墊以及該第二電路層之該第二連接墊電性連接。
6. 如申請專利範圍第5項所述之製造三維多層堆疊半導體結構之方法，其中該第一罩幕係為一高分子罩幕或附有黏著劑之一固態罩幕。
7. 如申請專利範圍第5項所述之製造三維多層堆疊半導體結構之方法，其中該載板係包括高分子、氧化物、氮化物或其混合物。
8. 如申請專利範圍第5項所述之製造三維多層堆疊半導體結構之方法，其中該絕緣層係包括高分子、氧化物、氮化物或其混合物。
9. 一種製造三維多層堆疊半導體結構之方法，包括以下步驟：提供一第一晶圓，其一面上方形成有一第一電路層；將該第一電路層與一載板貼合；將該第一晶圓進行一第一薄化製程；形成一第一罩幕於該薄化之第一晶圓另一面上； 提供一第二晶圓，其一面上方形成有一第二電路層；將該第二電路層與該第一罩幕貼合；將該第二晶圓進行一第二薄化製程；形成一第二罩幕於該薄化之第二晶圓另一面上；提供一第三晶圓，其一面上方形成有一第三電路層；將該第三電路層與該第二罩幕貼合；以及形成至少一第一穿透孔洞，其係填滿一導體，以電性連接該第一電路層之一第一連接墊以及該第三電路層之一第三連接墊，以及至少一第二穿透孔洞，其係填滿該導體，以電性連接該第一電路層之該第一連接墊以及該第二電路層之一第二連接墊；其中該形成至少一第一穿透孔洞與一第二穿透孔洞之步驟更包括：移除該載板；提供一蓋層於該第一電路層上；形成一第一圖案化光阻層於該蓋層上，該第一圖案化光阻層具有一第一開口，以曝露該蓋層；移除該第一開口內之該蓋層以及該第一電路層，以曝露該第一晶圓；移除該第一圖案化光阻層並且形成一第二圖案化光阻層於該蓋層上，該第二圖案化光阻層具有一第二開口以及一第三開口，其中該第二圖案化光阻層之該第二開口係與該第一圖案化光阻層之該第一開口對準，以進一步移除該第二開口內之該蓋層與該第一電路層，以曝露該第一晶圓，該第二圖案化光 阻層之該第三開口係曝露該蓋層；移除該第二開口內之該第一晶圓，以曝露該第一罩幕；移除該第二開口內之該第一罩幕以及該第二電路層，以曝露該第二晶圓，並且移除該第三開口內之該蓋層以及該第一電路層，以曝露該第一晶圓；移除該第二開口內之該第二晶圓，以曝露該第二罩幕，並且移除該第三開口內之該第一晶圓，以曝露該第一罩幕；移除該第二開口內之該第二罩幕，以曝露該第三電路層上之該第三連接墊，並且移除該第三開口內之該第一罩幕，以曝露該第二電路層上之該第二連接墊；形成一絕緣層，並且對該絕緣層進行回蝕，以在該第二開口之側壁表面形成一第一間隔層以及在該第三開口之側壁表面形成一第二間隔層；以及形成該導體，其填入該第二開口，以電性連接該第一電路層之一第一連接墊以及該第三電路層之一第三連接墊，以及該第三開口，以電性連接該第一電路層之該第一連接墊以及該第二電路層之該第二連接墊。
10. 如申請專利範圍第9項所述之製造三維多層堆疊半導體結構之方法，其中該第一罩幕與該第二罩幕係分別為一高分子罩幕或附有黏著劑之一固態罩幕。
11. 如申請專利範圍第9項所述之製造三維多層堆疊半導 體結構之方法，其中該蓋層係包括高分子、氧化物、氮化物或其混合物。
12. 如申請專利範圍第9項所述之製造三維多層堆疊半導體結構之方法，其中該絕緣層係包括高分子、氧化物、氮化物或其混合物。
13. 一種製造三維多層堆疊半導體結構之方法，包括以下步驟：提供一第一晶圓，其一面上方形成有一第一電路層；將該第一電路層與一載板貼合；將該第一晶圓進行一第一薄化製程；形成一第一罩幕於該薄化之第一晶圓另一面上；提供一第二晶圓，其一面上方形成有一第二電路層；將該第二電路層與該第一罩幕貼合；將該第二晶圓進行一第二薄化製程；形成一第二罩幕於該薄化之第二晶圓另一面上；提供一第三晶圓，其一面上方形成有一第三電路層；將該第三電路層與該第二罩幕貼合；以及形成至少一第一穿透孔洞，其係填滿一導體，以電性連接該第一電路層之一第一連接墊以及該第三電路層之一第三連接墊，以及至少一第二穿透孔洞，其係填滿該導體，以電性連接該第一電路層之該第一連接墊以及該第二電路層之一第二連接墊；其中，該形成至少一第一穿透孔洞與一第二穿透孔洞之步驟更包括：形成一第一圖案化光阻層於該載板上，該第一圖案化 光阻層具有一第一開口，以曝露該載板；移除該第一開口內之該載板以及該第一電路層，以曝露該第一晶圓；移除該第一圖案化光阻層並且形成一第二圖案化光阻層於該載板上，該第二圖案化光阻層具有一第二開口以及一第三開口，其中該第二圖案化光阻層之該第二開口係與該第一圖案化光阻層之該第一開口對準，以進一步移除該第二開口內之該載板與該第一電路層，以曝露該第一晶圓，該第二圖案化光阻層之該第三開口係曝露該載板；移除該第二開口內之該第一晶圓，以曝露該第一罩幕；移除該第二開口內之該第一罩幕以及該第二電路層，以曝露該第二晶圓，並且移除該第三開口內之該載板以及該第一電路層，以曝露該第一晶圓；移除該第二開口內之該第二晶圓，以曝露該第二罩幕，並且移除該第三開口內之該第一晶圓，以曝露該第一罩幕；移除該第二開口內之該第二罩幕，以曝露該第三電路層上之該第三連接墊，並且移除該第三開口內之該第一罩幕，以曝露該第二電路層上之該第二連接墊；形成一絕緣層，並且對該絕緣層進行回蝕，以在該第二開口之側壁表面形成一第一間隔層以及在該第三開口之側壁表面形成一第二間隔層；以及 形成該導體，其填入該第二開口，以電性連接該第一電路層之一第一連接墊以及該第三電路層之一第三連接墊，以及該第三開口，以電性連接該第一電路層之該第一連接墊以及該第二電路層之該第二連接墊。
14. 如申請專利範圍第13項所述之製造三維多層堆疊半導體結構之方法，其中該第一罩幕與該第二罩幕係分別為一高分子罩幕或附有黏著劑之一固態罩幕。
15. 如申請專利範圍第13項所述之製造三維多層堆疊半導體結構之方法，其中該載板係包括高分子、氧化物、氮化物或其混合物。
16. 如申請專利範圍第13項所述之製造三維多層堆疊半導體結構之方法，其中該絕緣層係包括高分子、氧化物、氮化物或其混合物。