TWI405312B - 半導體封裝構造、半導體封裝構造用載板及其製造方法 - Google Patents

Description

半導體封裝構造、半導體封裝構造用載板及其製造方法

本發明係關於一種半導體封裝構造、半導體封裝構造用載板及其製造方法，特別是關於一種用以增加焊接可靠度之半導體封裝構造、半導體封裝構造用載板及其製造方法。

現今，半導體封裝產業為了滿足各種高密度封裝之需求，逐漸發展出各種不同型式之封裝構造，其中常見具有基板(substrate)之封裝構造包含球格陣列封裝構造(ball grid array，BGA)、針腳陣列封裝構造(pin grid array，PGA)、接點陣列封裝構造(land grid array，LGA)或基板上晶片封裝構造(board on chip，BOC)等。在上述封裝構造中，該基板之一上表面承載有至少一晶片，並經由打線(wire bonding)或凸塊(bumping)製程將晶片的數個接墊電性連接至該基板之上表面的數個焊墊。同時，該基板之一下表面亦必需提供大量的焊墊，以焊接數個輸出端。再者，對於利用凸塊結合晶片的基板而言，該基板通常選自一多層電路板，其在上表面提供表面電路層以形成所需焊墊，且依產品需求，有時該焊墊可能預先形成預焊料(pre-solder)，以增加與晶片的凸塊之結合可靠度。因此，如何製造具有預焊料之封裝用基板，亦為封裝產業之一重要關鍵技術。

請參照第1A及1B圖所示，其揭示一種習用具有預焊料之封裝用基板及具有凸塊之晶片的構造及組裝示意圖，其中一封裝用基板10選自一多層電路板，其在上表面提供一電路層11及一防焊層12(solder mask)。該防焊層12覆蓋該電路層11，同時該防焊層12具有數個開口121，其曝露該電路層11之一部分表面，以供形成一焊墊13。各該焊墊13上則進一步形成一預焊料14。再者，一晶片20係在一主動表面(未標示)上形成數個電路層21、一保護層22、數個凸塊下金屬層(UBM)23及數個凸塊24。該保護層22覆蓋該電路層21，同時該保護層22具有數個開口(未標示)，其曝露該電路層21之一部分表面。該凸塊下金屬層23形成在該開口內之電路層21上。該凸塊24形成在該凸塊下金屬層23上。在利用高溫進行焊接時，該晶片20之電路層21的凸塊24藉由該預焊料14之輔助而焊接結合於該封裝用基板10之焊墊13上，且該預焊料14融入該凸塊24內，因而完成焊接動作，使該晶片20電性連接於該封裝用基板10上。

然而，該封裝用基板10之預焊料14在實際使用上仍具有下述問題，例如：隨著半導體封裝構造的小型化趨勢，該封裝用基板10之焊墊13的尺寸及間距日益縮小。當該焊墊13的上表面外徑縮小至80微米(um)以下及該焊墊13之相鄰間距縮小至160微米以下時，雖然該預焊料14可提升該凸塊24與焊墊13之間的焊接性質，但在後續對封裝產品進行可靠度測試(130℃/濕度85%持續96/168小時及在-55至125℃下進行500次循環)時，卻容易在該電路層11與焊墊13之結合位置處產生一破裂面(fracture)15而導致測試失敗。上述產生該破裂面15的原因在於該電路層11與焊墊13雖為相同材質(主要為銅)，但因焊墊13為後來再電鍍上的，因此在兩者之結合位置處之結合力相對較為脆弱，以致於當熱應力集中而在結合位置產生該破裂面15的測試缺陷，進而影響測試良品率(yield)。

故，有必要提供一種半導體封裝構造、半導體封裝構造用載板及其製造方法，以解決習知技術所存在的問題。

本發明之主要目的在於提供一種半導體封裝構造、半導體封裝構造用載板及其製造方法，其係在載板的焊墊內形成凹槽，以便填入焊料，並使焊料佈滿焊墊之上表面，當焊墊及焊料進行焊接後，其可將熱應力集中位置轉移至凹槽之開口唇緣，以減少在焊墊及電路層之間形成破裂面的風險，同時凹槽之構造也可減少熱應力最大值，進而提升可靠度測試之良品率及產品使用壽命。

為達上述之目的，本發明提供一種半導體封裝構造用載板，其係在一載板上設置：一電路層，形成在該載板之一表面上；一絕緣層，覆蓋在該電路層上，且該絕緣層形成數個開口，以裸露一部分之該電路層；數個焊墊，形成在該開口內的電路層上，且各該焊墊凹設有一凹槽；及數個焊料，分別形成在各該焊墊之凹槽內，並佈滿各該焊墊之上表面。

在本發明之一實施例中，該載板選自一電路基板，及該焊料做為一預焊料；或者，該載板選自一晶片，及該焊料做為一凸塊。

在本發明之一實施例中，該焊墊之凹槽底部向下延伸至該電路層之一凹陷部內；或者，該焊墊之凹槽底部向下貫穿通過該電路層。

在本發明之一實施例中，該載板之焊墊的相鄰間距小於160微米；以及，該載板之焊墊的上表面外徑小於80微米。

再者，本發明提供一種半導體封裝構造用載板之製造方法，其包含步驟：提供一載板，其在一表面設有一電路層及一絕緣層，該絕緣層覆蓋該電路層並形成數個開口，以裸露一部分之該電路層；去除該開口內之電路層的至少一部分厚度；形成一焊墊於各該開口內的電路層上，該焊墊具有一凹槽；以及，在各該焊墊之凹槽內形成一焊料，並使該焊料佈滿各該焊墊之上表面。

在本發明之一實施例中，在去除該電路層的至少一部分厚度的步驟中，選擇利用蝕刻液(etchant)或電漿(plasma)進行蝕刻，以使該電路層形成一凹陷部；或者，選擇利用雷射鑽孔(laser drilling)或機械鑽孔(mechanical drilling)貫穿該開口內之電路層。

在本發明之一實施例中，在形成該焊墊的步驟中，利用無電鍍(electroless plating)程序於各該開口內的電路層上形成具有該凹槽之該焊墊。

在本發明之一實施例中，在形成該焊料的步驟中，利用電鍍(plating)或印刷(printing)在各該焊墊之凹槽內填入該焊料，並使其佈滿各該焊墊之上表面。

在本發明之一實施例中，在形成該焊料的步驟後，另包含：對該焊料進行回焊(reflow)。

在本發明之一實施例中，該載板選自一電路基板，及該焊料做為一預焊料；或者，該載板選自一晶片，及該焊料做為一凸塊。

在本發明之一實施例中，該載板之焊墊的相鄰間距小於160微米；以及，該載板之焊墊的上表面外徑小於80微米。

另外，本發明提供一種半導體封裝構造，其包含：一電路基板，其具有：一第一電路層，形成在該電路基板之一表面上；一第一絕緣層，覆蓋在該第一電路層上，且該第一絕緣層形成數個第一開口，以裸露一部分之該第一電路層；及數個第一焊墊，形成在該第一開口內的第一電路層上；一晶片，其具有：一第二電路層，形成在該晶片之一主動表面上；一第二絕緣層，覆蓋在該第二電路層上，且該第二絕緣層形成數個第二開口，以裸露一部分之該第二電路層；及數個第二焊墊，形成在該第二開口內的第二電路層上，其中該電路基板的第一焊墊及該晶片的第二焊墊的至少其中一方係凹設有一凹槽；以及，數個凸塊，連接於該第一焊墊及該第二焊墊之間，且該凸塊之焊料填入該凹槽內。

在本發明之一實施例中，該第一焊墊設有該凹槽，該凹槽底部向下延伸至該第一電路層之一凹陷部內；或者，該凹槽底部向下貫穿通過該第一電路層。

在本發明之一實施例中，該第一焊墊設有該凹槽，該第一焊墊的相鄰間距小於160微米；以及，該第一載板之焊墊的上表面外徑小於80微米。

在本發明之一實施例中，該第二焊墊設有該凹槽，該凹槽底部向下延伸至該第二電路層之一凹陷部內；或者，該凹槽底部向下貫穿通過該第二電路層。

為了讓本發明之上述及其他目的、特徵、優點能更明顯易懂，下文將特舉本發明較佳實施例，並配合所附圖式，作詳細說明如下。

在本發明之較佳實施例中，本發明之半導體封裝構造用載板主要係在一載板上設置一電路層、一絕緣層、數個焊墊及數個焊料。該載板主要選自封裝用基板，或亦可能選自晶片。本發明用以在該載板之焊墊的中央位置凹設形成一凹槽，以填充焊料並使其佈滿該焊墊之上表面。例如，請參照第2圖所示，本發明第一實施例之半導體封裝構造用載板主要係在一電路基板30上設置：一電路層31，形成在該電路基板30之一表面上；一絕緣層32，覆蓋在該電路層31上，且該絕緣層32形成數個開口321，以裸露一部分之該電路層31；數個焊墊33，形成在該開口321內的電路層31上，且各該焊墊33凹設有一凹槽331；及數個焊料34，分別形成在各該焊墊33之凹槽331內，並佈滿各該焊墊33之上表面。本發明將於下文利用第3A至3D圖逐一詳細說明第2圖之半導體封裝構造用載板的製造流程及其細部構造。

請參照第3A圖所示，本發明第一實施例之半導體封裝構造用載板之製造方法第一步驟係：提供一電路基板30，其在一表面設有一電路層31及一絕緣層32，該絕緣層32覆蓋該電路層31並形成數個開口321，以裸露一部分之該電路層31。在本步驟中，該電路基板30(亦即載板)係選自一半導體封裝用電路基板，例如選自單層或多層之印刷電路基板、陶瓷電路基板或軟性電路板，且該電路基板30較佳係選自一覆晶(flip chip，FC)封裝用基板。該電路基板30在一表面(例如上表面)設有該電路層31，且該電路基板30視其應用之封裝構造可能具有其他電路設計，例如該電路基板30可能在其內部設有其他相互連接之內部電路層(未標示)，並在另一表面設有另一表面電路層(未標示)，以提供數個輸入/輸出端(input/output，IO)。在本實施例中，該電路層31之材質較佳選自銅、鋁、金、銀或其等效導電金屬。該絕緣層32覆蓋該電路層31，且該絕緣層32較佳係由液態感光材料所形成之防焊層(solder mask)，其可通過曝光及顯影等既有加工手段形成該數個開口321，以裸露一部分之該電路層31。

請參照第3B圖所示，本發明第一實施例之半導體封裝構造用載板之製造方法第二步驟係：去除該開口321內之電路層31的至少一部分厚度。在本步驟中，本發明選擇利用蝕刻液(etchant)或電漿(plasma)進行蝕刻，以去除該開口321內之電路層31的至少一部分厚度，但適當控制成不貫穿該電路層31，如此不但可清潔該電路層31的表面，並可形成一凹陷部311，以增加該電路層31與後續形成之焊墊33的結合面積，進而增加兩者之結合強度。在上述蝕刻程序中，僅會因產生了該凹陷部311而增加該開口321之深度，但通常不會擴大該開口321之內徑尺寸。

請參照第3C圖所示，本發明第一實施例之半導體封裝構造用載板之製造方法第三步驟係：形成一焊墊33於各該開口321內的電路層31上，該焊墊33具有一凹槽331。在本步驟中，本發明較佳利用無電鍍(electroless plating)程序來形成該焊墊33，且在進行無電鍍程序之前，較佳預先形成一圖案化光阻層(未繪示)於該絕緣層32上，該圖案化光阻層對應該開口321形成數個窗口(未繪示)，以便藉由該窗口來定義該焊墊33之上表面外徑。該焊墊33之材質較佳選自銅、鋁、金、銀或其等效導電金屬。本發明並不限制該焊墊33之沈積厚度，但該焊墊33之上表面外徑較佳控制在小於80微米，及該焊墊33的相鄰間距較佳控制在小於160微米。藉由適當控制無電鍍程序之加工條件，該焊墊33將沈積形成在各該開口321內的電路層31之凹陷部311上，並沿著該開口321之孔壁向外延伸至該絕緣層32之上表面，且該焊墊33將於其中央位置形成該凹槽331。該凹槽331之形狀係對應該開口321之形狀，通常兩者皆為圓柱形，但並不限於此。各該焊墊33具有的該凹槽331之數量較佳為1個，但亦不限於此。

請參照第3D圖所示，本發明第一實施例之半導體封裝構造用載板之製造方法第四步驟係：在各該焊墊33之凹槽331內形成一焊料34，並使該焊料34佈滿各該焊墊33之上表面。在本步驟中，本發明可選擇利用電鍍(plating)或印刷(printing)的程序在各該焊墊33之凹槽331內填入該焊料34。該焊料34之材質可選自錫、含鉛焊料或無鉛焊料，例如：上述含鉛焊料可選自Sn63/Pb37(含63%之錫及37%的鉛)，及上述無鉛焊料可選自Sn0.7Cu(含0.7%之銅)、Sn3.5Ag(含3.5%之銅)、Sn3.5Ag0.7Cu(含3.5%之銀及0.7%之銅)、Sn9Zn(含9%之鋅)、Sn5Sb(含5%之銻)、Sn58Bi(含58%之鉍)、Sn52In(含52%之銦)、In3Ag(含97%之銦及3%之銀)、Au20Sn(含80%之金及20%之錫)，但並不限於此。在完成電鍍或印刷程序後，該焊料34將填滿該凹槽331並溢外至佈滿該焊墊33之整個上表面，以做為預焊料使用。再者，在一實施例中，如第2圖所示，本發明另可在形成該焊料34後，進一步對該焊料34回焊(reflow)，使該焊料34熔融時因內聚力而形成圓弧狀外觀。

請參照第4圖所示，本發明第一實施例之電路基板30係一封裝用基板，其係可用以結合一晶片40，以構成一覆晶式半導體封裝構造。在一實施例中，該晶片40係選自由半導體晶圓切割而成之矽晶片，其係在一主動表面(未標示)上形成數個電路層41、一絕緣層42、數個凸塊下金屬層43及數個凸塊44。該絕緣層42覆蓋該電路層41，同時該絕緣層42具有數個開口421，其曝露該電路層41之一部分表面。該凸塊下金屬層43形成在該開口421內之電路層41上。該凸塊44形成在該凸塊下金屬層43上。該凸塊44可選自相同或相異於該焊料34之材質，例如選自錫或各種含鉛焊料或無鉛焊料。

請參照第5圖所示，在利用高溫進行焊接時，該晶片40之電路層41的凸塊44藉由該焊料34之輔助而焊接結合於該電路基板30之焊墊33上，且該焊墊33之上表面及凹槽331內的焊料34融入該凸塊44內成為一焊接構造，因而使該晶片40電性連接於該電路基板30上。在完成製做該覆晶式半導體封裝構造之後，接著本發明對其進行可靠度測試(130℃/濕度85%持續96/168小時及在-55至125℃下進行500次循環)。測試結果顯示，即使該電路基板30之焊墊33的上表面外徑縮小至80微米以下及該焊墊33之相鄰間距縮小至160微米以下，該凸塊44與焊墊33之間的焊接構造仍足以承受因熱膨脹係數(CTE)差異所造成的熱應力，且未形成破裂面(fracture)。經過分析證實，由於本發明的電路基板30之焊墊33設置該凹槽331來容置該焊料34，因此該凹槽331可提供更大的表面積，使得該焊墊33與凸塊44之間具有更大的焊接結合面積。同時，該焊接構造的熱應力集中點S也將轉移至該焊墊33之凹槽33的開口唇緣處，而熱應力之最大值也會顯著的降低許多。是以，本發明利用該凹槽331來容置該焊料34的設計確實能在高溫焊接期間強化該凸塊44與焊墊33之間的焊接結合強度，並降低測試缺陷發生率，進而提升測試之良品率(yield)及產品使用壽命。

請參照第6A至6D圖所示，本發明第二實施例之半導體封裝構造用載板之製造方法係相似於本發明第一實施例，並大致沿用相同圖號，但不同之處在於該第二實施例在第二步驟中係選擇利用雷射鑽孔(laser drilling)或機械鑽孔(mechanical drilling)貫穿該絕緣層32之開口321內的電路層31。因此，在第三步驟中，該焊墊33之凹槽331底部將會向下貫穿通過該電路層31約一小段預定長度，該貫穿長度係可依產品需求適當加以調整。藉此，可進一步增加該電路層31與後續形成之焊墊33的結合面積，進而增加兩者之結合強度。再者，在第四步驟中，該凹槽331將可容置更多的該焊料34。當該電路基板30結合於一晶片40時(相似於第4及5圖所示)，該凹槽331也可提供更大的表面積，使得該焊墊33與凸塊44之間具有更大的焊接結合面積。同時，該焊墊33與凸塊44之焊接構造的熱應力集中點S也將轉移至該焊墊33之凹槽33的開口唇緣，而熱應力之最大值也會顯著降低。是以，本發明第二實施例可更進一步強化該凸塊44之焊接結合強度。

請參照第7圖所示，本發明第三實施例之半導體封裝構造係相似於本發明第一實施例，並大致沿用相同圖號，但不同之處在於該第三實施例係將凹槽設計應用至該晶片40上，其中先利用蝕刻液或電漿對該晶片40之絕緣層42的開口421所裸露的該電路層41上進行蝕刻，以去除該開口421內之電路層41的至少一部分厚度，但不貫穿該電路層41，如此可在該電路層41的表面形成一凹陷部411。接著，並在該晶片40之電路層41的凹陷部411上形成一焊墊45，且各該焊墊45在其中央位置凹設形成一凹槽451，並使一焊料46填入該凹槽451內並佈滿各該焊墊45之上表面。該焊料46更可進一步回焊形成凸塊(bump)形狀。再者，在第三實施例中，該電路基板30係一覆晶封裝用基板，其上表面的焊墊33同樣可具有該凹槽331的設計，以容置該焊料34做為預焊料使用。藉此，在高溫焊接結合該晶片40及電路基板30時，該晶片40之焊墊45的凹槽451同樣可以增加該焊墊45與焊料46之間的焊接結合強度，並改變熱應力集中點S至該凹槽451的開口唇緣處，且能減少熱應力最大值，並提升可靠度測試之良品率及產品使用壽命。

再者，在第三實施例中，為了使該焊墊45具有足夠的高度(厚度)，本發明可在該晶片40之主動表面上的保護層42a上進一步額外製做一重佈絕緣層(redistribution insulation layer)42b做為該絕緣層42，以達到增加該焊墊45的高度(厚度)之目的。另外，若該晶片40之主動表面的電路層41設計允許，則亦可能選擇利用雷射鑽孔或機械鑽孔貫穿該絕緣層42之開口421內的電路層41，使該焊墊45之凹槽451底部向下貫穿通過該電路層41約一小段預定長度(未繪示)，以進一步增加該電路層41與後續形成之焊墊45的結合面積，進而增加結合強度。或者，在另一實施例中，在該晶片40之焊墊45已具備該凹槽451的前題下，該電路基板30之焊墊33的上表面亦可保持平坦，省略設置該凹槽331的設計，並僅在該焊墊33的上表面佈設傳統預焊料(未繪示)。

如上所述，相較於第1及2圖習用封裝用基板10之焊墊13上的預焊料14在與該晶片20之凸塊24焊接結合後，仍容易在該電路層11與焊墊13之結合位置處因熱應力集中而產生該破裂面15等問題，第3至5圖之本發明藉由在該電路基板30等載板構造的焊墊33內形成該凹槽331，以便填入該焊料34，並使該焊料34佈滿該焊墊33之上表面，其確實可有效增加該焊料34與焊墊33之間的結合面積及結合強度。再者，當該焊墊33及焊料34進行焊接後，其可將熱應力集中點S轉移至該凹槽331的開口唇緣，以減少在該焊墊31的凹陷部311表面形成破裂面的風險，同時該凹槽331之構造也可減少熱應力最大值，進而提升可靠度測試之良品率及產品使用壽命。

雖然本發明已以較佳實施例揭露，然其並非用以限制本發明，任何熟習此項技藝之人士，在不脫離本發明之精神和範圍內，當可作各種更動與修飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

T0．．．封裝用基板

11．．．電路層

12．．．防焊層

121．．．開口

13．．．焊墊

14．．．預焊料

15．．．破裂面

20．．．晶片

21．．．電路層

22．．．保護層

23．．．凸塊下金屬層

24．．．凸塊

30．．．電路基板

31．．．電路層

311．．．凹陷部

32．．．絕緣層

321．．．開口

33．．．焊墊

331．．．凹槽

34．．．焊料

40．．．晶片

41．．．電路層

411．．．凹陷部

42．．．絕緣層

42a．．．保護層

42b．．．重佈絕緣層

421．．．開口

43．．．凸塊下金屬層

44．．．凸塊

45．．．焊墊

451．．．凹槽

46．．．焊料

S．．．熱應力集中點

第1A及1B圖：習用具有預焊料之封裝用基板及具有凸塊之晶片的示意圖。

第2圖：本發明第一實施例之半導體封裝構造用載板之示意圖。

第3A至3D圖：本發明第一實施例之半導體封裝構造用載板之製造方法之流程圖。

第4圖：本發明第一實施例之半導體封裝構造在進行焊接結合前之示意圖。

第5圖：本發明第一實施例之半導體封裝構造在進行焊接結合後之示意圖。

第6A至6D圖：本發明第二實施例之半導體封裝構造用載板之製造方法之流程圖。

第7圖：本發明第三實施例之半導體封裝構造在進行焊接結合前之示意圖。

30．．．電路基板

31．．．電路層

311．．．凹陷部

32．．．絕緣層

321．．．開口

33．．．焊墊

331．．．凹槽

34．．．焊料

40．．．晶片

41．．．電路層

42．．．絕緣層

421．．．開口

43．．．凸塊下金屬層

44．．．凸塊

Claims (7)

1. 一種半導體封裝構造用載板，其係在一載板上設置：一電路層，形成在該載板之一表面上；一絕緣層，覆蓋在該電路層上，且該絕緣層形成數個開口，以裸露一部分之該電路層；數個焊墊，形成在該開口內的電路層上，且各該焊墊凹設有一凹槽，該焊墊之凹槽底部向下貫穿通過該電路層；及數個焊料，分別形成在各該焊墊之凹槽內，並佈滿各該焊墊之上表面。
2. 如申請專利範圍第1項所述之半導體封裝構造用載板，其中該載板選自一電路基板，及該焊料做為一預焊料。
3. 如申請專利範圍第1項所述之半導體封裝構造用載板，其中該載板之焊墊的相鄰間距小於160微米；以及該載板之焊墊的上表面外徑小於80微米。
4. 一種半導體封裝構造用載板之製造方法，其包含步驟：提供一載板，其在一表面設有一電路層及一絕緣層，該絕緣層覆蓋該電路層並形成數個開口，以裸露一部分之該電路層；去除該開口內之電路層的至少一部分厚度；形成一焊墊於各該開口內的電路層上，該焊墊具有一凹槽，該焊墊之凹槽底部向下貫穿通過該電路層；以 及在各該焊墊之凹槽內形成一焊料，並使該焊料佈滿各該焊墊之上表面。
5. 一種半導體封裝構造，其包含：一電路基板，其具有：一第一電路層，形成在該電路基板之一表面上；一第一絕緣層，覆蓋在該第一電路層上，且該第一絕緣層形成數個第一開口，以裸露一部分之該第一電路層，及；數個第一焊墊，形成在該第一開口內的第一電路層上；一晶片，其具有：一第二電路層，形成在該晶片之一主動表面上；一第二絕緣層，覆蓋在該第二電路層上，且該第二絕緣層形成數個第二開口，以裸露一部分之該第二電路層；及數個第二焊墊，形成在該第二開口內的第二電路層上；以及數個凸塊，連接於該電路基板的第一焊墊及該晶片的第二焊墊之間；其中該第一焊墊設有一凹槽，該凹槽底部向下貫穿通過該第一電路層，且該凸塊之焊料填入該凹槽內。
6. 如申請專利範圍第5項所述之半導體封裝構造，其中該第一焊墊設有該凹槽，該第一焊墊的相鄰間距小於 160微米；以及，該第一載板之焊墊的上表面外徑小於80微米。
7. 如申請專利範圍第5項所述之半導體封裝構造，其中該第二焊墊設有該凹槽，該凹槽底部向下貫穿通過該第二電路層。