TWI498902B - 資料管理方法、記憶體儲存裝置及記憶體控制電路單元 - Google Patents

Description

資料管理方法、記憶體儲存裝置及記憶體控制電路單元

本發明是有關於一種管理儲存於非揮發性隨機存取記憶體與揮發性隨機存取記憶體中之資料的方法以及使用此方法的記憶體儲存裝置及記憶體控制電路單元。

數位相機、行動電話與MP3播放器在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由於可複寫式非揮發性記憶體模組(例如，快閃記憶體)具有資料非揮發性、省電、體積小，以及無機械結構等特性，所以非常適合內建於上述所舉例的各種可攜式多媒體裝置中。一般來說，非揮發性記憶體模組會搭配揮發性隨機存取記憶體使用。例如，當主機系統欲將一資料寫入至非揮發性記憶體模組時，此資料會先被儲存於此揮發性隨機存取記憶體，然後再將此資料寫入至非揮發性記憶體模組。經由適當的資料管理機制，這種非揮發性記憶體模組搭配揮發性隨機存取記憶體的組合可有效提高整體的資料存取速度與操作彈性。

然而，在將儲存於揮發性隨機存取記憶體中的資料寫入至非揮發性記憶體模組的過程中，若突然發生斷電或電壓供應不穩等供電問題時，儲存在揮發性隨機存取記憶體的資料可能會遺失，從而導致資料無法完整地被寫入至非揮發性記憶體模組。因此，部分單位或個人可能會選擇額外安裝不斷電系統(Uninterruptible Power Supply,UPS)或超級電容(Supercapacitor)，以在突然發生供電問題時，還能有短暫的時間完成部份資料的轉移或備份，例如，將所有儲存於揮發性隨機存取記憶體中的資料備份至非揮發性記憶體模組，從而減少損失。但是，維護不斷電系統的成本很高，且所能維持供電的時間也很短暫，在使用上還是不甚方便。

本發明提供一種資料管理方法、記憶體儲存裝置及記憶體控制電路單元，可有效回復記憶體儲存裝置中因供電問題造成的資料寫入錯誤。

本發明提供一種資料管理方法，適用於一記憶體控制電路單元，記憶體控制電路單元用以控制可複寫式非揮發性記憶體模組，此資料管理方法包括：配置非揮發性隨機存取記憶體與揮發性隨機存取記憶體；將第一資料儲存於非揮發性隨機存取記憶體，其中第一資料包括來自主機系統的寫入資料；將從可複寫式非揮發性記憶體模組中讀取的第二資料儲存於揮發性隨機存取記 憶體；當記憶體儲存裝置斷電後重新上電時，將第一資料從非揮發性隨機存取記憶體寫入至可複寫式非揮發性記憶體模組中。

在本發明之一範例實施例中，所述第一資料更包括邏輯位址與來自主機系統的寫入指令，邏輯位址映射至可複寫式非揮發性記憶體模組的實體抹除單元，並且將第一資料儲存於非揮發性隨機存取記憶體的步驟包括：接收來自主機系統的寫入指令與對應於寫入指令的寫入資料，並根據寫入指令獲得邏輯位址；將寫入指令、對應於寫入指令的寫入資料及邏輯位址儲存於非揮發性隨機存取記憶體；經由非揮發性隨機存取記憶體將寫入資料寫入至可複寫式非揮發性記憶體模組的實體抹除單元。

在本發明之一範例實施例中，所述實體抹除單元包括多個下實體程式化單元與對應於這些下實體程式化單元的多個上實體程式化單元，並且此資料管理方法更包括：當寫入資料的至少一部分被儲存於這些下實體程式化單元中的一第一下實體程式化單元，並且對應於一第一下實體程式化單元的一第一上實體程式化單元尚未被寫入資料時，持續維護儲存於非揮發性隨機存取記憶體中的寫入指令、寫入資料及邏輯位址。

在本發明之一範例實施例中，所述當記憶體儲存裝置斷電後重新上電時，將第一資料從非揮發性隨機存取記憶體寫入至可複寫式非揮發性記憶體模組中的步驟包括：判斷是否發生對應於寫入資料的寫入階段錯誤，其中寫入階段錯誤導致第一資料的至少一部分或全部沒有被寫入至可複寫式非揮發性記憶體模組； 若發生寫入階段錯誤，將第一資料的至少一部分或全部寫入至可複寫式非揮發性記憶體模組。

在本發明之一範例實施例中，所述判斷是否發生對應於寫入資料的寫入階段錯誤之步驟包括：判斷儲存於非揮發性隨機存取記憶體中的寫入資料與可複寫式非揮發性記憶體模組中的特定資料是否相異；若儲存於非揮發性隨機存取記憶體中的寫入資料與可複寫式非揮發性記憶體模組中的特定資料相異，判定發生對應於寫入資料的寫入階段錯誤。

在本發明之一範例實施例中，所述第一資料更包括對應於寫入資料的接收狀態的接收狀態標記，並且當記憶體儲存裝置斷電後重新上電時，將第一資料從非揮發性隨機存取記憶體寫入至可複寫式非揮發性記憶體模組中的步驟包括：判斷是否發生對應於寫入資料的接收階段錯誤，其中接收階段錯誤導致第一資料的至少一部份或全部沒有被儲存於非揮發性隨機存取記憶體；若發生接收階段錯誤，根據接收狀態標記，決定是否重新自主機系統接收第一資料的至少一部分或全部。

在本發明之一範例實施例中，所述當記憶體儲存裝置斷電後重新上電時，將第一資料從非揮發性隨機存取記憶體寫入至可複寫式非揮發性記憶體模組中的步驟包括：根據斷電狀態標記判斷此斷電是否為異常斷電，其中斷電狀態標記儲存於可複寫式非揮發性記憶體模組及/或非揮發性隨機存取記憶體；當斷電為異常斷電時，將第一資料從非揮發性隨機存取記憶體寫入至可複寫 式非揮發性記憶體模組中。

在本發明之一範例實施例中，所述第二資料包括邏輯位址-實體抹除單元映射表，並且邏輯位址-實體抹除單元映射表記載多個邏輯位址與可複寫式非揮發性記憶體模組之多個實體抹除單元的映射關係。

在本發明之一範例實施例中，所述將從可複寫式非揮發性記憶體模組中讀取的第二資料儲存於揮發性隨機存取記憶體的步驟包括：對可複寫式非揮發性記憶體模組執行垃圾回收程序，以自可複寫式非揮發性記憶體模組之多個實體抹除單元獲得回收資料；將回收資料儲存於揮發性隨機存取記憶體。

在本發明之一範例實施例中，所述揮發性隨機存取記憶體之容量為非揮發性隨機存取記憶體之容量的至少二倍。

本發明另提出一種記憶體儲存裝置，此記憶體儲存裝置包括連接器、可複寫式非揮發性記憶體模組、記憶體控制電路單元、非揮發性隨機存取記憶體及揮發性隨機存取記憶體。連接器用以耦接至主機系統。記憶體控制電路單元耦接至連接器、非揮發性隨機存取記憶體、揮發性隨機存取記憶體與可複寫式非揮發性記憶體模組。記憶體控制電路單元用以將第一資料儲存於非揮發性隨機存取記憶體，其中第一資料包括來自主機系統的寫入資料。記憶體控制電路單元更用以將從可複寫式非揮發性記憶體模組中讀取的第二資料儲存於揮發性隨機存取記憶體。當記憶體儲存裝置斷電後重新上電時，記憶體控制電路單元更用以將第一資 料從非揮發性隨機存取記憶體寫入至可複寫式非揮發性記憶體模組中。

在本發明之一範例實施例中，所述第一資料更包括邏輯位址與來自主機系統的寫入指令，並且邏輯位址映射至可複寫式非揮發性記憶體模組的實體抹除單元，並且記憶體控制電路單元用以將第一資料儲存於非揮發性隨機存取記憶體的步驟包括：記憶體控制電路單元更用以接收來自主機系統的寫入指令與對應於寫入指令的寫入資料，並根據寫入指令獲得邏輯位址。記憶體控制電路單元更用以將寫入指令、對應於寫入指令的寫入資料及邏輯位址儲存於非揮發性隨機存取記憶體。記憶體控制電路單元更用以經由非揮發性隨機存取記憶體將寫入資料寫入至可複寫式非揮發性記憶體模組的實體抹除單元。

在本發明之一範例實施例中，所述實體抹除單元包括多個下實體程式化單元與對應於這些下實體程式化單元的多個上實體程式化單元。當寫入資料的至少一部分被儲存於這些下實體程式化單元中的一第一下實體程式化單元，並且對應於第一下實體程式化單元的一第一上實體程式化單元尚未被寫入資料時，記憶體控制電路單元更用以持續維護儲存於非揮發性隨機存取記憶體中的寫入指令、寫入資料及邏輯位址。

在本發明之一範例實施例中，所述記憶體控制電路單元更用以判斷是否發生對應於寫入資料的寫入階段錯誤，其中寫入階段錯誤導致第一資料的至少一部分或全部沒有被寫入至可複寫 式非揮發性記憶體模組。若發生寫入階段錯誤，記憶體控制電路單元更用以將第一資料的至少一部分或全部寫入至可複寫式非揮發性記憶體模組。

在本發明之一範例實施例中，所述記憶體控制電路單元更用以判斷儲存於非揮發性隨機存取記憶體中的寫入資料與可複寫式非揮發性記憶體模組中的特定資料是否相異。若儲存於非揮發性隨機存取記憶體中的寫入資料與可複寫式非揮發性記憶體模組中的特定資料相異，記憶體控制電路單元判定發生對應於寫入資料的寫入階段錯誤。

在本發明之一範例實施例中，所述第一資料更包括對應於寫入資料的接收狀態的接收狀態標記。記憶體控制電路單元更用以判斷是否發生對應於寫入資料的接收階段錯誤，其中接收階段錯誤導致第一資料的至少一部份或全部沒有被儲存於非揮發性隨機存取記憶體。若發生接收階段錯誤，記憶體控制電路單元更用以根據接收狀態標記，決定是否重新自主機系統接收第一資料的至少一部分或全部。

在本發明之一範例實施例中，所述記憶體控制電路單元更用以根據斷電狀態標記判斷此斷電是否為異常斷電，其中斷電狀態標記儲存於可複寫式非揮發性記憶體模組及/或非揮發性隨機存取記憶體。當斷電為異常斷電時，記憶體控制電路單元更用以將第一資料從非揮發性隨機存取記憶體寫入至可複寫式非揮發性記憶體模組中。

在本發明之一範例實施例中，所述記憶體控制電路單元更用以對可複寫式非揮發性記憶體模組執行垃圾回收程序，以自可複寫式非揮發性記憶體模組之多個實體抹除單元獲得回收資料。記憶體控制電路單元更用以將回收資料儲存於揮發性隨機存取記憶體。

此外，本發明還提出一種記憶體控制電路單元，此記憶體控制電路單元用於控制一可複寫式非揮發性記憶體模組，此記憶體控制電路單元包括主機介面、記憶體介面、非揮發性隨機存取記憶體、揮發性隨機存取記憶體及記憶體管理電路。主機介面用以耦接至主機系統。記憶體介面用以耦接至可複寫式非揮發性記憶體模組。記憶體管理電路耦接至主機介面、記憶體介面、非揮發性隨機存取記憶體及揮發性隨機存取記憶體。記憶體管理電路用以將第一資料儲存於非揮發性隨機存取記憶體，其中第一資料包括來自主機系統的寫入資料。記憶體管理電路更用以將從可複寫式非揮發性記憶體模組中讀取的第二資料儲存於揮發性隨機存取記憶體。當記憶體儲存裝置斷電後重新上電時，記憶體管理電路更用以將第一資料從非揮發性隨機存取記憶體寫入至可複寫式非揮發性記憶體模組中。

在本發明之一範例實施例中，所述第一資料更包括邏輯位址與來自主機系統的寫入指令，並且邏輯位址映射至可複寫式非揮發性記憶體模組的實體抹除單元，並且記憶體管理電路用以將第一資料儲存於非揮發性隨機存取記憶體的步驟包括：記憶體 管理電路更用以接收來自主機系統的寫入指令與對應於寫入指令的寫入資料，並根據寫入指令獲得邏輯位址。記憶體管理電路更用以將寫入指令、對應於寫入指令的寫入資料及邏輯位址儲存於非揮發性隨機存取記憶體。記憶體管理電路更用以經由非揮發性隨機存取記憶體將寫入資料寫入至可複寫式非揮發性記憶體模組的實體抹除單元。

在本發明之一範例實施例中，所述實體抹除單元包括多個下實體程式化單元與對應於這些下實體程式化單元的多個上實體程式化單元。當寫入資料的至少一部分被儲存於這些下實體程式化單元中的一第一下實體程式化單元，並且對應於第一下實體程式化單元的一第一上實體程式化單元尚未被寫入資料時，記憶體管理電路更用以持續維護儲存於非揮發性隨機存取記憶體中的寫入指令、寫入資料及邏輯位址。

在本發明之一範例實施例中，所述記憶體管理電路更用以判斷是否發生對應於寫入資料的寫入階段錯誤，其中寫入階段錯誤導致第一資料的至少一部分或全部沒有被寫入至可複寫式非揮發性記憶體模組。若發生寫入階段錯誤，記憶體管理電路更用以將第一資料的至少一部分或全部寫入至可複寫式非揮發性記憶體模組。

在本發明之一範例實施例中，所述記憶體管理電路更用以判斷儲存於非揮發性隨機存取記憶體中的寫入資料與可複寫式非揮發性記憶體模組中的特定資料是否相異。若儲存於非揮發性 隨機存取記憶體中的寫入資料與可複寫式非揮發性記憶體模組中的特定資料相異，記憶體管理電路判定發生對應於寫入資料的寫入階段錯誤。

在本發明之一範例實施例中，所述第一資料更包括對應於寫入資料的接收狀態的接收狀態標記。記憶體管理電路更用以判斷是否發生對應於寫入資料的接收階段錯誤，其中接收階段錯誤導致第一資料的至少一部份或全部沒有被儲存於非揮發性隨機存取記憶體。若發生接收階段錯誤，記憶體管理電路更用以根據接收狀態標記，決定是否重新自主機系統接收第一資料的至少一部分或全部。

在本發明之一範例實施例中，所述記憶體管理電路更用以根據斷電狀態標記判斷斷電是否為異常斷電，其中斷電狀態標記儲存於可複寫式非揮發性記憶體模組及/或非揮發性隨機存取記憶體。當斷電為異常斷電時，記憶體管理電路更用以自非揮發性隨機存取記憶體讀取第一資料，以將第一資料從非揮發性隨機存取記憶體寫入至可複寫式非揮發性記憶體模組中。

在本發明之一範例實施例中，所述記憶體管理電路更用以對可複寫式非揮發性記憶體模組執行垃圾回收程序，以自可複寫式非揮發性記憶體模組之多個實體抹除單元獲得回收資料。記憶體管理電路更用以將回收資料儲存於揮發性隨機存取記憶體。

基於上述，本發明提供的資料管理方法、記憶體儲存裝置及記憶體控制電路單元，僅將重要性較高的第一資料儲存於非 揮發性隨機存取記憶體，而將重要性較低的第二資料儲存於揮發性隨機存取記憶體。當發生突然斷電或電壓供應不穩等供電問題時，儲存在非揮發性隨機存取記憶體中的第一資料可供回復之用。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

1000‧‧‧主機系統

1100‧‧‧電腦

1102‧‧‧微處理器

1104‧‧‧隨機存取記憶體

1106‧‧‧輸入/輸出裝置

1108‧‧‧系統匯流排

1110‧‧‧資料傳輸介面

1202‧‧‧滑鼠

1204‧‧‧鍵盤

1206‧‧‧顯示器

1208‧‧‧印表機

1212‧‧‧隨身碟

1214‧‧‧記憶卡

1216‧‧‧固態硬碟

1310‧‧‧數位相機

1312‧‧‧SD卡

1314‧‧‧MMC卡

1316‧‧‧記憶棒

1318‧‧‧CF卡

1320‧‧‧嵌入式儲存裝置

100‧‧‧記憶體儲存裝置

102‧‧‧連接介面單元

104‧‧‧記憶體控制電路單元

106‧‧‧可複寫式非揮發性記憶體模組

202‧‧‧記憶體管理電路

204‧‧‧主機介面

206‧‧‧記憶體介面

208‧‧‧非揮發性隨機存取記憶體

209‧‧‧揮發性隨機存取記憶體

210‧‧‧電源管理電路

212‧‧‧錯誤檢查與校正電路

410(0)~410(N)‧‧‧實體抹除單元

502‧‧‧系統區

504‧‧‧資料區

506‧‧‧閒置區

508‧‧‧取代區

LBA(0)~LBA(D)‧‧‧邏輯單元

810A、811A、812A、813A‧‧‧下實體程式化單元

810B、811B、812B、813B‧‧‧上實體程式化單元

S902、S904、S906、S908‧‧‧資料管理方法各步驟

圖1是根據本發明之一範例實施例所繪示的主機系統與記憶體儲存裝置。

圖2是根據本發明之一範例實施例所繪示的電腦、輸入/輸出裝置與記憶體儲存裝置的示意圖。

圖3是根據本發明之一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。

圖4是繪示圖1所示的記憶體儲存裝置的概要方塊圖。

圖5是根據本發明之一範例實施例所繪示之記憶體控制電路單元的概要方塊圖。

圖6與圖7是根據本發明之一範例實施例所繪示之管理實體抹除單元的範例示意圖。

圖8是根據一範例實施例繪示實體抹除單元的示意圖。

圖9是根據本發明之一範例實施例所繪示的資料管理方法的流程圖。

一般而言，記憶體儲存裝置(亦稱，記憶體儲存系統)包括可複寫式非揮發性記憶體模組與控制器(亦稱，控制電路)。通常記憶體儲存裝置是與主機系統一起使用，以使主機系統可將資料寫入至記憶體儲存裝置或從記憶體儲存裝置中讀取資料。

圖1是根據本發明之一範例實施例所繪示的主機系統與記憶體儲存裝置。

請參照圖1，主機系統1000一般包括電腦1100與輸入/輸出(input/output,I/O)裝置1106。電腦1100包括微處理器1102、隨機存取記憶體(random access memory,RAM)1104、系統匯流排1108與資料傳輸介面1110。輸入/輸出裝置1106包括如圖2的滑鼠1202、鍵盤1204、顯示器1206與印表機1208。必須瞭解的是，圖2所示的裝置非限制輸入/輸出裝置1106，輸入/輸出裝置1106可更包括其他裝置。

在本發明實施例中，記憶體儲存裝置100是透過資料傳輸介面1110與主機系統1000的其他元件耦接。藉由微處理器1102、隨機存取記憶體1104與輸入/輸出裝置1106的運作可將資料寫入至記憶體儲存裝置100或從記憶體儲存裝置100中讀取資料。例如，記憶體儲存裝置100可以是如圖2所示的隨身碟1212、記憶卡1214或固態硬碟(Solid State Drive,SSD)1216等的可複寫式非揮發性記憶體儲存裝置。

一般而言，主機系統1000為可實質地與記憶體儲存裝置100配合以儲存資料的任意系統。雖然在本範例實施例中，主機系統1000是以電腦系統來作說明，然而，在本發明另一範例實施例中主機系統1000可以是數位相機、攝影機、通信裝置、音訊播放器或視訊播放器等系統。例如，在主機系統為數位相機(攝影機)1310時，可複寫式非揮發性記憶體儲存裝置則為其所使用的SD卡1312、MMC卡1314、記憶棒(memory stick)1316、CF卡1318或嵌入式儲存裝置1320(如圖3所示)。嵌入式儲存裝置1320包括嵌入式多媒體卡(Embedded MMC,eMMC)。值得一提的是，嵌入式多媒體卡是直接耦接於主機系統的基板上。

圖4是繪示圖1所示的記憶體儲存裝置的概要方塊圖。

請參照圖4，記憶體儲存裝置100包括連接介面單元102、記憶體控制電路單元104與可複寫式非揮發性記憶體模組106。

在本範例實施例中，連接介面單元102是相容於序列先進附件(Serial Advanced Technology Attachment,SATA)標準。然而，必須瞭解的是，本發明不限於此，連接介面單元102亦可以是符合並列先進附件(Parallel Advanced Technology Attachment,PATA)標準、電氣和電子工程師協會(Institute of Electrical and Electronic Engineers,IEEE)1394標準、高速周邊零件連接介面(Peripheral Component Interconnect Express,PCI Express)標準、通用序列匯流排(Universal Serial Bus,USB)標準、超高速一代 (Ultra High Speed-I,UHS-I)介面標準、超高速二代(Ultra High Speed-II,UHS-II)介面標準、安全數位(Secure Digital,SD)介面標準、記憶棒(Memory Stick,MS)介面標準、多媒體儲存卡(Multi Media Card,MMC)介面標準、小型快閃(Compact Flash,CF)介面標準、整合式驅動電子介面(Integrated Device Electronics,IDE)標準或其他適合的標準。在本範例實施例中，連接介面單元可與記憶體控制電路單元封裝在一個晶片中，或佈設於一包含記憶體控制電路單元之晶片外。

記憶體控制電路單元104用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令，並且根據主機系統1000的指令在可複寫式非揮發性記憶體模組106中進行資料的寫入、讀取與抹除等運作。

可複寫式非揮發性記憶體模組106是耦接至記憶體控制電路單元104，並且用以儲存主機系統1000所寫入之資料。可複寫式非揮發性記憶體模組106具有實體抹除單元410(0)~410(N)。例如，實體抹除單元410(0)~410(N)可屬於同一個記憶體晶粒(die)或者屬於不同的記憶體晶粒。每一實體抹除單元分別具有複數個實體程式化單元，其中屬於同一個實體抹除單元之實體程式化單元可被獨立地寫入且被同時地抹除。在本範例實施例中，每一實體抹除單元是由64個實體程式化單元組成。然而，在本發明之其他範例實施例中，每一實體抹除單元是由128、256個實體程式化單元或其他任意個實體程式化單元所組成。

更詳細來說，實體抹除單元為抹除之最小單位。亦即，每一實體抹除單元含有最小數目之一併被抹除之記憶胞。實體程式化單元為程式化的最小單元。即，實體程式化單元為寫入資料的最小單元。每一實體程式化單元通常包括資料位元區與冗餘位元區。資料位元區包含多個實體存取位址用以儲存使用者的資料，而冗餘位元區用以儲存系統的資料(例如，控制資訊與錯誤更正碼)。在本範例實施例中，每一個實體程式化單元的資料位元區中會包含4個實體存取位址，且一個實體存取位址的大小為512位元組(byte)。然而，在其他範例實施例中，資料位元區中也可包含數目更多或更少的實體存取位址，本發明並不限制實體存取位址的大小以及個數。例如，在一範例實施例中，實體抹除單元為實體區塊，並且實體程式化單元為實體頁面或實體扇區，但本發明不以此為限。

在本範例實施例中，可複寫式非揮發性記憶體模組106為多階記憶胞(Multi Level Cell，MLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存2個位元資料的快閃記憶體模組)。然而，本發明不限於此，可複寫式非揮發性記憶體模組106亦可是單階記憶胞(Single Level Cell，SLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存1個位元資料的快閃記憶體模組)、複數階記憶胞(Trinary Level Cell，TLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存3個位元資料的快閃記憶體模組)、其他快閃記憶體模組或其他具有相同特性的記憶體模組。

圖5是根據本發明之一範例實施例所繪示之記憶體控制電路單元的概要方塊圖。

請參照圖5，記憶體控制電路單元104包括記憶體管理電路202、主機介面204、記憶體介面206、非揮發性隨機存取記憶體208及揮發性隨機存取記憶體209。

記憶體管理電路202用以控制記憶體控制電路單元104的整體運作。具體來說，記憶體管理電路202具有多個控制指令，並且在記憶體儲存裝置100運作時，此些控制指令會被執行以進行資料的寫入、讀取與抹除等運作。

在本範例實施例中，記憶體管理電路202的控制指令是以韌體型式來實作。例如，記憶體管理電路202具有微處理器單元(未繪示)與唯讀記憶體(未繪示)，並且此些控制指令是被燒錄至此唯讀記憶體中。當記憶體儲存裝置100運作時，此些控制指令會由微處理器單元來執行以進行資料的寫入、讀取與抹除等運作。

在本發明另一範例實施例中，記憶體管理電路202的控制指令亦可以程式碼型式儲存於可複寫式非揮發性記憶體模組106的特定區域(例如，記憶體模組中專用於存放系統資料的系統區)中。此外，記憶體管理電路202具有微處理器單元(未繪示)、唯讀記憶體(未繪示)及隨機存取記憶體(未繪示)。特別是，此唯讀記憶體具有驅動碼，並且當記憶體控制電路單元104被致能時，微處理器單元會先執行此驅動碼段來將儲存於可複寫式非揮發性記憶體模組106中之控制指令載入至記憶體管理電路202的隨機 存取記憶體中。之後，微處理器單元會運轉此些控制指令以進行資料的寫入、讀取與抹除等運作。

此外，在本發明另一範例實施例中，記憶體管理電路202的控制指令亦可以一硬體型式來實作。例如，記憶體管理電路202包括微控制器、記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路。記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路是耦接至微控制器。其中，記憶胞管理電路用以管理可複寫式非揮發性記憶體模組106的實體抹除單元；記憶體寫入電路用以對可複寫式非揮發性記憶體模組106下達寫入指令以將資料寫入至可複寫式非揮發性記憶體模組106中；記憶體讀取電路用以對可複寫式非揮發性記憶體模組106下達讀取指令以從可複寫式非揮發性記憶體模組106中讀取資料；記憶體抹除電路用以對可複寫式非揮發性記憶體模組106下達抹除指令以將資料從可複寫式非揮發性記憶體模組106中抹除；而資料處理電路用以處理欲寫入至可複寫式非揮發性記憶體模組106的資料以及從可複寫式非揮發性記憶體模組106中讀取的資料。以下對於記憶體管理電路202的說明可直接或間接套用至記憶體控制電路單元104。

主機介面204是耦接至記憶體管理電路202並且用以接收與識別主機系統1000所傳送的指令與資料。也就是說，主機系統1000所傳送的指令與資料會透過主機介面204來傳送至記憶體管理電路202。在本範例實施例中，主機介面204是相容於SATA 標準。然而，必須瞭解的是本發明不限於此，主機介面204亦可以是相容於PATA標準、IEEE 1394標準、PCI Express標準、USB標準、UHS-I介面標準、UHS-II介面標準、SD標準、MS標準、MMC標準、CF標準、IDE標準或其他適合的資料傳輸標準。

記憶體介面206是耦接至記憶體管理電路202並且用以存取可複寫式非揮發性記憶體模組106。也就是說，欲寫入至可複寫式非揮發性記憶體模組106的資料會經由記憶體介面206轉換為可複寫式非揮發性記憶體模組106所能接受的格式。

非揮發性隨機存取記憶體208是耦接至記憶體管理電路202，並且用以暫存來自於主機系統1000的資料。在一範例實施例中，非揮發性隨機存取記憶體208也可以暫存來自於可複寫式非揮發性記憶體模組106的資料。非揮發性隨機存取記憶體208例如是磁阻式隨機存取記憶體(Magnetoresistive Random Access Memory,MRAM)等不會因斷電或電壓供應不穩而遺失已儲存之資料的隨機存取記憶體。

揮發性隨機存取記憶體209是耦接至記憶體管理電路202，並且可用以暫存來自可複寫式非揮發性記憶體模組106的資料。揮發性隨機存取記憶體209包括動態隨機存取記憶體(Dynamic Random Access Memory,DRAM)與靜態隨機存取記憶體(Static Random Access Memory,SRAM)等會因斷電或電壓供應不穩而遺失已儲存之資料的隨機存取記憶體。此外，非揮發性隨機存取記憶體208的性能(例如，資料存取速度)普遍高於揮發性隨機存取記 憶體209的性能。反映於成本上，非揮發性隨機存取記憶體208的成本(例如，售價及/或製造成本)普遍也高於揮發性隨機存取記憶體209的成本。在本範例實施例中，揮發性隨機存取記憶體209之容量為非揮發性隨機存取記憶體208之容量的至少兩倍(例如，兩倍至十倍)或其他倍數。

非揮發性隨機存取記憶體208與揮發性隨機存取記憶體209是由記憶體管理電路202進行配置。在本範例實施例中，非揮發性隨機存取記憶體208與揮發性隨機存取記憶體209是以晶片組或系統單晶片(System on Chip,SoC)的方式實作在記憶體控制電路單元104內。然而，非揮發性隨機存取記憶體208及/或揮發性隨機存取記憶體209也可以是被獨立於記憶體控制電路單元104之外並且耦接至記憶體控制電路單元104，本發明不對其限制。

在本範例實施例中，非揮發性隨機存取記憶體208與揮發性隨機存取記憶體209是經由同一個雙倍資料率(Double Data Rate,DDR)介面或者類似的記憶體連接介面耦接至記憶體管理電路202。或者，在一範例實施例中，非揮發性隨機存取記憶體208與揮發性隨機存取記憶體209則是經由各別的記憶體連接介面耦接至記憶體管理電路202。

在一範例實施例中，記憶體控制電路單元104還包括電源管理電路210與錯誤檢查與校正電路212。

電源管理電路210是耦接至記憶體管理電路202並且用以控制記憶體儲存裝置100的電源。

錯誤檢查與校正電路212是耦接至記憶體管理電路202並且用以執行錯誤檢查與校正程序以確保資料的正確性。具體來說，當記憶體管理電路202從主機系統1000中接收到寫入指令時，錯誤檢查與校正電路212會為對應此寫入指令的資料產生對應的錯誤檢查與校正碼(Error Checking and Correcting Code,ECC Code)，並且記憶體管理電路202會將對應此寫入指令的資料與對應的錯誤檢查與校正碼寫入至可複寫式非揮發性記憶體模組106中。之後，當記憶體管理電路202從可複寫式非揮發性記憶體模組106中讀取資料時會同時讀取此資料對應的錯誤檢查與校正碼，並且錯誤檢查與校正電路212會依據此錯誤檢查與校正碼對所讀取的資料執行錯誤檢查與校正程序。

圖6與圖7是根據本發明之一範例實施例所繪示之管理實體抹除單元的範例示意圖。

請參照圖6，記憶體管理電路202會將實體抹除單元410(0)~410(N)邏輯地分組為資料區502、閒置區504、系統區506與取代區508。

邏輯上屬於資料區502與閒置區504的實體抹除單元是用以儲存來自於主機系統1000的資料。具體來說，資料區502的實體抹除單元是被視為已儲存資料的實體抹除單元，而閒置區504的實體抹除單元是用以替換資料區502的實體抹除單元。也就是說，當從主機系統1000接收到寫入指令與欲寫入之資料時，記憶體管理電路202會從閒置區504中提取實體抹除單元，並且將資 料寫入至所提取的實體抹除單元中，以替換資料區502的實體抹除單元。

邏輯上屬於系統區506的實體抹除單元是用以記錄系統資料。例如，系統資料包括關於可複寫式非揮發性記憶體模組的製造商與型號、可複寫式非揮發性記憶體模組的實體抹除單元數、每一實體抹除單元的實體程式化單元數等。

邏輯上屬於取代區508中的實體抹除單元是用於壞實體抹除單元取代程序，以取代損壞的實體抹除單元。具體來說，倘若取代區508中仍存有正常之實體抹除單元並且資料區502的實體抹除單元損壞時，記憶體管理電路202會從取代區508中提取正常的實體抹除單元來更換損壞的實體抹除單元。

特別是，資料區502、閒置區504、系統區506與取代區508之實體抹除單元的數量會依據不同的記憶體規格而有所不同。此外，必須瞭解的是，在記憶體儲存裝置100的運作中，實體抹除單元關聯至資料區502、閒置區504、系統區506與取代區508的分組關係會動態地變動。例如，當閒置區504中的實體抹除單元損壞而被取代區508的實體抹除單元取代時，則原本取代區508的實體抹除單元會被關聯至閒置區504。

請參照圖7，記憶體管理電路202會配置邏輯位址LBA(0)~LBA(D)以利於以上述輪替方式在儲存資料之實體抹除單元中進行資料存取。例如，當記憶體儲存裝置100被檔案系統(例如，FAT 32)格式化時，邏輯位址LBA(0)~LBA(D)分別地映射至資 料區502的實體抹除單元410(0)~410(F-1)。例如，記憶體管理電路202會建立邏輯位址-實體抹除單元映射表(logical address-physical erasing unit mapping table)，以記錄邏輯位址與實體抹除單元之間的映射關係。在此範例實施例中，每一個邏輯位址LBA(0)~LBA(D)的大小是相同於每一個實體抹除單元410(0)~410(F-1)的大小，並且邏輯位址亦可被稱為邏輯區塊位址(logical block address，LBA)。此外，在本發明之另一範例實施例中，邏輯位址LBA(0)~LBA(D)也可以是一個實體程式化單元的大小或是其他大小，本發明並不在此限。

記憶體管理電路202會將不可回復資料(以下稱第一資料)儲存於非揮發性隨機存取記憶體208，並且將可回復資料(以下稱第二資料)儲存於揮發性隨機存取記憶體209。在本範例實施例中，第一資料包括來自主機系統1000的寫入指令、對應於此寫入指令的寫入資料等使用者資料(user data)及根據此寫入指令而獲得的邏輯位址等對應於使用者資料的系統資料(system data)；第二資料包括從可複寫式非揮發性記憶體模組106中讀取出來的資料與可複寫式非揮發性記憶體模組106的管理表格，例如，邏輯位址-實體抹除單元映射表。

具體而言，對於第一資料與第二資料的分類是以資料可否從可複寫式非揮發性記憶體模組106中重新獲得作為判斷依據。例如，在發生突然的斷電或者電壓供應不穩等供電問題之後，若資料可從可複寫式非揮發性記憶體模組106中重新獲得，則此 資料為第二資料。反之，在發生突然的斷電或者電壓供應不穩等供電問題之後，若資料不可從可複寫式非揮發性記憶體模組106中重新獲得，則此資料為第一資料。此外，在一範例實施例中，也可另外將任何不容易自可複寫式非揮發性記憶體模組106中重新獲得的資料或較重要的資料作為第一資料而儲存在非揮發性隨機存取記憶體208中。

舉例來說，當記憶體管理電路202接收來自主機系統1000的寫入指令與對應於此寫入指令的寫入資料時，假設記憶體管理電路202根據此寫入指令獲得邏輯位址LBA(0)，並且邏輯位址LBA(0)映射至可複寫式非揮發性記憶體模組106中的實體抹除單元410(0)。記憶體管理電路202會將此寫入指令、對應於此寫入指令的寫入資料及邏輯位址LBA(0)儲存於作為緩衝(buffer)的非揮發性隨機存取記憶體208，並且經由非揮發性隨機存取記憶體208將此寫入資料寫入至實體抹除單元410(0)。

在一些情況下，當記憶體儲存裝置100斷電後重新上電時，記憶體管理電路202會自非揮發性隨機存取記憶體208讀取寫入不完全的寫入資料，以將此寫入資料中沒有被完整寫入的部分或者全部重新寫入至可複寫式非揮發性記憶體模組106。

舉例來說，當記憶體儲存裝置100斷電後重新上電時，記憶體管理電路202會判斷是否發生對應於此寫入資料的一寫入階段錯誤。此寫入階段錯誤例如是寫入資料被從非揮發性隨機存取記憶體208寫入至可複寫式非揮發性記憶體模組106的過程 中，因突然的斷電或電壓供應不穩等供電問題所造成的資料寫入不完全等錯誤。

例如，記憶體管理電路202可以判斷儲存於非揮發性隨機存取記憶體208中的寫入資料與可複寫式非揮發性記憶體模組106中的特定資料是否相異。若儲存於非揮發性隨機存取記憶體208中的寫入資料與可複寫式非揮發性記憶體模組106中的特定資料相異，表示可能是此寫入階段錯誤導致此寫入資料的至少一部分沒有被寫入至可複寫式非揮發性記憶體模組106中，因此，記憶體管理電路202判定發生對應於此寫入資料的寫入階段錯誤。

若記憶體管理電路202判定發生此寫入階段錯誤，記憶體管理電路202會從非揮發性隨機存取記憶體208中將此寫入階段錯誤有關的第一資料(例如，寫入指令、寫入資料及對應的邏輯位址)中沒有被完整寫入的部分或者全部重新寫入至可複寫式非揮發性記憶體模組106。也就是說，由於儲存在非揮發性隨機存取記憶體208中的第一資料不會因斷電等供電問題而遺失，因此即使先前對於可複寫式非揮發性記憶體模組106的資料寫入程序在執行過程中發生錯誤(例如，意外的中止)，相關的資料寫入程序還是可以在記憶體儲存裝置100斷電後重新上電時完成。

此外，執行上述寫入階段錯誤之判斷的時機點還可以是每一次記憶體儲存裝置100被啟動、開機、恢復平穩供電或者是任何記憶體管理電路202認為需要檢查資料寫入狀態時。

在一範例實施例中，會被儲存在非揮發性隨機存取記憶 體208的第一資料還包括接收狀態標記。此接收狀態標記對應於來自主機系統1000之寫入資料的資料接收狀態。透過查詢此資料接收狀態，記憶體管理電路202可得知來自主機系統1000之寫入資料是否已被完全接收至非揮發性隨機存取記憶體208中及/或此寫入資料的接收程度。當記憶體儲存裝置100斷電後重新上電時，記憶體管理電路202會透過此接收狀態標記來判斷是否發生對應於一寫入資料的接收階段錯誤。此接收階段錯誤導致此寫入資料的至少一部份沒有被儲存於非揮發性隨機存取記憶體208。也就是說，此接收階段錯誤例如是在記憶體儲存裝置100接收來自主機系統1000的寫入資料，並將此寫入資料儲存於非揮發性隨機存取記憶體208的過程中，因記憶體儲存裝置100突然的斷電或電壓供應不穩等供電問題所造成的資料儲存不完全(例如，寫入資料還沒有完全地從主機系統1000傳送至非揮發性隨機存取記憶體208就意外的結束)等錯誤。

若記憶體管理電路202判斷發生此接收階段錯誤，記憶體管理電路202會根據對應於此寫入資料的接收狀態標記，決定是否重新自主機系統1000接收完整的此寫入資料或者僅接收此寫入資料中尚未儲存至非揮發性隨機存取記憶體208的至少一部分。或者，在一範例實施例中，記憶體管理電路202則是會丟棄此寫入資料中已儲存於非揮發性隨機存取記憶體208中但沒有完整儲存的部份，並且可例如是重新自主機系統1000接收完整的此寫入資料。類似地，執行上述接收階段錯誤之判斷的時機點還可 以是每一次記憶體儲存裝置100被啟動、開機、恢復平穩供電或者是任何記憶體管理電路202認為需要檢查資料接收狀態時。

在一範例實施例中，記憶體管理電路202還會根據一斷電狀態標記判斷記憶體儲存裝置100前一次的斷電是否為異常斷電。此異常斷電例如是突然的斷電或電壓供應不穩而導致記憶體儲存裝置100不正常關機。此斷電狀態標記例如是在記憶體儲存裝置100每一次斷電或關機時由記憶體管理電路202產生，或者是僅在記憶體儲存裝置100發生異常斷電時由記憶體管理電路202產生。此外，此斷電狀態標記可以是儲存於可複寫式非揮發性記憶體模組106及/或非揮發性隨機存取記憶體208。

當記憶體管理電路202判定記憶體儲存裝置100前一次的斷電為異常斷電時，記憶體管理電路202可以自非揮發性隨機存取記憶體208讀取第一資料，以將先前可能沒有完整寫入至可複寫式非揮發性記憶體模組106的寫入資料寫入至可複寫式非揮發性記憶體模組106中。此外，當記憶體管理電路202判定記憶體儲存裝置100前一次的斷電為異常斷電時，記憶體管理電路202可以進一步判斷是否發生上述寫入階段錯誤，並在發生上述寫入階段錯誤時，根據非揮發性隨機存取記憶體208中的第一資料將此寫入階段錯誤所對應的寫入資料重新寫入至可複寫式非揮發性記憶體模組106中。此外，當記憶體管理電路202判定記憶體儲存裝置100前一次的斷電為異常斷電時，記憶體管理電路202也可以進一步判斷是否發生上述接收階段錯誤，並在發生上述接收 階段錯誤時，重新自主機系統1000接收對應於此接收階段錯誤的寫入資料等等。

此外，在一範例實施例中，會被儲存於揮發性隨機存取記憶體209中的第二資料還包括記憶體管理電路202對可複寫式非揮發性記憶體模組106執行一垃圾回收程序所獲得的回收資料。例如，在一些特定的時間點(例如，閒置區504中可用的實體抹除單元小於一特定數量時)，記憶體管理電路202會對可複寫式非揮發性記憶體模組106執行一垃圾回收程序，以自可複寫式非揮發性記憶體模組106中需要進行垃圾回收的多個實體抹除單元獲得一回收資料，並且將此回收資料儲存於揮發性隨機存取記憶體209。也就是說，假設此垃圾回收程序涉及實體抹除單元410(0)~410(F-1)，則記憶體管理電路202會將已寫入至實體抹除單元410(0)~410(F-1)中的資料作為此回收資料並將此回收資料儲存於揮發性隨機存取記憶體209，而不是儲存於非揮發性隨機存取記憶體208。藉此，即使發生突然的斷電或電壓供應不穩等供電問題而導致儲存於揮發性隨機存取記憶體209中的回收資料遺失，遺失的回收資料還是可以輕易地從可複寫式非揮發性記憶體模組106中重新獲得，而不需要使用成本較高的非揮發性隨機存取記憶體208來儲存此回收資料。

此外，關於儲存於非揮發性隨機存取記憶體208的資料之管理，在本範例實施例中，只要來自主機系統1000的寫入資料已被寫入至可複寫式非揮發性記憶體模組106中，則此寫入資料 就可以被移除或覆蓋。但是，在一範例實施例中，若可複寫式非揮發性記憶體模組106為多階記憶胞NAND型快閃記憶體模組時，即使來自主機系統1000的寫入資料已被寫入至可複寫式非揮發性記憶體模組106中，此寫入資料也不一定可以被移除或覆蓋。

一般來說，多階記憶胞NAND型快閃記憶體模組中的一個記憶胞中可儲存2個位元。更具體來說，同一個字元線(word line)上的多個記憶胞會組成一個上實體程式化單元與一個下實體程式化單元，並且每一個記憶胞中的兩個位元分別屬於不同的實體程式化單元。也就是說，每一個實體抹除單元包括的多個實體程式化單元會被分為多個下實體程式化單元與多個上實體程式化單元。在此稱一個下實體程式化單元與同一個字元線上的上實體程式化單元是彼此對應，以下不再贅述。一般來說，下實體程式化單元的寫入速度會大於上實體程式化單元的寫入速度，並且一個下實體程式化單元必須先被程式化以後所對應的上實體程式化單元才能被程式化。類似地，可複寫式非揮發性記憶體模組106也可以是複數階記憶胞NAND型快閃記憶體模組、其他快閃記憶體模組或其他具有相同特性的記憶體模組，而具有類似特性。

圖8是根據一範例實施例繪示實體抹除單元的示意圖。

請參照圖8，在此範例實施例中，實體抹除單元410(0)至少包括下實體程式化單元810A~813A與上實體程式化單元810B~813B。下實體程式化單元810A是對應於上實體程式化單元810B，下實體程式化單元811A是對應於上實體程式化單元811B， 以此類推。在此範例實施例中，記憶體管理電路202是依照一個程式化順序交錯地將資料寫入下實體程式化單元與上實體程式化單元。例如，圖8中每一個實體程式化單元中的數字便是表示此程式化順序。例如，下實體程式化單元810A與811A會先被程式化，接著上實體程式化單元810B、下實體程式化單元812A、上實體程式化單元811B、下實體程式化單元813A與上實體程式化單元812B會依序被程式化，以此類推。然而，記憶體管理電路202也可以依照其他的程式化順序來寫入資料。例如，資料可以是依序地被寫入至下實體程式化單元810A、上實體程式化單元810B、下實體程式化單元811A、上實體程式化單元811B與下實體程式化單元812A，或者是依照下實體程式化單元810A、811A、812A、813A、上實體程式化單元810B、811B、812B的順序來程式化等，本發明並不在此限。

在此範例實施例中，在來自主機系統1000的寫入資料被寫入至可複寫式非揮發性記憶體模組106之後，記憶體管理電路202還會判斷可複寫式非揮發性記憶體模組106中用來儲存此寫入資料的各個下實體程式化單元所對應上實體程式化單元是否皆已被使用，例如，同樣已被寫入此寫入資料或其他資料。若是，則記憶體管理電路202可以將儲存在非揮發性隨機存取記憶體208中的此寫入資料設定為可移除及/或可覆蓋，以在後續接收其他來自主機系統1000的寫入資料時可將儲存於非揮發性隨機存取記憶體208中的此寫入資料移除或覆蓋，增加可用空間。反之， 若可複寫式非揮發性記憶體模組106中用來儲存此寫入資料的某一個或一個以上的下實體程式化單元所對應上實體程式化單元尚未被使用，例如，沒有被寫入此寫入資料或其他資料，則記憶體管理電路202會持續維護儲存於非揮發性隨機存取記憶體208中的此寫入指令、對應於此寫入指令的寫入資料及邏輯位址。舉例來說，若此寫入資料的至少一部分被儲存於下實體程式化單元810A、811A、812A、813A、上實體程式化單元810B、811B及812B，並且上實體程式化單元813B沒有被寫入任何資料，則記憶體管理電路202會持續維護儲存於非揮發性隨機存取記憶體208中的此寫入指令、對應於此寫入指令的寫入資料及邏輯位址。例如，記憶體管理電路202可以將儲存在非揮發性隨機存取記憶體208中的此寫入資料設定為不可移除及/或不可覆蓋。

藉此，即使稍後將資料寫入至上實體程式化單元813B的行為或其他的程式化問題對下實體程式化單元813A造成影響，導至下實體程式化單元813A的資料儲存狀態改變，儲存在非揮發性隨機存取記憶體208中的此寫入資料也可以隨時被用來對下實體程式化單元813A執行檢查與回復。

圖9是根據本發明之一範例實施例所繪示的資料管理方法的流程圖。

請參照圖9，在步驟S902中，由記憶體控制電路單元104(或記憶體管理電路202)配置非揮發性隨機存取記憶體208與揮發性隨機存取記憶體209。

在步驟S904中，由記憶體控制電路單元104(或記憶體管理電路202)將第一資料儲存於非揮發性隨機存取記憶體208，其中第一資料包括來自主機系統1000的寫入資料。

在步驟S906中，由記憶體控制電路單元104(或記憶體管理電路202)將從可複寫式非揮發性記憶體模組106中讀取的第二資料儲存於揮發性隨機存取記憶體209。

在步驟S908中，當記憶體儲存裝置斷電後重新上電時，由記憶體控制電路單元104(或記憶體管理電路202)將第一資料從非揮發性隨機存取記憶體208寫入至可複寫式非揮發性記憶體模組106中。

值得注意的是，本發明不限制步驟S904與步驟S906的執行順序，並且圖9中各步驟可以實作為多個程式碼或是電路，本發明並不在此限。此外，圖9的方法可以搭配以上實施例使用，也可以單獨使用，本發明並不在此限。

綜上所述，本發明僅將較重要且難以重新從可複寫式非揮發性記憶體模組中獲得的資料(例如，來自主機系統的寫入指令、對應於寫入指令的寫入資料本身與邏輯位址)儲存於非揮發性隨機存取記憶體，而將其餘需要較多儲存空間且可重新從可複寫式非揮發性記憶體模組中獲得的資料(例如，邏輯位址-實體抹除單元映射表與垃圾回收程序的回收資料等)儲存於揮發性隨機存取記憶體，而可有效降低對於非揮發性隨機存取記憶體的容量需求並同時兼顧資料存取效能。當發生突然的斷電或電壓供應不穩等 供電問題時，儘管儲存在揮發性隨機存取記憶體中的資料可能會遺失，儲存在非揮發性隨機存取記憶體中的資料仍可在記憶體儲存裝置重新上電時使用，以完成先前未完成的資料儲存及/或寫入程序，或者重新執行資料儲存及/或寫入程序。此外，揮發性隨機存取記憶體中遺失的資料則可重新自可複寫式非揮發性記憶體模組中讀取。

也就是說，本發明將成本相對較高的非揮發性隨機存取記憶體與成本相對較低的揮發性隨機存取記憶體搭配使用，降低對於非揮發性隨機存取記憶體的容量需求與記憶體儲存裝置整體的製造成本。此外，本發明更有效改善長久以來因突然斷電或電壓供應不穩等供電問題而在記憶體儲存裝置中造成無法回復的資料寫入錯誤之困擾。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

S902、S904、S906、S908‧‧‧資料管理方法各步驟

Claims (25)

1. 一種資料管理方法，適用於一記憶體控制電路單元，該記憶體控制電路單元用以控制一可複寫式非揮發性記憶體模組，該資料管理方法包括：配置一非揮發性隨機存取記憶體與一揮發性隨機存取記憶體；將一第一資料儲存於該非揮發性隨機存取記憶體，其中該第一資料包括來自一主機系統的一寫入資料；將從該可複寫式非揮發性記憶體模組中讀取的一第二資料儲存於該揮發性隨機存取記憶體；以及當一記憶體儲存裝置斷電後重新上電時，將該第一資料從該非揮發性隨機存取記憶體寫入至該可複寫式非揮發性記憶體模組中。
2. 如申請專利範圍第1項所述的資料管理方法，其中該第一資料更包括至少一邏輯位址與來自該主機系統的一寫入指令，該至少一邏輯位址映射至該可複寫式非揮發性記憶體模組的至少一實體抹除單元，並且將該第一資料儲存於該非揮發性隨機存取記憶體的步驟包括：接收來自該主機系統的該寫入指令與對應於該寫入指令的該寫入資料，並根據該寫入指令獲得該至少一邏輯位址；將該寫入指令、對應於該寫入指令的該寫入資料及該至少一邏輯位址儲存於該非揮發性隨機存取記憶體；以及 經由該非揮發性隨機存取記憶體將該寫入資料寫入至該可複寫式非揮發性記憶體模組的該至少一實體抹除單元。
3. 如申請專利範圍第2項所述的資料管理方法，其中該至少一實體抹除單元包括多個下實體程式化單元與對應於該些下實體程式化單元的多個上實體程式化單元，並且該資料管理方法更包括：當該寫入資料的至少一部分被儲存於該些下實體程式化單元中的一第一下實體程式化單元，並且對應於該第一下實體程式化單元的一第一上實體程式化單元尚未被寫入資料時，持續維護儲存於該非揮發性隨機存取記憶體中的該寫入指令、該寫入資料及該至少一邏輯位址。
4. 如申請專利範圍第1項所述的資料管理方法，其中當該記憶體儲存裝置斷電後重新上電時，將該第一資料從該非揮發性隨機存取記憶體寫入至該可複寫式非揮發性記憶體模組中的步驟包括：判斷是否發生對應於該寫入資料的一寫入階段錯誤，其中該寫入階段錯誤導致該第一資料的至少一部分或全部沒有被寫入至該可複寫式非揮發性記憶體模組；以及若發生該寫入階段錯誤，將該第一資料的該至少一部分或全部寫入至該可複寫式非揮發性記憶體模組中。
5. 如申請專利範圍第4項所述的資料管理方法，其中判斷是否發生對應於該寫入資料的該寫入階段錯誤之步驟包括： 判斷儲存於該非揮發性隨機存取記憶體中的該寫入資料與該可複寫式非揮發性記憶體模組中的一特定資料是否相異；以及若儲存於該非揮發性隨機存取記憶體中的該寫入資料與該可複寫式非揮發性記憶體模組中的該特定資料相異，判定發生對應於該寫入資料的該寫入階段錯誤。
6. 如申請專利範圍第1項所述的資料管理方法，其中該第一資料更包括對應於該寫入資料的接收狀態的一接收狀態標記，並且當該記憶體儲存裝置斷電後重新上電時，將該第一資料從該非揮發性隨機存取記憶體寫入至該可複寫式非揮發性記憶體模組中的步驟包括：判斷是否發生對應於該寫入資料的一接收階段錯誤，其中該接收階段錯誤導致該第一資料的至少一部份或全部沒有被儲存於該非揮發性隨機存取記憶體；以及若發生該接收階段錯誤，根據該接收狀態標記，決定是否重新自該主機系統接收該第一資料的該至少一部分或全部。
7. 如申請專利範圍第1項所述的資料管理方法，其中當該記憶體儲存裝置斷電後重新上電時，將該第一資料從該非揮發性隨機存取記憶體寫入至該可複寫式非揮發性記憶體模組中的步驟包括：根據一斷電狀態標記判斷該斷電是否為一異常斷電，其中該斷電狀態標記儲存於該可複寫式非揮發性記憶體模組及/或該非揮發性隨機存取記憶體；以及 當該斷電為該異常斷電時，將該第一資料從該非揮發性隨機存取記憶體寫入至該可複寫式非揮發性記憶體模組中。
8. 如申請專利範圍第1項所述的資料管理方法，其中該第二資料包括一邏輯位址-實體抹除單元映射表，並且該邏輯位址-實體抹除單元映射表記載多個邏輯位址與該可複寫式非揮發性記憶體模組之多個實體抹除單元的一映射關係。
9. 如申請專利範圍第1項所述的資料管理方法，其中將從該可複寫式非揮發性記憶體模組中讀取的該第二資料儲存於該揮發性隨機存取記憶體的步驟包括：對該可複寫式非揮發性記憶體模組執行一垃圾回收程序，以自該可複寫式非揮發性記憶體模組之多個實體抹除單元獲得一回收資料；以及將該回收資料儲存於該揮發性隨機存取記憶體。
10. 一種記憶體儲存裝置，包括：一連接器，用以耦接至一主機系統；一可複寫式非揮發性記憶體模組；一非揮發性隨機存取記憶體；一揮發性隨機存取記憶體；以及一記憶體控制電路單元，耦接至該連接器、該非揮發性隨機存取記憶體、該揮發性隨機存取記憶體與該可複寫式非揮發性記憶體模組，該記憶體控制電路單元用以將一第一資料儲存於該非揮發性 隨機存取記憶體，其中該第一資料包括來自該主機系統的一寫入資料，該記憶體控制電路單元更用以從該可複寫式非揮發性記憶體模組中讀取的一第二資料儲存於該揮發性隨機存取記憶體，當該記憶體儲存裝置斷電後重新上電時，該記憶體控制電路單元更用以將該第一資料從該非揮發性隨機存取記憶體寫入至該可複寫式非揮發性記憶體模組中。
11. 如申請專利範圍第10項所述的記憶體儲存裝置，其中該第一資料更包括至少一邏輯位址與來自該主機系統的一寫入指令，並且該至少一邏輯位址映射至該可複寫式非揮發性記憶體模組的至少一實體抹除單元，並且該記憶體控制電路單元用以將該第一資料儲存於該非揮發性隨機存取記憶體的步驟包括：該記憶體控制電路單元更用以接收來自該主機系統的該寫入指令與對應於該寫入指令的該寫入資料，並根據該寫入指令獲得該至少一邏輯位址，該記憶體控制電路單元更用以將該寫入指令、對應於該寫入指令的該寫入資料及該至少一邏輯位址儲存於該非揮發性隨機存取記憶體，該記憶體控制電路單元更用以經由該非揮發性隨機存取記憶體將該寫入資料寫入至該可複寫式非揮發性記憶體模組的該至少一實體抹除單元。
12. 如申請專利範圍第11項所述的記憶體儲存裝置，其中該 至少一實體抹除單元包括多個下實體程式化單元與對應於該些下實體程式化單元的多個上實體程式化單元，當該寫入資料的至少一部分被儲存於該些下實體程式化單元中的一第一下實體程式化單元，並且對應於該第一下實體程式化單元的一第一上實體程式化單元尚未被寫入資料時，該記憶體控制電路單元更用以持續維護儲存於該非揮發性隨機存取記憶體中的該寫入指令、該寫入資料及該至少一邏輯位址。
13. 如申請專利範圍第10項所述的記憶體儲存裝置，其中該記憶體控制電路單元更用以判斷是否發生對應於該寫入資料的一寫入階段錯誤，其中該寫入階段錯誤導致該第一資料的至少一部分或全部沒有被寫入至該可複寫式非揮發性記憶體模組，若發生該寫入階段錯誤，該記憶體控制電路單元更用以將該第一資料的該至少一部分或全部寫入至該可複寫式非揮發性記憶體模組中。
14. 如申請專利範圍第13項所述的記憶體儲存裝置，其中該記憶體控制電路單元更用以判斷儲存於該非揮發性隨機存取記憶體中的該寫入資料與該可複寫式非揮發性記憶體模組中的一特定資料是否相異，若儲存於該非揮發性隨機存取記憶體中的該寫入資料與該可複寫式非揮發性記憶體模組中的該特定資料相異，該記憶體控制電路單元判定發生對應於該寫入資料的該寫入階段錯誤。
15. 如申請專利範圍第10項所述的記憶體儲存裝置，其中該 第一資料更包括對應於該寫入資料的一接收狀態的一接收狀態標記，該記憶體控制電路單元更用以判斷是否發生對應於該寫入資料的一接收階段錯誤，其中該接收階段錯誤導致該第一資料的至少一部份或全部沒有被儲存於該非揮發性隨機存取記憶體，若發生該接收階段錯誤，該記憶體控制電路單元更用以根據該接收狀態標記，決定是否重新自該主機系統接收該第一資料的該至少一部分或全部。
16. 如申請專利範圍第10項所述的記憶體儲存裝置，其中該記憶體控制電路單元更用以根據一斷電狀態標記判斷該斷電是否為一異常斷電，其中該斷電狀態標記儲存於該可複寫式非揮發性記憶體模組及/或該非揮發性隨機存取記憶體，當該斷電為該異常斷電時，該記憶體控制電路單元更用以將該第一資料從該非揮發性隨機存取記憶體寫入至該可複寫式非揮發性記憶體模組中。
17. 如申請專利範圍第10項所述的記憶體儲存裝置，其中該第二資料包括一邏輯位址-實體抹除單元映射表，並且該邏輯位址-實體抹除單元映射表記載多個邏輯位址與該可複寫式非揮發性記憶體模組之多個實體抹除單元的一映射關係。
18. 如申請專利範圍第10項所述的記憶體儲存裝置，其中該記憶體控制電路單元更用以對該可複寫式非揮發性記憶體模組執行一垃圾回收程序，以自該可複寫式非揮發性記憶體模組之多個 實體抹除單元獲得一回收資料，該記憶體控制電路單元更用以將該回收資料儲存於該揮發性隨機存取記憶體。
19. 如申請專利範圍第10項所述的記憶體儲存裝置，其中該揮發性隨機存取記憶體之容量為該非揮發性隨機存取記憶體之容量的至少二倍。
20. 一種記憶體控制電路單元，用於控制一可複寫式非揮發性記憶體模組，該記憶體控制電路單元包括：一主機介面，用以耦接至一主機系統；一記憶體介面，用以耦接至該可複寫式非揮發性記憶體模組；一非揮發性隨機存取記憶體；一揮發性隨機存取記憶體；以及一記憶體管理電路，耦接至該主機介面、該記憶體介面、該非揮發性隨機存取記憶體與該揮發性隨機存取記憶體，該記憶體管理電路用以將一第一資料儲存於該非揮發性隨機存取記憶體，其中該第一資料包括來自該主機系統的一寫入資料，該記憶體管理電路更用以從該可複寫式非揮發性記憶體模組中讀取的一第二資料儲存於該揮發性隨機存取記憶體，當一記憶體儲存裝置斷電後重新上電時，該記憶體管理電路更用以將該第一資料從該非揮發性隨機存取記憶體寫入至該可複寫式非揮發性記憶體模組中。
21. 如申請專利範圍第20項所述的記憶體控制電路單元，其 中該第一資料更包括至少一邏輯位址與來自該主機系統的一寫入指令，並且該至少一邏輯位址映射至該可複寫式非揮發性記憶體模組的至少一實體抹除單元，並且該記憶體管理電路用以將該第一資料儲存於該非揮發性隨機存取記憶體的步驟包括：該記憶體管理電路更用以接收來自該主機系統的該寫入指令與對應於該寫入指令的該寫入資料，並根據該寫入指令獲得該至少一邏輯位址，該記憶體管理電路更用以將該寫入指令、對應於該寫入指令的該寫入資料及該至少一邏輯位址儲存於該非揮發性隨機存取記憶體，該記憶體管理電路更用以經由該非揮發性隨機存取記憶體將該寫入資料寫入至該可複寫式非揮發性記憶體模組的該至少一實體抹除單元。
22. 如申請專利範圍第21項所述的記憶體控制電路單元，其中該至少一實體抹除單元包括多個下實體程式化單元與對應於該些下實體程式化單元的多個上實體程式化單元，當該寫入資料的至少一部分被儲存於該些下實體程式化單元中的一第一下實體程式化單元，並且對應於該第一下實體程式化單元的一第一上實體程式化單元尚未被寫入資料時，該記憶體管理電路更用以持續維護儲存於該非揮發性隨機存取記憶體中的該寫入指令、該寫入資料及該至少一邏輯位址。
23. 如申請專利範圍第20項所述的記憶體控制電路單元，其 中該記憶體管理電路更用以判斷是否發生對應於該寫入資料的一寫入階段錯誤，其中該寫入階段錯誤導致該第一資料的至少一部分或全部沒有被寫入至該可複寫式非揮發性記憶體模組，若發生該寫入階段錯誤，該記憶體管理電路更用以將該第一資料的該至少一部分或全部寫入至該可複寫式非揮發性記憶體模組中。
24. 如申請專利範圍第20項所述的記憶體控制電路單元，其中該第一資料更包括對應於該寫入資料的一接收狀態的一接收狀態標記，該記憶體管理電路更用以判斷是否發生對應於該寫入資料的一接收階段錯誤，其中該接收階段錯誤導致該第一資料的至少一部份或全部沒有被儲存於該非揮發性隨機存取記憶體，若發生該接收階段錯誤，該記憶體管理電路更用以根據該接收狀態標記，決定是否重新自該主機系統接收該第一資料的該至少一部分或全部。
25. 如申請專利範圍第20項所述的記憶體控制電路單元，其中該記憶體管理電路更用以根據一斷電狀態標記判斷該斷電是否為一異常斷電，其中該斷電狀態標記儲存於該可複寫式非揮發性記憶體模組及/或該非揮發性隨機存取記憶體，當該斷電為該異常斷電時，該記憶體管理電路更用以將該第一資料從該非揮發性隨機存取記憶體寫入至該可複寫式非揮發性記憶體模組中。