CN102567221B - 数据管理方法、存储器控制器与存储器储存装置 - Google Patents

Abstract

本发明提出一种数据管理方法、存储器控制器与存储器储存装置。本方法包括将可复写式非易失性存储器模组的实体单元至少分组为数据区与闲置区。本方法亦包括配置多个逻辑单元以映射数据区的实体单元。本方法也包括接收至少两笔更新数据，其中此至少两笔更新数据对应逻辑单元的不同逻辑页面。本方法还包括从闲置区中提取一个实体单元，以及将上述至少两笔更新数据写入至所提取的实体单元的同一个实体页面。基此，可提高实体单元的储存空间的使用效率。

Description

数据管理方法、存储器控制器与存储器储存装置

技术领域

本发明涉及一种数据管理方法，且尤其涉及一种用于写入数据至可复写式非易失性存储器的实体区块的数据管理方法及使用此方法的存储器控制器与存储器储存装置。

背景技术

数码相机、手机与MP3在这几年来的成长十分迅速，使得消费者对储存媒体的需求也急速增加。由于可复写式非易失性存储器(rewritablenon-volatile memory)具有数据非易失性、省电、体积小、无机械结构、读写速度快等特性，最适于可携式电子产品，例如笔记型电脑。固态硬盘就是一种以快闪存储器作为储存媒体的储存装置。因此，近年快闪存储器产业成为电子产业中相当热门的一环。

快闪存储器模组的存储器子模组具有多个实体单元，每一实体单元是由一个或多个实体区块(physical block)所组成，且每一实体区块具有多个实体页面(physical page)，其中在实体区块中写入数据时必须依据实体页面的顺序依序地写入数据。此外，已被写入数据的实体页面并需先被抹除后才能再次用于写入数据。特别是，实体区块为抹除的最小单位，并且实体页面为程式化(亦称写入)的最小单元。因此，在快闪存储器模组的管理中，实体单元会被区分为数据区与闲置区。

数据区的实体单元是用以储存主机系统所储存的数据。具体来说，存储器储存装置中的存储器管理电路会将主机系统所存取的逻辑存取地址转换为逻辑单元的逻辑页面并且将逻辑单元的逻辑页面映射至数据区的实体单元的实体页面。也就是说，快闪存储器模组的管理上数据区的实体单元是被视为已被使用的实体单元(例如，已储存主机系统所写入的数据)。例如，存储器管理电路会使用逻辑单元-实体单元映射表来记载逻辑单元与数据区的实体单元的映射关系，其中逻辑单元中的逻辑页面是依序地对应所映射的实体单元的实体页面。

闲置区的实体单元是用以轮替数据区中的实体单元。具体来说，如上所述，已写入数据的实体区块必须被抹除后才可再次用于写入数据，因此，闲置区的实体单元是被设计用于写入更新数据以替换映射逻辑单元的实体单元。基此，在闲置区中的实体单元为空或可使用的实体单元，即无记录数据或标记为已没用的无效数据。

也就是说，数据区与闲置区的实体单元是以轮替方式来映射逻辑单元，以储存主机系统所写入的数据。例如，存储器储存装置的存储器管理电路会从闲置区中提取一个或多个实体单元作为轮替的实体单元，并且当主机系统欲写入更新数据的逻辑存取地址是对应某一逻辑单元的某一逻辑页面时，存储器储存装置的存储器管理电路会将此更新数据写入至轮替的实体单元的实体页面中。

此外，存储器管理电路会在所写入的实体页面的冗余区中记录此实体页面储存某一逻辑页面的更新数据，并且在数据区中原先映射此逻辑页面的实体页面会被标记为无效。特别是，倘若在闲置区中可用的实体单元的数目少于一预设门槛值时，在执行写入指令时存储器管理电路必须进行数据合并(Merge)程序，以避免闲置区的实体单元被耗尽(exhaust)。具体来说，在数据合并程序中，存储器管理电路会从闲置区中提取一个空的实体单元，将在轮替的实体单元以及数据区的实体单元中属于同一个逻辑单元的有效数据复制至所提取的实体单元中，由此所储存数据皆为无效数据的轮替实体单元与数据区中的实体单元就可被抹除并关联至闲置区。

因快闪存储器制程上的进步，使得每一实体区块的实体页面的设计容量有变大的趋势。以现行的快闪存储器为例，其每一实体页面的容量多为8千位元组(Kilobyte；KB)。然而，主机系统传送至储存装置的写入数据通常是以4KB为单位，故每当主机系统写入一笔4KB的数据至实体单元的某一8KB的实体页面时，被写入4KB数据的实体页面就会有另外的4KB空间没有被使用到，而造成实体单元的储存空间的浪费。

发明内容

本发明提供一种数据管理方法、存储器控制器与存储器储存装置，其能够在实体单元的同一个实体页面中写入两笔对应至不同逻辑页面的更新数据，以提高全域混乱实体单元的储存空间的使用效率。

本发明实施例提出一种数据管理方法，用于管理写入至一可复写式非易失性存储器模组的数据，其中此可复写式非易失性存储器模组具有多个实体单元，并且每一实体单元具有多个实体页面。本数据管理方法包括配置多个逻辑单元以映射部分的实体单元。本数据管理方法也包括建立逻辑单元-实体单元映射表以记录逻辑单元与上述部分的实体单元之间的映射关系。本数据管理方法也包括接收至少两笔更新数据，其中此至少两笔更新数据对应上述逻辑页面之中的不同逻辑页面。数据管理方法还包括从上述实体单元中提取一个实体单元。本数据管理方法还包括将上述的至少两笔更新数据写入至所提取的实体单元的同一个实体页面。

在本发明的一实施例中，被写入上述的至少两笔更新数据的实体页面包括第一记录区、第二记录区、第三记录区以及第四记录区。第一记录区及第二记录区用以记录上述的至少两笔更新数据的中的第一笔更新数据，第三记录区及第四记录区用以记录上述的至少两笔更新数据的中的第二笔更新数据。

在本发明的一实施例中，上述的第一笔更新数据所对应的逻辑存取地址被记录于第一记录区，第二笔更新数据所对应的逻辑存取地址的第一部分被记录于第二记录区，第二笔更新数据所对应的逻辑存取地址的第二部分被记录于第三记录区。

在本发明的一实施例中，上述的第一记录区另记录第一笔更新数据的偏移(offset)及遮罩(mask)，而第四记录区另记录第二笔更新数据的偏移及遮罩。

在本发明的一实施例中，上述被写入至少两笔更新数据的实体页面包括第一记录区及第二记录区。第一记录区用以记录上述至少两笔更新数据之中的第一笔更新数据，而第二记录区用以记录上述至少两笔更新数据之中的第二笔更新数据。

在本发明的一实施例中，上述第一笔更新数据所对应的逻辑存取地址以及第二笔更新数据所对应的逻辑存取地址都被记录于第一记录区。

在本发明的一实施例中，上述被提取的实体单元为一全域混乱实体单元。

本发明范例实施例提出一种存储器控制器，用于管理一可复写式非易失性存储器模组，其中此可复写式非易失性存储器模组具有多个实体单元，而每一该些实体单元具有多个实体页面。本存储器控制器包括主机接口、存储器接口与存储器管理电路。主机接口用以耦接至主机系统，并且存储器接口用以耦接至可复写式非易失性存储器模组。存储器管理电路耦接至此主机接口与此存储器接口，并且用以配置多个逻辑单元以映射部分的实体单元，并且建立逻辑单元-实体单元映射表以记录逻辑单元与上述部分的实体单元之间的一映射关系。存储器管理电路还用以接收至少两笔更新数据，而上述的至少两笔更新数据对应上述逻辑页面之中的不同逻辑页面。存储器管理电路还用以从上述实体单元中提取实体单元。存储器管理电路还用以将上述的至少两笔更新数据写入至所提取的实体单元的同一个实体页面。

本发明实施例提出一种存储器储存装置，其包括连接器、可复写式非易失性存储器模组与存储器控制器。可复写式非易失性存储器模组具有多个实体单元。存储器控制器耦接至此可复写式非易失性存储器模组与此连接器，并且用以配置多个逻辑单元以映射部分的实体单元，并且建立逻辑单元-实体单元映射表以记录逻辑单元与上述部分的实体单元之间的映射关系。存储器控制器还用以自主机系统接收至少两笔更新数据，而此至少两笔更新数据对应上述逻辑页面之中的不同逻辑页面。存储器控制器还用以从上述实体单元中提取实体单元。存储器控制器还用以将上述的至少两笔更新数据写入至所提取的实体单元的同一个实体页面。

基于上述，本发明实施例能够在实体单元的同一个实体页面中写入两笔对应至不同逻辑页面的更新数据，以提高实体单元的储存空间的使用效率。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1A是根据本发明第一实施例所示出的主机系统与存储器储存装置。

图1B是根据本发明实施例所示出的电脑、输入/输出装置与存储器储存装置的示意图。

图1C是根据本发明另一实施例所示出的主机系统与存储器储存装置的示意图。

图2是绘示图1A所示的存储器储存装置的概要方框图。

图3是根据本发明第一实施例所示出的存储器控制器的概要方框图。

图4A是根据本发明第一实施例所示出的可复写式非易失性存储器模组的概要方框图。

图4B是根据本发明第一实施例所示出的实体区块的实体页面的范例示意图。

图4C是根据本发明另一实施例所示出的实体区块的实体页面的范例示意图。

图4D是根据本发明另一实施例所示出的实体区块的实体页面的范例示意图。

图5A与图5B是根据本发明第一实施例所示出的管理实体区块的范例示意图。

图6A-6I是根据本发明第一实施例所示出写入数据的范例示意图。

图6J与6K是根据本发明第一实施例所示出写入数据与执行数据合并程序的范例示意图。

图7是根据本发明第一实施例所出示的数据管理方法的流程图。

主要元件符号说明：

1000：主机系统

1100：电脑

1102：微处理器

1104：随机存取存储器

1106：输入/输出装置

1108：系统总线

1110：数据传输接口

1202：鼠标

1204：键盘

1206：显示器

1208：打印机

1212：随身碟

1214：记忆卡

1216：固态硬盘

1310：数码相机

1312：SD卡

1314：MMC卡

1316：记忆棒

1318：CF卡

1320：嵌入式储存装置

100：存储器储存装置

102：连接器

104：存储器控制器

106：可复写式非易失性存储器模组

202：存储器管理电路

204：主机接口

206：存储器接口

252：缓冲存储器

254：电源管理电路

256：错误检查与校正电路

410：第一存储器子模组

420：第二存储器子模组

410a：数据总线

420a：数据总线

410(0)-410(N)、420(0)-420(N)：实体区块

430：实体页面

432、440：第一记录区

434、450：第二记录区

460：第三记录区

470：第四记录区

480、480’：数据位元区

490、490’：冗余位元区

502：数据区

504：闲置区

506：系统区

508：取代区

610(0)-610(S-1)：实体单元

710(0)-710(H)：逻辑单元

S702～S710：数据管理方法的步骤

ID0～ID19：初始数据

UD1～UD15：更新数据

具体实施方式

为了能够提高实体单元的储存空间的使用效率，本发明提出一种数据管理方法，其将两笔对应至不同逻辑存取地址的更新数据写入至实体单元的同一个实体页面中。以下将以数个实施例来详细地描述本发明。

[第一实施例]

一般而言，存储器储存装置(亦称，存储器储存系统)包括可复写式非易失性存储器模组与控制器(亦称，控制电路)。通常存储器储存装置是与主机系统一起使用，以使主机系统可将数据写入至存储器储存装置或从存储器储存装置中读取数据。

图1A是根据本发明第一实施例所示出的主机系统与存储器储存装置。

请参照图1A，主机系统1000一般包括电脑1100与输入/输出(input/output，I/O)装置1106。电脑1100包括微处理器1102、随机存取存储器(random access memory，RAM)1104、系统总线1108与数据传输接口1110。输入/输出装置1106包括如图1B的鼠标1202、键盘1204、显示器1206与打印机1208。必须了解的是，图1B所示的装置非限制输入/输出装置1106，输入/输出装置1106可还包括其他装置。

在本发明实施例中，存储器储存装置100是通过数据传输接口1110与主机系统1000的其他元件耦接。藉由微处理器1102、随机存取存储器1104与输入/输出装置1106的运作可将数据写入至存储器储存装置100或从存储器储存装置100中读取数据。例如，存储器储存装置100可以是如图1B所示的随身碟1212、记忆卡1214或固态硬盘(Solid State Drive，SSD)1216等的可复写式非易失性存储器储存装置。

一般而言，主机系统1000为可实质地与存储器储存装置100配合以储存数据的任意系统。虽然在本实施例中，主机系统1000是以电脑系统来作说明，然而，在本发明另一实施例中主机系统1000可以是数码相机、摄影机、通信装置、音频播放器或视频播放器等系统。例如，在主机系统为数码相机(摄影机)1310时，可复写式非易失性存储器储存装置则为其所使用的SD卡1312、MMC卡1314、记忆棒(memory stick)1316、CF卡1318或嵌入式储存装置1320(如图1C所示)。嵌入式储存装置1320包括嵌入式多媒体卡(EmbeddedMMC，eMMC)。值得一提的是，嵌入式多媒体卡是直接耦接于主机系统的基板上。

图2是绘示图1A所示的存储器储存装置的概要方框图。

请参照图2，存储器储存装置100包括连接器102、存储器控制器104与可复写式非易失性存储器模组106。

在本实施例中，连接器102是相容于序列先进附件(Serial AdvancedTechnology Attachment，SATA)标准。然而，必须了解的是，本发明不限于此，连接器102亦可以是符合电气和电子工程师协会(Institute ofElectrical and Electronic Engineers，IEEE)1394标准、高速周边零件连接接口(Peripheral Component Interconnect Express，PCI Express)标准、通用序列总线(Universal Serial Bus，USB)标准、安全数位(SecureDigital，SD)接口标准、记忆棒(Memory Stick，MS)接口标准、多媒体储存卡(Multi Media Card，MMC)接口标准、小型快闪(Compact Flash，CF)接口标准、整合式驱动电子接口(Integrated Device Electronics，IDE)标准或其他适合的标准。

存储器控制器104用以执行以硬体型式或韧体型式实作的多个逻辑门或控制指令，并且根据主机系统1000的指令在可复写式非易失性存储器模组106中进行数据的写入、读取与抹除等运作。在本实施例中，存储器控制器104用以根据本发明实施例的数据管理方法来管理储存于可复写式非易失性存储器模组106的数据。根据本发明实施例的数据管理方法将于以下配合附图作详细说明。

可复写式非易失性存储器模组106是耦接至存储器控制器104，并且用以储存主机系统1000所写入的数据。在本实施例中，可复写式非易失性存储器模组106为多层记忆胞(Multi Level Cell，MLC)NAND快闪存储器模组。然而，本发明不限于此，可复写式非易失性存储器模组106亦可是单层记忆胞(Single Level Cell，SLC)NAND快闪存储器模组、其他快闪存储器模组或其他具有相同特性的存储器模组。

图3是根据本发明第一实施例所示出的存储器控制器的概要方框图。

请参照图3，存储器控制器104包括存储器管理电路202、主机接口204与存储器接口206。

存储器管理电路202用以控制存储器控制器104的整体运作。具体来说，存储器管理电路202具有多个控制指令，并且在存储器储存装置100运作时，此些控制指令会被执行以根据本实施例的数据管理方法来管理储存于可复写式非易失性存储器模组106中的数据。

在本实施例中，存储器管理电路202的控制指令是以韧体型式来实作。例如，存储器管理电路202具有微处理器单元(未出示)与只读存储器(未示出)，并且此些控制指令是被烧录至此只读存储器中。当存储器储存装置100运作时，此些控制指令会由微处理器单元来执行以完成根据本发明实施例的数据管理方法。

在本发明另一实施例中，存储器管理电路202的控制指令亦可以程式码型式储存于可复写式非易失性存储器模组106的特定区域(例如，存储器模组中专用于存放系统数据的系统区)中。此外，存储器管理电路202具有微处理器单元(未示出)、只读存储器(未出示)及随机存取存储器(未示出)。特别是，此只读存储器具有驱动码段，并且当存储器控制器104被致能时，微处理器单元会先执行此驱动码段来将储存于可复写式非易失性存储器模组106中的控制指令载入至存储器管理电路202的随机存取存储器中。之后，微处理器单元会运转此些控制指令以执行本发明实施例的数据管理方法。此外，在本发明另一实施例中，存储器管理电路202的控制指令亦可以一硬体型式来实作。

主机接口204是耦接至存储器管理电路202并且用以接收与识别主机系统1000所传送的指令与数据。也就是说，主机系统1000所传送的指令与数据会通过主机接口204来传送至存储器管理电路202。在本实施例中，主机接口204是相容于SATA标准。然而，必须了解的是本发明不限于此，主机接口204亦可以是相容于PATA标准、IEEE 1394标准、PCI Express标准、USB标准、SD标准、MS标准、MMC标准、CF标准、IDE标准或其他适合的数据传输标准。

存储器接口206是耦接至存储器管理电路202并且用以存取可复写式非易失性存储器模组106。也就是说，欲写入至可复写式非易失性存储器模组106的数据会经由存储器接口206转换为可复写式非易失性存储器模组106所能接受的格式。

在本发明一实施例中，存储器控制器104还包括缓冲存储器252。缓冲存储器252是耦接至存储器管理电路202并且用以暂存来自于主机系统1000的数据与指令或来自于可复写式非易失性存储器模组106的数据。

在本发明一实施例中，存储器控制器104还包括电源管理电路254。电源管理电路254是耦接至存储器管理电路202并且用以控制存储器储存装置100的电源。

在本发明一实施例中，存储器控制器104还包括错误检查与校正电路256。错误检查与校正电路256是耦接至存储器管理电路202并且用以执行错误检查与校正程序以确保数据的正确性。具体来说，当存储器管理电路202从主机系统1000中接收到写入指令时，错误检查与校正电路256会为对应此写入指令的数据产生对应的错误检查与校正码(Error Checking andCorrecting Code，ECC Code)，并且存储器管理电路202会将对应此写入指令的数据与对应的错误检查与校正码写入至可复写式非易失性存储器模组106中。之后，当存储器管理电路202从可复写式非易失性存储器模组106中读取数据时会同时读取此数据对应的错误检查与校正码，并且错误检查与校正电路256会依据此错误检查与校正码对所读取的数据执行错误检查与校正程序。

图4A是根据本发明第一实施例所示出的可复写式非易失性存储器模组的概要方框图。

请参照图4A，可复写式非易失性存储器模组106包括第一存储器子模组410与第二存储器子模组420。例如，第一存储器子模组410与第二存储器子模组420分别地为存储器晶粒(die)。第一存储器子模组410具有实体区块410(0)-410(N)并且第二存储器子模组420具有实体区块420(0)-420(N)。例如，第一存储器子模组410与第二存储器子模组420是分别地通过独立的数据总线410a与数据总线420a耦接至存储器控制器104。然而，必须了解的是，在本发明另一实施例中，第一存储器子模组410与第二存储器子模组420亦可仅通过1个数据总线与存储器控制器104耦接。第一存储器子模组410与第二存储器子模组420的每一实体区块分别具有多个实体页面，并且每一实体页面具有至少一实体扇区(sector)，其中属于同一个实体区块的实体页面可被独立地写入且被同时地抹除。例如，每一实体区块是由128个实体页面所组成，并且每一实体页面具有16个实体扇区。也就是说，在每一实体扇区为512位元组(byte)的例子中，每一实体页面的容量为8千位元组(Kilobyte，KB)。然而，必须了解的是，本发明不限于此，每一实体区块是可由64个实体页面、256个实体页面或其他任意个实体页面所组成。

更详细来说，实体区块为抹除的最小单位。亦即，每一实体区块含有最小数目的一并被抹除的记忆胞。实体页面为程式化的最小单元。即，实体页面为写入数据的最小单元。然而，必须了解的是，在本发明另一实施例中，写入数据的最小单位亦可以是实体扇区或其他大小。

值得一提的是，虽然本发明实施例是以包括2个存储器子模组的可复写式非易失性存储器模组106为例来描述，但本发明不限于此。例如，在本发明另一实施例中，可复写式非易失性存储器模组106包括4个或8个存储器子模组。

图4B是根据本发明第一实施例所示出的实体区块的实体页面的范例示意图。图4C、图4D分别是根据本发明不同实施例所示出的实体区块的实体页面的范例示意图。

请参照图4B，每一个实体区块410(0)-410(N)及420(0)-420(N)都有复数个实体页面430。在本实施例中，每一个实体页面430的容量为8KB，并且包括数据位元区480与冗余位元区490。数据位元区480用以储存使用者数据，而冗余位元区490用以储存对应的实体页面430的相关系统数据。上述系统的数据，举例来说，可包括错误检查与校正码(Error Checking andCorrecting Code，ECC Code)以及使用者数据所对应的逻辑存取地址、偏移(Offset)和遮罩(Mask)。

必须了解的，在本发明的其他实施例中，实体页面430的储存数据的配置方式不一定得如图4B所配置的方式，而可为其他的配置方式。举例来说，如图4C所示，在本发明一实施例中，每一个实体页面430进一步地被区分为第一记录区432以及第二记录区434。第一记录区432和第二记录区434可分别储存4KB的数据。其中，同一个实体页面430的第一记录区432及第二记录区434所储存的数据可以对应至同一个逻辑页面也可以对应至两个不同的逻辑页面。其中，对应至两个不同的逻辑页面的数据可一起写入至同一个实体页面430。

另外，必须了解的，每一个实体页面430除了可被区分为两个记录区之外，在本发明其他实施例中，每一个实体页面430可以被区分更多的记录区。例如：每一个实体页面430被区分为三个、四个或更多个记录区，并可储存两个或更多个对应于不同的逻辑页面的数据。其中，对应至多个不同的逻辑页面的数据可一起写入至同一个实体页面430。

在本发明一实施例中，实体页面430被分为数个记录区，而每个记录区各包含有位元区及冗余位元区。请参照图4D，实体页面430被区分为第一记录区440、第二记录区450、第三记录区460和第四记录区470。其中，第一记录区440、第二记录区450、第三记录区460以及第四记录区470各具有数据位元区480’与冗余位元区490’。每一个数据位元区480’用以储存2KB的使用者数据，而四个冗余位元区490’用以储存所对应的实体页面430的相关系统数据，例如：错误检查与校正码(ECC Code)、逻辑存取地址、偏移(Offset)及遮罩(Mask)。

图5A与图5B是根据本发明第一实施例所绘示的管理实体区块的范例示意图。

请参照图5A，存储器控制器104的存储器管理电路202会将实体区块410(0)-410-(N)与实体区块420(0)-420(N)逻辑地分组为数据区502、闲置区504、系统区506与取代区508。

逻辑上属于数据区502与闲置区504的实体区块是用以储存来自于主机系统1000的数据。具体来说，数据区502的实体区块是被视为已储存数据的实体区块，而闲置区504的实体区块是用以替换数据区502的实体区块。也就是说，当从主机系统1000接收到写入指令与欲写入的数据时，存储器管理电路202会从闲置区504中提取实体区块，并且将数据写入至所提取的实体区块中，以替换数据区502的实体区块。

逻辑上属于系统区506的实体区块是用以记录系统数据。例如，系统数据包括关于可复写式非易失性存储器模组的制造商与型号、可复写式非易失性存储器模组的实体区块数、每一实体区块的实体页面数等。

逻辑上属于取代区508中的实体区块是用于坏实体区块取代程序，以取代损坏的实体区块。具体来说，倘若取代区508中仍存有正常的实体区块并且数据区502的实体区块损坏时，存储器管理电路202会从取代区508中提取正常的实体区块来更换损坏的实体区块。必须了解的是，在本实施例中，存储器管理电路202是以取代区508中属于第一存储器子模组410的正常实体区块来取代第一存储器子模组410中的坏实体区块，并且以取代区508中属于第二存储器子模组420的正常实体区块来取代第二存储器子模组420中的坏实体区块，由此使得存储器管理电路202在执行写入指令时仍同时利用数据总线410a与数据总线420a来以平行方式写入数据。

请参照图5B，存储器管理电路202会将数据区502与闲置区504的实体区块410(0)-410(S-1)与实体区块420(0)-420(S-1)分组为多个实体单元，并且以实体单元为单位来管理实体区块。例如，实体区块410(0)-410(S-1)与实体区块420(0)-420(S-1)会被配对以分组为实体单元610(0)-610(S-1)。在本实施例中，每一实体单元是由分别属于不同的存储器子模组的2个实体区块所组成。然而，必须了解的是，本发明不限于此。在另一实施例中，每一实体单元可由一个实体区块所组成。也就是说，存储器管理电路202是以每一实体区块为单位进行管理。或者，在另一实施例中，每一实体单元亦可由同一存储器子模组或不同存储器子模组中的至少一个实体区块所组成。

此外，存储器管理电路202会配置逻辑单元710(0)-710(H)以映射数据区502的实体单元，其中每一逻辑单元具有多个逻辑页面以依序地映射对应的实体单元的实体页面，并且每一逻辑页面具有多个逻辑扇区以映射对应的实体页面的实体扇区。在本实施例中，存储器管理电路202会维护逻辑单元-实体单元映射表(logical unit-physical unit mapping table)以记录逻辑单元710(0)-710(H)与数据区502的实体单元的映射关系。例如，当主机系统1000欲存取某一逻辑存取地址时，存储器管理电路202可将主机系统1000所存取的逻辑存取地址转换为对应的逻辑单元、逻辑页面或逻辑扇区，并且通过逻辑单元-实体单元映射表于对应的实体单元的实体页面中存取数据。

在本实施例中，存储器管理电路202会从闲置区504中提取实体单元作为全域混乱(Global Random)实体单元，并且将包含于来自主机系统1000的写入指令中的数据(亦称为更新数据)写入至全域混乱实体单元中。在本实施例中，存储器管理电路202可将分别对应于不同逻辑页面的数据储存在全域混乱实体单元的同一实体页面。必须了解地的是，上述被提取的实体单元虽然被当作全域混乱实体单元在使用，然本发明并不以此为限。详言之，存储器管理电路202亦可从系统区506、数据区502或取代区508提取一个实体单元，并将上述所接收的更新数据写入至所提取的实体单元的同一个实体页面中。

具体来说，当存储器储存装置100从主机系统1000接收到写入指令时，来自于主机系统1000的写入指令中的数据可被依序地写入至全域混乱实体单元中。并且，当此全域混乱实体单元已被写满时，存储器管理电路202会再从闲置区504中提取实体单元作为另一个全域混乱实体单元，以继续写入对应来自于主机系统1000的写入指令的更新数据。直到作为全域混乱实体单元的实体单元的数目已到达一上限值时，存储器管理电路202会执行数据合并程序，以使储存于全域混乱实体单元中的数据成为无效数据，并且之后将所储存的数据皆为无效数据的全域混乱实体单元关联回闲置区504。

图6A-6K是根据本发明第一实施例所示出写入数据的范例示意图。

为方便说明，在此假设数据区502具有5个实体单元，闲置区504具有4个实体单元，每一实体单元具有4个实体页面，欲写入至每一实体单元的数据必须依照实体页面的顺序来被写入，并且作为全域混乱实体单元的实体单元数的上限值为3。

请参照图6A，在存储器储存装置100的初始状态中，逻辑单元710(0)-710(4)的逻辑页面可依序地映射数据区502的实体单元610(0)-610(4)的实体页面，并且闲置区504具有实体单元610(5)-610(8)。也就是说，存储器管理电路202会在逻辑单元-实体单元映射表中记录逻辑单元710(0)-710(4)与实体单元610(0)-610(4)之间的映射关系，并且将实体单元610(0)-610(4)的实体页面视为已储存属于逻辑单元710(0)-710(4)的逻辑页面的数据(即，初始数据ID0-ID19)。必须了解的是，在存储器储存装置100刚出厂时，初始数据ID0-ID19可能为空数据。此外，存储器管理电路202会记录闲置区504中可用的实体单元610(5)-610(8)。

请参照图6B，存储器管理电路202要更新逻辑单元710(0)的第1个逻辑页面以及逻辑单元710(1)的第0个逻辑页面的部分数据，其中逻辑单元710(0)的第1个逻辑页面被更新的数据为UD1，而逻辑单元710(1)的第0个逻辑页面被更新的数据为UD2。上述两笔更新数据UD1和UD2分别为不同逻辑页面的更新数据，故对应至不同的逻辑存取地址，且每一笔更新数据UD1或UD2的数据量都不大于4KB，故两笔更新数据UD1和UD2的总数据量不会大于单一个实体页面的容量(即8KB)，而可被一起写入至同一个实体页面。更新数据UD1和UD2在被写入至非易失性存储器模组106之前，存储器管理电路202会将更新数据UD1和UD2暂存在缓冲存储器252。之后，存储器管理电路202会从闲置区504中提取实体单元610(5)作为第一个全域混乱实体单元，并且下达程式化指令，以将暂存于缓冲存储器252的更新数据UD1和UD2一起写入至实体单元610(5)的第0个实体页面。

请参照图6C，接续图6B，存储器管理电路202另更新逻辑单元710(2)的第1个逻辑页面以及第2个逻辑页面的部分数据，其更新数据分别为UD3和UD4。其中上述两笔更新数据UD3和UD4分别为不同逻辑页面的更新数据，故对应至不同的逻辑存取地址。此外，每一笔更新数据UD3或UD4的数据量也都不大于4KB，故存储器管理电路202会先将更新数据UD3和UD4暂存在缓冲存储器252，之后再将暂存于缓冲存储器252的更新数据UD3和UD4一起写入至实体单元610(5)的第1个实体页面。

请参照图6D，接续图6C，存储器管理电路202另更新逻辑单元710(0)的第2个逻辑页面，其更新数据为UD5。其中更新数据UD5大于4KB且不大于8KB，故存储器管理电路202会将更新数据UD5单独地写入至实体单元610(5)的第2个实体页面。

请参照图6E，接续图6D，存储器管理电路202另更新逻辑单元710(2)的第3个逻辑页面以及逻辑单元710(1)的第3个逻辑页面的部分数据，其更新数据分别为UD6和UD7。其中上述两笔更新数据UD6和UD7分别为不同逻辑页面的更新数据，故对应至不同的逻辑存取地址。此外，每一笔更新数据UD6或UD7的数据量也都不大于4KB，故存储器管理电路202会先将更新数据UD6和UD7暂存在缓冲存储器252，之后再将暂存于缓冲存储器252的更新数据UD6和UD7一起写入至实体单元610(5)的第3个实体页面。

请参照图6F，接续图6D，存储器管理电路202另更新逻辑单元710(2)的第0个逻辑页面，其更新数据为UD8，且更新数据UD8大于4KB且不大于8KB。由于第一个全域混乱实体单元610(5)已无储存空间，因此，存储器管理电路202会从闲置区504中提取实体单元610(6)作为第二个全域混乱实体单元并且下达程式化指令以将此更新数据UD8单独地写入至实体单元610(6)的第0个实体页面。

请参照图6G，接续图6F，存储器管理电路202另更新逻辑单元710(4)的第2个逻辑页面，其更新数据为UD9。其中更新数据UD9大于4KB且不大于8KB，故存储器管理电路202会单独地将更新数据UD9写入至实体单元610(6)的第1个实体页面。

请参照图6H，接续图6G，存储器管理电路202另更新逻辑单元710(3)的第2个及第3个逻辑页面的部分数据，其更新数据分别为UD10和UD11。其中上述两笔更新数据UD10和UD11分别为不同逻辑页面的更新数据，故对应至不同的逻辑存取地址。此外，每一笔更新数据UD10或UD11的数据量都不大于4KB，故存储器管理电路202会先将更新数据UD10和UD11暂存在缓冲存储器252，之后再将暂存于缓冲存储器252的更新数据UD10和UD11一起写入至实体单元610(6)的第2个实体页面。

请参照图6I，接续图6H，存储器管理电路202另更新逻辑单元710(3)的第1个逻辑页面以及逻辑单元710(4)的第1个逻辑页面的部分数据，其更新数据分别为UD12和UD13。其中上述两笔更新数据UD12和UD13分别为不同逻辑页面的更新数据，故对应至不同的逻辑存取地址。此外，每一笔更新数据UD12或UD13的数据量都不大于4KB，故存储器管理电路202会先将更新数据UD12和UD13暂存在缓冲存储器252，之后再将暂存于缓冲存储器252的更新数据UD12和UD13一起写入至实体单元610(6)的第3个实体页面。

以此类推，存储器管理电路202会依序地将主机系统1000欲储存的数据写入至全域混乱实体单元中。特别是，当全域混乱实体单元的数目达到3时，存储器管理电路202会在执行写入指令时一并执行数据合并程序，以防止闲置区504的实体单元被用尽。

图6J与6K是根据本发明第一实施例所示出写入数据与执行数据合并程序的范例示意图。

请参照图6J，接续图6I，存储器管理电路202另更新逻辑单元710(0)的第3个逻辑页面以及逻辑单元710(4)的第3个逻辑页面的部分数据，其更新数据分别为UD14和UD15。由于第二个全域混乱实体单元610(6)已无储存空间，因此，存储器管理电路202会从闲置区504中提取实体单元610(7)作为第三个全域混乱实体单元并且下达程式化指令以将此更新数据UD14和UD15一起写入至实体单元610(7)的第0个实体页面。特别是，由于作为全域混乱实体单元的数目已达到3，因此，存储器管理电路202在执行图6J所示的写入运作后会执行数据合并程序。也就是说，在此例子中，在执行此次写入指令期间，存储器管理电路202会一并执行数据合并程序。

请参照图6K，假设存储器管理电路202选择逻辑单元710(0)来进行数据合并时，存储器管理电路202会识别逻辑单元710(0)是映射实体单元610(0)，从闲置区504提取实体单元610(8)，并且将实体单元610(0)以及全域混乱实体单元中属于逻辑单元710(0)的有效数据复制到实体单元610(8)中。具体来说，存储器管理电路202会将实体单元610(0)中的数据ID0写入至实体单元610(8)的第0个实体页面中。之后，存储器管理电路202再将实体单元610(5)中的更新数据UD1连同实体单元610(0)的第1个实体页面中未被更新的数据(即数据ID1中未被更新数据UD1所更新的其余数据)一起写入至实体单元610(8)的第1个实体页面中。再者，存储器管理电路202还会将实体单元610(5)中的更新数据UD5连同实体单元610(0)的第2个实体页面中未被更新的数据(即数据ID2中未被更新数据UD5所更新的其余数据)一起写入至实体单元610(8)的第2个实体页面中。此外，存储器管理电路202还会将实体单元610(7)中的更新数据UD14连同实体单元610(0)的第3个实体页面中未被更新的数据(即数据ID3中未被更新数据UD14所更新的其余数据)一起写入至实体单元610(8)的第3个实体页面中。存储器管理电路202还会将实体单元610(5)及610(7)中用以储存更新数据UD1、UD5和UD14的空间标示为无效(如斜线所示)。之后，存储器管理电路202会对实体单元610(0)执行抹除运作，在逻辑单元-实体单元映射表中将逻辑单元710(0)重新映射至实体单元610(8)，并且将实体单元610(0)关联至闲置区504。

例如，当执行下一个写入指令时，存储器管理电路202会对逻辑单元710(1)执行数据合并程序，并且之后再执行下一个写入指令时，存储器管理电路202会对逻辑单元710(2)执行数据合并程序。因此，在实体单元610(7)的储存空间被填满之前，实体单元610(5)中的数据皆会成为无效数据。基此，存储器管理电路202可对实体单元610(5)执行抹除运作并将抹除后的实体单元610(5)关联回闲置区504。

基此，根据上述运作，存储器管理电路202可持续将已储存无效数据的实体单元关联回闲置区504并且从闲置区504中提取实体单元作为全域混乱实体单元。

图7是根据本发明第一实施例所示出的数据管理方法的流程图。

请参照图7，在步骤S702中，存储器管理电路202将非易失性存储器模组106的实体单元至少分组为数据区502与闲置区504。接着，在步骤S704中，存储器管理电路202配置多个逻辑单元以映射数据区502的实体单元，并建立逻辑单元-实体单元映射表以记录逻辑单元与数据区502的实体单元之间的映射关系。然后，在步骤S706中，存储器管理电路202接收至少两笔更新数据，其中上述至少两笔更新数据对应不同的逻辑存取地址。此外，所接收的至少两笔更新数据例如可暂存至缓冲存储器252。接着，在步骤S708中，存储器管理电路202从闲置区504中提取实体单元。被提取的实体单元例如可作为全域混乱实体单元。之后，在步骤S710中，存储器管理电路202将上述暂存于缓冲存储器252的至少两笔更新数据写入至所提取的实体单元的同一个实体页面。

在本发明第一实施例中，实体页面430的数据结构如图4B所示，其中上述至少两笔更新数据会被写入同一个实体页面430的数据位元区480，而上述至少两笔更新数据所对应的逻辑存取地址会被写入同一实体页面430的冗余位元区490。此外，在本发明一实施例中，上述至少两笔更新数据所对应的偏移(offset)及遮罩(mask)也会被写入同一实体页面430的冗余位元区490。其中，上述的偏移是指已更新数据的扇区的起始地址相对于此逻辑页面的逻辑存取地址的距离，而遮罩是指从已更新数据的扇区的起始地址开始哪些数据已被更新。因此，存储器管理电路202可藉由储存在冗余位元区490的逻辑存取地址、偏移及遮罩，来判断所对应的逻辑页面中的哪些数据已被更新。

[第二实施例]

本发明第二实施例的存储器储存装置与主机系统本质上是相同于第一实施例的存储器储存装置与主机系统，其中差异之处在于第二实施例的实体页面430的数据结构是如图4C所示，其中每一个实体页面430被区分为第一记录区432以及第二记录区434。第一记录区432和第二记录区434可分别储存4KB的数据。其中，同一个实体页面430的第一记录区432及第二记录区434所储存的数据可以对应至同一个逻辑页面也可以对应至两个不同的逻辑页面。其中，对应至两个不同的逻辑页面的数据可一起写入至同一个实体页面430。更进一步地说，上述至少两笔更新数据会分别被写入第一记录区432及第二记录区434，其中第一记录区432用以记录上述至少两笔更新数据之中的第一笔更新数据，而第二记录区432用以记录上述至少两笔更新数据之中的第二笔更新数据。此外，第一记录区432及第二记录区434还可分别记录第一笔更新数据及第二笔更新数据所对应的逻辑存取地址、偏移及遮罩，以供存储器管理电路202判断第一笔更新数据及第二笔更新数据所分别对应的逻辑页面中的哪些数据已被更新。此外，在本发明一实施例中，上述第一笔更新数据和第二笔更新数据分别被记录于第一记录区432及第二记录区434，且第一笔更新数据所对应的逻辑存取地址以及第二笔更新数据所对应的逻辑存取地址都被记录于第一记录区432，而第二记录区434则不记录第二笔更新数据所对应的逻辑存取地址。

[第三实施例]

本发明第三实施例的存储器储存装置与主机系统本质上是相同于第一实施例的存储器储存装置与主机系统，其中差异之处在于第三实施例的实体页面430的数据结构是如图4D所示，其中每一个实体页面430被区分为第一记录区440、第二记录区450、第三记录区460和第四记录区470，而第一记录区440、第二记录区450、第三记录区460以及第四记录区470各具有数据位元区480’与冗余位元区490’。在本实施例中，第一记录区440、第二记录区450、第三记录区460和第四记录区470的冗余位元区490’除了记录错误检查与校正码(ECC Code)之外，还可分别再记录8个位元组(8Byte)、2个位元组(2Byte)、2个位元组(2Byte)及2个位元组(2Byte)的系统数据，如图4D所示。此外，在本实施例中，每一笔更新数据所对应的逻辑存取地址可用4个位元组(4Byte)来表示，而每一笔更新数据所对应的偏移及遮罩都可用1个位元组(1Byte)来表示。其中上述至少两笔更新数据之中的第一笔更新数据所对应的逻辑存取地址被记录于第一记录区440的冗余位元区490’，而上述至少两笔更新数据之中的第二笔更新数据所对应的逻辑存取地址的第一部分(例如：前两个位元组)被记录于第二记录区450的冗余位元区490’，且第二笔更新数据所对应的逻辑存取地址的第二部分(例如：后两个位元组)被记录于第三记录区460的冗余位元区490’。此外，第一记录区440的冗余位元区490’另记录上述第一笔更新数据的偏移及遮罩，而第四记录区的冗余位元区490’另记录上述第二笔更新数据的偏移及遮罩。因此，存储器管理电路202可藉由储存在各冗余位元区490’的逻辑存取地址、偏移及遮罩，来判断所对应的逻辑页面中的哪些数据已被更新。必须了解的是，上述至少两笔更新数据所对应的逻辑存取地址、偏移及遮罩被储存在实体页面430的哪一个冗余位元区490’并不此以为限，并可视个别的需要做调整。

综上所述，本发明实施例的数据管理方法能够在实体单元的同一个实体页面中写入两笔对应至不同逻辑存取地址的更新数据，以提高实体单元的储存空间的使用效率。

虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中的普通技术人员，当可作些许的更动与润饰，而不脱离本发明的精神和范围。

Claims (18)

1.一种数据管理方法，用于管理一主机系统写入至一可复写式非易失性存储器模组的数据，其中该可复写式非易失性存储器模组具有多个实体单元，而每一该些实体单元具有多个实体页面，该数据管理方法包括：

配置多个逻辑单元以映射部分的该些实体单元，其中每一该些逻辑单元具有多个逻辑页面；

建立一逻辑单元-实体单元映射表以记录该些逻辑单元与上述部分的该些实体单元之间的一映射关系；

接收来自该主机系统的至少两笔更新数据，其中该至少两笔更新数据对应该些逻辑页面之中的不同逻辑页面；

从该些实体单元中提取一实体单元；以及

将该至少两笔更新数据写入至所提取的该实体单元的同一个实体页面。

2.根据权利要求1所述的数据管理方法，其中被写入该至少两笔更新数据的该实体页面包括一第一记录区、一第二记录区、一第三记录区以及一第四记录区，该第一记录区及该第二记录区用以记录该至少两笔更新数据之中的一第一笔更新数据，该第三记录区及该第四记录区用以记录该至少两笔更新数据之中的一第二笔更新数据。

3.根据权利要求2所述的数据管理方法，其中该第一笔更新数据所对应的逻辑存取地址被记录于该第一记录区，该第二笔更新数据所对应的逻辑存取地址的一第一部分被记录于该第二记录区，该第二笔更新数据所对应的逻辑存取地址的一第二部分被记录于该第三记录区。

4.根据权利要求3所述的数据管理方法，其中该第一记录区另记录该第一笔更新数据的一偏移(offset)及一遮罩(mask)，而该第四记录区另记录该第二笔更新数据的一偏移及一遮罩。

5.根据权利要求1所述的数据管理方法，其中被写入该至少两笔更新数据的该实体页面包括一第一记录区及一第二记录区，该第一记录区用以记录该至少两笔更新数据之中的一第一笔更新数据，该第二记录区用以记录该至少两笔更新数据之中的一第二笔更新数据。

6.根据权利要求5所述的数据管理方法，其中该第一笔更新数据所对应的逻辑存取地址以及该第二笔更新数据所对应的逻辑存取地址都被记录于该第一记录区。

7.根据权利要求1所述的数据管理方法，其中被提取的该实体单元为一全域混乱实体单元。

8.一种存储器控制器，用于管理一可复写式非易失性存储器模组，其中该可复写式非易失性存储器模组具有多个实体单元，而每一该些实体单元具有多个实体页面，该存储器控制器包括：

一主机接口，用以耦接至一主机系统；

一存储器接口，用以耦接至该可复写式非易失性存储器模组；以及

一存储器管理电路，耦接至该主机接口与该存储器接口，其中该存储器管理电路用以配置多个逻辑单元以映射部分的该些实体单元，并且建立一逻辑单元-实体单元映射表以记录该些逻辑单元与上述部分的该些实体单元之间的一映射关系，其中每一该些逻辑单元具有多个逻辑页面，

其中该存储器管理电路还用以接收至少两笔更新数据，而该至少两笔更新数据对应该些逻辑页面之中的不同逻辑页面，

其中该存储器管理电路还用以从该些实体单元中提取一实体单元，

其中该存储器管理电路还用以将所接收的该至少两笔更新数据写入至所提取的该实体单元的同一个实体页面。

9.根据权利要求8所述的存储器控制器，其中被写入该至少两笔更新数据的该实体页面包括一第一记录区、一第二记录区、一第三记录区以及一第四记录区，该第一记录区及该第二记录区用以记录该至少两笔更新数据之中的一第一笔更新数据，该第三记录区及该第四记录区用以记录该至少两笔更新数据之中的一第二笔更新数据。

10.根据权利要求9所述的存储器控制器，其中该第一笔更新数据所对应的逻辑存取地址被记录于该第一记录区，该第二笔更新数据所对应的逻辑存取地址的一第一部分被记录于该第二记录区，该第二笔更新数据所对应的逻辑存取地址的一第二部分被记录于该第三记录区。

11.根据权利要求10所述的存储器控制器，其中该第一记录区另记录该第一笔更新数据的一偏移(offset)及一遮罩(mask)，而该第四记录区另记录该第二笔更新数据的一偏移及一遮罩。

12.根据权利要求8所述的存储器控制器，其中被写入该至少两笔更新数据的该实体页面包括一第一记录区及一第二记录区，该第一记录区用以记录该至少两笔更新数据之中的一第一笔更新数据，该第二记录区用以记录该至少两笔更新数据之中的一第二笔更新数据。

13.一种存储器储存装置，包括：

一连接器，用以耦接至一主机系统；

一可复写式非易失性存储器模组，具有多个实体单元；以及

一存储器控制器，耦接至该连接器与该可复写式非易失性存储器模组，其中该存储器控制器用以配置多个逻辑单元以映射部分的该些实体单元，并且建立一逻辑单元-实体单元映射表以记录该些逻辑单元与上述部分的该些实体单元之间的一映射关系，

其中该存储器控制器还用以自该主机系统接收至少两笔更新数据，而该至少两笔更新数据对应该些逻辑页面之中的不同逻辑页面，

其中该存储器控制器还用以从该些实体单元中提取一实体单元，

其中该存储器控制器还用以将所接收的该至少两笔更新数据写入至被提取的该实体单元的同一个实体页面。

14.根据权利要求13所述的存储器储存装置，其中被写入该至少两笔更新数据的该实体页面包括一第一记录区、一第二记录区、一第三记录区以及一第四记录区，该第一记录区及该第二记录区用以记录该至少两笔更新数据之中的一第一笔更新数据，该第三记录区及该第四记录区用以记录该至少两笔更新数据之中的一第二笔更新数据。

15.根据权利要求14所述的存储器储存装置，其中该第一笔更新数据所对应的逻辑存取地址被记录于该第一记录区，该第二笔更新数据所对应的逻辑存取地址的一第一部分被记录于该第二记录区，该第二笔更新数据所对应的逻辑存取地址的一第二部分被记录于该第三记录区。

16.根据权利要求15所述的存储器储存装置，其中该第一记录区另记录该第一笔更新数据的一偏移(offset)及一遮罩(mask)，而该第四记录区另记录该第二笔更新数据的一偏移及一遮罩。

17.根据权利要求13所述的存储器储存装置，其中被写入该至少两笔更新数据的该实体页面包括一第一记录区及一第二记录区，该第一记录区用以记录该至少两笔更新数据之中的一第一笔更新数据，该第二记录区用以记录该至少两笔更新数据之中的一第二笔更新数据。

18.根据权利要求17所述的存储器储存装置，其中该第一笔更新数据所对应的逻辑存取地址以及该第二笔更新数据所对应的逻辑存取地址都被记录于该第一记录区。