[go: up one dir, main page]

TWI492385B - 橫向擴散金屬氧化物半導體電晶體及其製造方法 - Google Patents

橫向擴散金屬氧化物半導體電晶體及其製造方法 Download PDF

Info

Publication number
TWI492385B
TWI492385B TW102129872A TW102129872A TWI492385B TW I492385 B TWI492385 B TW I492385B TW 102129872 A TW102129872 A TW 102129872A TW 102129872 A TW102129872 A TW 102129872A TW I492385 B TWI492385 B TW I492385B
Authority
TW
Taiwan
Prior art keywords
well
concentrator
drain
region
conductivity type
Prior art date
Application number
TW102129872A
Other languages
English (en)
Other versions
TW201415633A (zh
Inventor
Marian Udrea-Spenea
Viorel Marinescu
Original Assignee
O2Micro Int Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by O2Micro Int Ltd filed Critical O2Micro Int Ltd
Publication of TW201415633A publication Critical patent/TW201415633A/zh
Application granted granted Critical
Publication of TWI492385B publication Critical patent/TWI492385B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0221—Manufacture or treatment of FETs having insulated gates [IGFET] having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended-drain MOSFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0281—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/151—LDMOS having built-in components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
    • H10D62/371—Inactive supplementary semiconductor regions, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/811—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements
    • H10D89/813—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements specially adapted to provide an electrical current path other than the field-effect induced current path
    • H10D89/815—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements specially adapted to provide an electrical current path other than the field-effect induced current path involving a parasitic bipolar transistor triggered by the local electrical biasing of the layer acting as base region of said parasitic bipolar transistor

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

橫向擴散金屬氧化物半導體電晶體及其製造方法
本發明係關於一種金屬氧化物半導體電晶體領域，特別是一種橫向擴散金屬氧化物半導體電晶體及其製造方法。
靜電放電(Electrostatic Discharge，ESD)是因接觸、短路或介質擊穿而引起的物體間突然的電流。積體電路由半導體材料(例如，矽)和絕緣材料(例如，二氧化矽)製成，當這些材料遇到由ESD現象引起的高電壓時，將會受到永久性的損害。積體電路技術中的橫向擴散金屬氧化物半導體(Laterally Diffused Metal-Oxide-Semiconductor，LDMOS)電晶體被廣泛用於功率放大器，以提供相對較高的輸出功率。因此，相較於其他設備，例如，砷化鎵場效電晶體(GaAs FET)，LDMOS電晶體具有較高的汲源崩潰電壓，例如，60伏特。
圖1A所示為習知技術中的LDMOS電晶體100的截面圖。LDMOS電晶體100建於P型基底110中，基底110中包括N型淺漂移區108。LDMOS電晶體100包括基底接觸端102、源極104和汲極106。基底接觸端102是置於基底110中的高摻雜的P型區。源極104是置於基底110中的高摻雜的N型區。汲極106是置於淺漂移區108中的高摻雜的N型區。閘極124透過閘極氧化層120和厚氧化層122與LDMOS電晶體100的基底110分開。
當ESD脈衝被施加至汲極106時，例如，因意外的接觸、短路或介質擊穿，可能發生指示正回授情況的反彈效應。更具體而言，如果ESD脈衝被施加至汲極106，基底110中的第一區域耗盡(例 如，空穴透過源極104流走)。因此，負離子電荷出現在基底110與淺漂移區108之間的邊界116附近的第一區域(第一區域由圖1A中的“-”表示)。此外，淺漂移區108中第二區域的電子耗盡(例如，電子透過汲極106流走)。因此，正離子電荷出現在邊界116附近的第二區域(第二區域由圖1A中的“+”表示)。基底110的第一區域和淺漂移區108的第二區域構成了LDMOS電晶體100中的耗盡區。負離子和正離子在耗盡區建立高電場。
圖1B所示為LDMOS電晶體100的另一截面圖。LDMOS電晶體100中的耗盡區包括邊界116處的多個PN接面，例如，區域A1和A2構成PN接面A1-A2、區域B1和B2構成PN接面B1-B2以及區域C1和C2構成PN接面C1-C2。一旦其中一個PN接面的電場達到臨限值(例如，PN接面電壓達到崩潰電壓)，此PN接面被擊穿，導致雪崩倍增效應產生，進而產生了大量的電子空穴對。因此，從汲極106流至源極104的基底電流急速增長，進而將源極104和基底110之間的PN接面正向偏置。源極104透過正向偏置的PN接面持續向高電場區域提供電子。因此，構成正回授狀態(即反彈效應)，期間基底電流能夠持續增長。此外，由於基底110中出現大量空穴，基底110的基底電壓升高，因而PN接面的反向電壓降低。
由於製造過程中基底110或淺漂移區108的摻雜濃度分佈不均勻，PN接面A1-A2、B1-B2和C1-C2位於邊界116不同深度的位置。舉例而言，在基底110中，P型區A1的摻雜濃度可能高於區B1的摻雜濃度，而區B1的摻雜濃度可能高於區C1的摻雜濃度。同理，在淺漂移區108中，N型區A2的摻雜濃度可能高於區B2的摻雜濃度，而區B2的摻雜濃度可能高於區C2的摻雜濃度。
圖1C所示為LDMOS電晶體100中電場的示意圖。圖1C將結合圖1A和圖1B進行描述。LDMOS電晶體100中某個指定位置的電場由此位置的摻雜濃度以及此位置與邊界116之間的距離Xd決定。如圖1C所示，直線142、144和146分別顯示了具有摻雜濃度D142 、D144 和D146 的區域的電場。其中，摻雜濃度D142 高於摻雜濃度D144 ，摻雜濃度D144 高於 摻雜濃度D146 。隨著距離Xd 增大，電場減小。XA2 、XB2 和XC2 分別表示多個耗盡層邊界至邊界116的距離。在距離邊界116為XA2 、XB2 和XC2 的位置，電場分別降至零。舉例而言，如圖1A所示，由於點P1比點P2更靠近邊界116(此處假設點P1處和點P2處的摻雜濃度相等)，所以點P1處的電場高於點P2處的電場。此外，對於具有相同距離Xd 而不同摻雜濃度的不同位置，具有更低摻雜濃度的位置具有更高的電場。例如，如圖1C中所示，對於相同距離Xd1 ，電場E146 高於E144 ，電場E144 高於E142 。
PN接面的崩潰電壓可根據電場對距離Xd 的積分計算。換言之，由軸Xd 、軸E以及對應直線142、144或146圍住的區域面積表示對應PN接面的崩潰電壓。例如，由軸Xd 、軸E和直線142圍住的區域面積表示具有摻雜濃度D142 的PN接面的崩潰電壓V142 。由軸Xd 、軸E和直線144圍住的區域面積表示具有摻雜濃度D144 的PN接面的崩潰電壓V144 。由軸Xd 、軸E和直線146圍住的區域面積表示具有摻雜濃度D146 的PN接面的崩潰電壓V146 。在圖1C的實施例中，電壓V142 小於電壓V144 ，電壓V144 小於電壓V146 。因此，如圖1B所示，PN接面A1-A2的崩潰電壓VA1-A2 小於PN接面B1-B2的崩潰電壓VB1-B2 ，PN接面B1-B2的崩潰電壓VB1-B2 小於PN接面C1-C2的崩潰電壓VC1-C2 。
圖1D所示為流過邊界116處的PN接面的電流與PN接面反向電壓的示意圖。圖1D將結合圖1C進行描述。曲線162、164和166分別表示電流與PN接面A1-A2、B1-B2和C1-C2反向電壓的關係。以曲線162為例，當PN接面A1-A2的反向電壓從零伏特上升至崩潰電壓VA1-A2 ，PN接面A1-A2的電流緩慢地從零安培開始增大。一旦反向電壓達到崩潰電壓VA1-A2 ，PN接面A1-A2被擊穿。此時，由於反彈效應，流過PN接面A1-A2的電流迅速上升，同時PN接面A1-A2的反向電壓下降。PN接面B1-B2和C1-C2的工作原理與PN接面A1-A2相似，其各自的崩潰電壓分別為VB1-B2 和VC1-C2 。
然而，LDMOS電晶體100的ESD性能存在以下問題。如圖1C的討論，不同的PN接面具有不同的崩潰電壓。因此，當ESD脈衝加至汲極106時，可能邊界116處的一個PN接面被擊穿，而其他PN接 面沒有被擊穿。例如，當汲極106的電壓上升至VA1-A2 時(由於ESD脈衝)，只有PN接面A1-A2被擊穿而產生迅速增大的電流。然而此時，PN接面B1-B2和PN接面C1-C2只流過較小的電流。由於大部分的能量僅透過較小的區域A1和A2進行釋放，PN接面A1-A2中迅速上升的電流將會損壞區域A1和A2。因此，LDMOS電晶體100會被損壞，其使用壽命會縮短。
本發明提供了一種LDMOS電晶體，包括：一第一導電類型的一第一阱；形成於該第一阱內的一第二導電類型的一源極；形成於該第一阱內並與該源極分開的該第二導電類型的一漂移區；形成於該漂移區內的該第二導電類型的一汲極；以及形成於該漂移區內並與該汲極分開的該第二導電類型的一集中器，該集中器至該源極的一第一距離小於該汲極至該源極的一第二距離。
本發明還提供了一種製造LDMOS電晶體的方法，包括：在一第一導電類型的一第一阱內形成一第二導電類型的一源極；在該第一阱內形成該第二導電類型的一漂移區，該漂移區與該源極分開；在該漂移區內形成該第二導電類型的一汲極；以及在該漂移區內形成該第二導電類型的一集中器，該集中器與該汲極分開，該集中器至該源極的一第一距離小於該汲極至該源極的一第二距離。
有利之處在於，採用本發明的LDMOS電晶體，如果ESD脈衝觸發反彈效應，能量透過LDMOS電晶體中的多個PN接面釋放。由此，降低了流過單個PN接面的崩潰電流，進而保護LDMOS電晶體不被損壞，提升了LDMOS電晶體的ESD性能，延長了LDMOS電晶體的使用壽命。
100‧‧‧電晶體
102‧‧‧基底接觸端
104‧‧‧源極
106‧‧‧汲極
108‧‧‧淺漂移區
110‧‧‧基底
116‧‧‧邊界
120‧‧‧閘極氧化層
122‧‧‧厚氧化層
124‧‧‧閘極
142-146‧‧‧直線
162-166‧‧‧曲線
202‧‧‧基底
204‧‧‧掩埋層
206‧‧‧阱
302‧‧‧氧化層
304‧‧‧光阻劑層
306‧‧‧阱
308‧‧‧邊界
310‧‧‧區域
404‧‧‧光阻劑層
406‧‧‧淺漂移區
408‧‧‧邊界
410‧‧‧區域
504‧‧‧氮化層
506a‧‧‧區域
506b‧‧‧區域
508‧‧‧厚氧化層
510‧‧‧區域
602‧‧‧氧化層
604‧‧‧閘極
604a‧‧‧區域
604b‧‧‧區域
606‧‧‧光阻劑層
700‧‧‧光罩
702‧‧‧源極
704‧‧‧汲極
704a‧‧‧汲極區域
704b‧‧‧汲極區域
706‧‧‧集中器
708a‧‧‧窗
708b‧‧‧窗
710‧‧‧區域
714‧‧‧邊界
800‧‧‧光罩
802‧‧‧基底接觸端
802a‧‧‧基底接觸區域
802b‧‧‧基底接觸區域
810‧‧‧區域
900‧‧‧電晶體
902‧‧‧邊界
1202-1206‧‧‧直線
1208‧‧‧垂直線
1302-1306‧‧‧曲線
1406‧‧‧集中器
1408‧‧‧窗
1500‧‧‧方法流程圖
1502-1508‧‧‧步驟
以下結合附圖和具體實施例對本發明的技術方法進行詳細的描述，以使本發明的特徵和優點更為明顯。其中：圖1A所示為習知技術中的LDMOS電晶體的截面圖。
圖1B所示為習知技術中的LDMOS電晶體的另一截面圖。
圖1C所示為習知技術中的LDMOS電晶體中電場的示意圖。
圖1D所示為習知技術中的流過邊界處的PN接面的電流與PN接面反向電壓的示意圖。
圖2、圖3、圖4、圖5A、圖5B、圖6A和圖6B所示分別為根據本發明一實施例的製造LDMOS電晶體各個階段的截面圖。
圖7A所示為根據本發明一實施例的形成源極、汲極和集中器的光罩的示意圖。
圖7B和圖7C所示為根據本發明一實施例的圖7A中的LDMOS電晶體的截面圖。
圖8A所示為根據本發明一實施例的形成基底接觸端的光罩的示意圖。
圖8B和圖8C所示為根據本發明一實施例的圖8A中的LDMOS電晶體的截面圖。
圖9A所示為根據本發明一實施例的LDMOS電晶體的截面圖。
圖9B所示為根據本發明一實施例的圖9A中LDMOS電晶體的布局圖。
圖10所示為根據本發明一實施例的LDMOS電晶體的截面圖。
圖11所示為根據本發明一實施例的LDMOS電晶體的另一截面圖。
圖12所示為根據本發明一實施例的LDMOS電晶體中電場的示意圖。
圖13所示為根據本發明一實施例的LDMOS電晶體中流過邊界處的PN接面的電流與PN接面反向電壓的示意圖。
圖14所示為根據本發明一實施例的LDMOS電晶體的另一布局圖。
圖15所示為根據本發明一實施例的製造LDMOS電晶體的方法流程圖。
以下將對本發明的實施例給出詳細的說明。雖然本發明將結合實施例進行闡述，但應理解這並非意指將本發明限定於這些實施例。相反地，本發明意在涵蓋由後附申請專利範圍所界定的本發明精 神和範圍內所定義的各種變化、修改和均等物。
此外，在以下對本發明的詳細描述中，為了提供針對本發明的完全的理解，提供了大量的具體細節。然而，於本技術領域中具有通常知識者將理解，沒有這些具體細節，本發明同樣可以實施。在另外的一些實例中，對於大家熟知的方法、程序、元件和電路未作詳細描述，以便於凸顯本發明之主旨。
圖2至圖8C所示為根據本發明一實施例的製造LDMOS電晶體(例如，圖9A中的LDMOS電晶體900)各個生產階段的截面圖。圖2至圖8C中標號相同的元件具有類似的功能。本技術領域中具有通常知識者可以理解的是，製造LDMOS電晶體的方法可透過其他步驟或技術實現，並不限於圖2至圖8C所示的實施例。
圖2所示為根據本發明一實施例的製造LDMOS電晶體初始階段的電晶體截面圖。圖2顯示了如何在基底202上形成掩埋層204和阱206。基底202和阱206具有第一導電類型，掩埋層204具有第二導電類型。在以下描述中，P型被描述為第一導電類型，N型被描述為第二導電類型。然而，本發明並不限於此，在另一實施例中，第一導電類型可為N型，第二導電類型可為P型。
基底202可為，例如，矽、二氧化矽、氧化鋁、藍寶石、鍺、砷化鎵、合金矽或鍺材料的薄切片。為形成掩埋層204，首先在基底202上沉積氧化層(圖2中未示出)，接著在氧化層上沉積氮化層(圖2中未示出)。在一個實施例中，氮化層透過光罩圖樣化並蝕刻，進而曝光基底202表面的指定區域。N型摻雜，例如，磷，被注入至基底202的曝光區域，並使用推入機制將注入的N型摻雜擴散至期望深度，以形成掩埋層204。之後，去除氧化層和氮化層，例如，透過蝕刻實現。接著，例如，透過外延生長的方式在掩埋層204上方形成P型阱206。在一個實施例中，基底202的摻雜濃度大約為2E15cm-3 ，掩埋層204的摻雜濃度大約為1E18cm-3 ，阱206的摻雜濃度大約為2E16cm-3 。
圖3所示為根據本發明一實施例的製造LDMOS電晶 體在圖2所示的階段之後一個階段的電晶體截面圖。圖3將結合圖2進行描述。圖3顯示了如何製造阱306。
在一個實施例中，首先在阱206上沉積氧化層302，接著在氧化層302上沉積光阻劑層304，並透過光罩蝕刻光阻劑層304，以曝光阱206表面的區域310。N型摻雜，例如，磷，透過曝光區域310被注入至阱206，以形成N型阱306。然後，使用推入機制擴散N型摻雜，使得N型阱306的底部邊界達到掩埋層204的邊界。N型阱306與P型阱206的邊界308與曝光區域310的邊緣對齊。因此，掩埋層204和N型阱306將P型阱206和其他P型區域分開。阱306形成後，透過蝕刻去除光阻劑層304。在一個實施例中，阱306的摻雜濃度大約為3E16cm-3 。
圖4所示為根據本發明一實施例的製造LDMOS電晶體在圖3所示的階段之後一個階段的電晶體截面圖。圖4將結合圖3進行描述。圖4顯示了如何製造淺漂移區406。
在一個實施例中，首先在氧化層302上沉積光阻劑層404。光阻劑層404根據光罩圖樣化並蝕刻，以曝光區域410。N型摻雜，例如，磷，透過曝光區域410被注入阱306和阱206。接著使用推入機制將N型摻雜擴散至淺於阱306的深度。因此，阱306上形成了淺漂移區406，而N型淺漂移區406與P型阱206的邊界408與曝光區域410的邊緣對齊。淺漂移區406形成之後，透過蝕刻去除光阻劑層404。在一個實施例中，淺漂移區406的摻雜濃度大約為6E16cm-3 。
圖5A和圖5B所示分別為根據本發明一實施例的製造LDMOS電晶體在圖4所示的階段之後一個階段的電晶體截面圖。圖5A和圖5B顯示了如何製造厚氧化層508。
如圖5A所示，首先在氧化層302上沉積氮化層504。接著在氮化層504上沉積光阻劑層，並根據另一光罩對光阻劑層進行圖樣化和蝕刻，以曝光氮化層504表面上方的區域510。因此，光阻劑層中區域506a和506b的部分被留下，且區域506a和506b與曝光區域510的邊緣對齊。接著，氮化層504中位於曝光區域510下方的部分根 據剩餘光阻劑層區域506a和506b的光罩被蝕刻。然後，去除光阻劑層區域506a和506b。如圖5B所示，透過局部矽氧化(Local Oxidation of Silicon，LOCOS)的方法在曝光區域510生長厚氧化層508。厚氧化層508形成後，透過蝕刻去除氮化層504和氧化層302的剩餘部分。
圖6A和圖6B所示分別為根據本發明一實施例的製造LDMOS電晶體在圖5A和圖5B所示的階段之後一個階段的電晶體截面圖。圖6A和圖6B顯示了如何製造閘極604。
在一個實施例中，首先在LDMOS電晶體體上生長新的氧化層602，例如，氧化層602覆蓋阱206、厚氧化層508和淺漂移區406的表面。接著，如圖6A所示，在氧化層602上沉積閘極604。在一個實施例中，閘極604包括，例如，二氧化矽或氮的電介質層以及，例如，多晶矽或其他金屬材料的導電層。然後，在閘極604上沉積光阻劑層606，並根據光罩對光阻劑層606進行圖樣化並蝕刻，以曝光閘極604中區域604a和604b的部分。如圖6B所示，閘極604中區域604a和604b的部分被蝕刻。閘極604形成後，去除光阻劑層606。
圖7A至圖7C所示為根據本發明一實施例的製造LDMOS電晶體在圖6A和圖6B所示的階段之後如何製造源極702、汲極704以及集中器706。圖7A所示為形成源極702、汲極704以及集中器706的光罩700的示意圖。圖7B所示為LDMOS電晶體沿圖7A中的直線A-A’的截面圖。圖7C所示為LDMOS電晶體沿圖7A中的直線B-B’的截面圖。
在一個實施例中，首先在氧化層602、閘極604、厚氧化層508上沉積氧化層和光阻劑層(圖7A未示出)，並根據光罩700圖樣化並蝕刻。由此，電晶體中對應光罩700中的區域710被擋住，電晶體的剩餘區域被曝光。N型摻雜，例如，磷，被注入至電晶體的曝光區域，以製造高摻雜的N型源極702、高摻雜的N型汲極704以及高摻雜的N型集中器706。
如圖7A所示，汲極704包括一對汲極區域704a和704b。汲極區域704a和704b基本關於中線B-B’對稱。此外，在一個 實施例中，集中器706為N型且與汲極區域704a和704b分開的島區域。在另一實施例中，集中器706可包括多個N型分開的島區域。集中器706至源極702的距離L1小於汲極區域704a和704b至源極702的距離L2。此外，集中器706與汲極區域704a和704b之間存在間隙，進而形成一對窗708a和708b。
如圖7B和圖7C所示，源極702被沉積在阱206內。汲極704和集中器706被沉積在淺漂移區406內。在一個實施例中，源極702、汲極704和集中器706的摻雜濃度都大致為3E20cm-3 ，此摻雜濃度高於淺漂移區406的摻雜濃度。在一個實施例中，阱306的邊界308至集中器706的邊界714的橫向距離L3小於淺漂移區406的邊界408至邊界714的橫向距離L4。當源極702、汲極704和集中器706形成後，去除光阻劑層(圖7B和圖7C未示出)。
圖8A至圖8C所示為根據本發明一實施例的製造LDMOS電晶體在圖7A至圖7C所示的階段之後如何製造基底接觸端802。圖8A所示為形成基底接觸端802的光罩800的示意圖。圖8B所示為LDMOS電晶體沿圖8A中的直線C-C’的截面圖。圖8C所示為LDMOS電晶體沿圖8A中的直線D-D’的截面圖。
在一個實施例中，首先在氧化層上沉積光阻劑層(圖8A未示出)，並根據光罩800圖樣化並蝕刻。由此，電晶體中對應光罩800的區域中810被擋住，電晶體的剩餘區域(例如，區域802a和802b)被曝光。P型摻雜，例如，硼，被注入至電晶體的曝光區域，以形成高摻雜的P型基底接觸端802。如圖8B和圖8C所示，基底接觸端802被沉積在阱206內，且包括一對基底接觸區域802a和802b。在一個實施例中，基底接觸區域802a和802b基本關於中線D-D’對稱。在一個實施例中，基底接觸端802的摻雜濃度大致為1E20cm-3 。當基底接觸區域802a和802b形成後，去除光阻劑層和氧化層(圖8B和圖8C未示出)。
圖9A所示為根據本發明一實施例的LDMOS電晶體900的截面圖。LDMOS電晶體900可根據圖2至圖8C所示的方法製 造。圖9B所示為根據本發明一實施例的LDMOS電晶體900的布局圖。圖9A和圖9B與圖2至圖8C中標號相同的元件具有類似的功能。圖9A和圖9B將結合圖2至圖8C進行描述。
在一個實施例中，LDMOS電晶體900包括P型基底202、N型掩埋層204、P型阱206、N型阱306、N型淺漂移區406、厚氧化層508、閘極604、N型源極702、N型汲極704以及N型集中器706。源極702位於阱206內。淺漂移區406位於阱206內且與源極702分開。汲極704和集中器706位於淺漂移區406內。在一個實施例中，集中器706包括N型島區域，且N型島區域與淺漂移區406內其他N型區域分開，例如，集中器706與汲極704分開。集中器706至源極702的距離L1小於汲極704至源極702的距離L2。
阱306位於阱206內，且低於淺漂移區406。阱306的邊界902延伸至掩埋層204，使得掩埋層204和阱306將阱206和其他P型區域分開。在一個實施例，阱306的邊界308至集中器706的邊界714的橫向距離L3小於淺漂移區406的邊界408至邊界714的橫向距離L4。
如圖9B所示，汲極704包括一對汲極區域704a和704b。集中器706位於汲極區域704a和704b的中間。如圖13將要描述的，淺漂移區406內位於集中器706與汲極704之間的一個或多個窗構成了耦接於集中器706和汲極704間的電阻。
圖10所示為根據本發明一實施例的LDMOS電晶體(例如，圖9A中的LDMOS電晶體900)的截面圖。圖10與圖9A中標號相同的元件具有類似的功能。圖10將結合圖9A進行描述。在圖10的實施例中，ESD脈衝VPULSE 被加至汲極704。
在一個實施例中，當ESD脈衝加至汲極區域704a和704b時，P型阱206與N型淺漂移區406形成的PN接面(例如，沿邊界408的PN接面)被反向偏置。同樣地，P型阱206與N型阱306形成的PN接面(例如，沿邊界308的PN接面)也被反向偏置。因此，阱206內的空穴、淺漂移區406內的電子以及阱306內的電子都被耗 盡。如圖10所示，負離子電荷(如圖10中的“-”表示)出現在阱206內靠近邊界408和邊界308的第一區域。正離子電荷(如圖10中的“+”表示)出現在淺漂移區406內靠近邊界408的第二區域以及阱306內靠近邊界308的第三區域。因此，正離子電荷和負離子電荷構成了邊界408和邊界308附近的耗盡區(例如，耗盡區包括第一區域、第二區域以及第三區域)。正離子電荷和負離子電荷在耗盡區內建立高電場。
如圖9A所描述的，集中器706至源極702的距離L1小於汲極704至源極702的距離L2。因此，淺漂移區406內的耗盡區(例如，第三區域)無法延伸至超過集中器706的邊界714所在的平面。換言之，不管摻雜是否均勻分佈，淺漂移區406內各深度的耗盡層都終止於邊界714所在的平面。
圖11所示為根據本發明一實施例的LDMOS電晶體(例如，圖9A中的LDMOS電晶體900)的另一截面圖。圖11將結合圖9A和圖10進行描述。
在圖11的實施例中，區域D1-D2、E1-E2以及F1-F2形成邊界408處的PN接面。PN接面D1-D2、E1-E2和F1-F2分別位於邊界408不同深度的位置。舉例而言，在阱206中，P型區域D1的摻雜濃度高於P型區域E1的摻雜濃度，P型區域E1的摻雜濃度高於P型區域F1的摻雜濃度。類似地，在淺漂移區406中，N型區域D2的摻雜濃度高於N型區域E2的摻雜濃度，N型區域E2的摻雜濃度高於N型區域F2的摻雜濃度。由於淺漂移區406內的區域D2、E2和F2都延伸至集中器706的邊界714所在的平面，PN接面D1-D2、E1-E2和F1-F2在淺漂移區406內的耗盡層寬度都被鉗位至基本相等的值XCLIPPED 。
圖12所示為根據本發明一實施例的LDMOS電晶體(例如，圖9A中的LDMOS電晶體900)的電場示意圖。圖12將結合圖11進行描述。直線1202、1204和1206分別表示了區域D2、E2和F2內的電場。
如圖12所示，區域D2、E2和F2的邊界都被鉗位至 XCLIPPED ，而不是分別繼續延伸至XD2、XE2和XF2。因此，PN接面D1-D2、E1-E2和F1-F2的崩潰電壓可由軸Xd 、軸E、垂直線1208以及對應直線1202、1204或1206圍住的梯形區域面積表示。與習知技術中的LDMOS電晶體100(例如，如圖1C所示)相比，不同PN接面的崩潰電壓之間的差異減小。
圖13所示為根據本發明一實施例的流過邊界408處的PN接面的電流與PN接面反向電壓的示意圖。圖13將結合圖12進行描述。
在圖13的實施例中，曲線1302、1304和1306分別表示電流與PN接面D1-D2、E1-E2和F1-F2反向電壓的關係。以曲線1302為例，當PN接面D1-D2的反向電壓從零伏特上升至崩潰電壓VD1-D2 ，PN接面D1-D2的電流緩慢地從零安培開始增大。一旦反向電壓達到崩潰電壓VD1-D2 ，PN接面D1-D2被擊穿。此時，由於反彈效應，流過PN接面D1-D2的電流迅速上升。PN接面E1-E2和F1-F2的工作原理與PN接面D1-D2相似，其各自的崩潰電壓為VE1-E2 和VF1-F2 。
由於崩潰電壓VE1-E2 和VF1-F2 與VD1-D2 的差異相對較小，當反向電壓達到崩潰電壓VD1-D2 後，反向電壓稍許增大即可達到崩潰電壓VE1-E2 和VF1-F2 ，此時PN接面E1-E2和F1-F2也被擊穿。因此，基底電流也流過區域E1-E2和F1-F2。
有利之處在於，如果ESD脈衝觸發反彈效應，能量可透過多個PN接面釋放。由此，降低了流過單個PN接面的崩潰電流，進而保護LDMOS電晶體900不被損壞。因此，提升了LDMOS電晶體900的ESD性能，延長了LDMOS電晶體900的使用壽命。
此外，窗708a和窗708b分別構成了耦接於汲極區域704a和集中器706之間的電阻以及耦接於汲極區域704b和集中器706之間的電阻。當施加ESD脈衝時，基底電流流過窗708a和708b，導致了額外的電壓降。因此，邊界408處的反向電壓增加，進而擊穿更多的PN接面。例如，PN接面E1-E2相較於PN接面D1-D2具有更高的崩潰電壓。但是，由於窗708a和708b提高了PN接面E1-E2的反向電壓， PN接面E1-E2也能夠被擊穿。由此，更多的PN接面導通電流以釋放能量，進而進一步提升LDMOS電晶體900的ESD性能。
此外，阱306為電子流提供了額外的電流通路，例如，電流可依次流經汲極704、淺漂移區406、阱306、阱206和源極702。由於一些電子可流過阱306的邊界308，邊界408處的電流密度被進一步降低。因此，進一步提升了LDMOS電晶體900的ESD性能，並延長了LDMOS電晶體900的使用壽命。
圖14所示為根據本發明一實施例的LDMOS電晶體(例如，圖9A中的LDMOS電晶體900)的另一布局圖。圖14與圖9B中標號相同的具有類似的功能。在圖14的實施例中，LDMOS電晶體包括位於汲極704前方的集中器1406，其操作與圖9B中對應元件類似。在一個實施例中，集中器1406和汲極704之間形成了窗1408。在一個實施例中，集中器1406的摻雜濃度與集中器706的摻雜濃度相同。LDMOS電晶體900可具有其他的布局圖設計，並不限於圖9B和圖14所示的實施例。
圖15所示為根據本發明一實施例的製造LDMOS電晶體的方法流程圖1500。圖15將結合圖2至圖9B進行描述。儘管圖15公開了某些特定的步驟，但這些步驟僅僅作為示例。本發明同樣適用於圖15所示步驟的變形或其他步驟。
在步驟1502中，在第一導電類型的第一阱(例如，阱206)內形成第二導電類型的源極(例如，源極702)。
在步驟1504中，在第一阱內形成第二導電類型的漂移區(例如，淺漂移區406)。漂移區與源極分開。
在步驟1506中，在漂移區內形成第二導電類型的汲極(例如，汲極704)。
在步驟1508中，在漂移區內形成第二導電類型的集中器(例如，集中器706)，且集中器與汲極分開。集中器至源極的距離小於汲極至源極的距離。在一個實施例中，汲極包括兩個汲極區域(例如，汲極區域704a和704b)。集中器形成於兩個汲極區域之間。在一 個實施例中，集中器包括第二導電類型的島區域。在另一實施例中，集中器包括多個第二導電類型的分開的島區域。在一個實施例中，在漂移區內集中器和汲極之間形成窗(例如，窗708a和708b)。窗構成耦接於集中器和汲極之間的電阻。在一個實施例中，在第一阱內低於漂移區處形成第二導電類型的第二阱(例如，阱306)。在一個實施例中，在第一阱和LDMOS電晶體的基底(例如，基底202)之間形成掩埋層(例如，掩埋層204)。第二阱的邊界延伸至掩埋層，使得掩埋層和第二阱將第一阱和第一導電類型的其他區域分開。在一個實施例中，第二阱的第一邊界(例如，邊界308)至集中器的第二邊界(例如，邊界714)的橫向距離小於漂移區的第三邊界(例如，邊界408)至第二邊界的橫向距離。
本發明公開了一種LDMOS電晶體及其製造方法。有利之處在於，如果ESD脈衝觸發反彈效應，能量可透過LDMOS電晶體中的多個PN接面釋放。由此，降低了流過單個PN接面的崩潰電流，進而保護LDMOS電晶體不被損壞，提升了LDMOS電晶體的ESD性能，延長了LDMOS電晶體的使用壽命。
上文具體實施方式和附圖僅為本發明之常用實施例。顯然，在不脫離申請專利範圍所界定的本發明精神和發明範圍的前提下可以有各種增補、修改和替換。本技術領域中具有通常知識者應該理解，本發明在實際應用中可根據具體的環境和工作要求在不背離發明準則的前提下在形式、結構、佈局、比例、材料、元素、元件及其它方面有所變化。因此，在此披露之實施例僅用於說明而非限制，本發明之範圍由後附申請專利範圍及其合法等同物界定，而不限於此前之描述。
202‧‧‧基底
204‧‧‧掩埋層
206‧‧‧阱
306‧‧‧阱
308‧‧‧邊界
406‧‧‧淺漂移區
408‧‧‧邊界
508‧‧‧厚氧化層
604‧‧‧閘極
704‧‧‧汲極
706‧‧‧集中器
714‧‧‧邊界
900‧‧‧電晶體
902‧‧‧邊界

Claims (18)

  1. 一種橫向擴散金屬氧化物半導體電晶體，包括：一第一導電類型的一第一阱；形成於該第一阱內的一第二導電類型的一源極；形成於該第一阱內並與該源極分開的該第二導電類型的一漂移區；形成於該漂移區內的該第二導電類型的一汲極；以及形成於該漂移區內並與該汲極分開的該第二導電類型的一集中器，該集中器至該源極的一第一距離小於該汲極至該源極的一第二距離。
  2. 如申請專利範圍第1項的電晶體，其中，該集中器包括該第二導電類型的一島區域。
  3. 如申請專利範圍第1項的電晶體，還包括：形成於該漂移區內並位於該集中器和該汲極之間的多個窗，該多個窗構成耦接於該集中器和該汲極之間的一電阻。
  4. 如申請專利範圍第1項的電晶體，其中，該汲極包括兩個汲極區域，該集中器形成於該兩個汲極區域之間。
  5. 如申請專利範圍第1項的電晶體，其中，該集中器的一摻雜濃度大於該漂移區的一摻雜濃度。
  6. 如申請專利範圍第1項的電晶體，還包括：形成於該第一阱內並低於該漂移區的該第二導電類型的一第二阱。
  7. 如申請專利範圍第6項的電晶體，還包括：形成於該第一阱和一基底之間的一掩埋層，該第二阱的一邊界延伸至該掩埋層，使得該掩埋層和該第二阱將該第一阱和該第一導電類型的一其他區域分開。
  8. 如申請專利範圍第6項的電晶體，其中，該第二阱的一第一邊界至該集中器的一第二邊界的一第一橫向距離小於該漂移區的一第三邊界至該第二邊界的一第二橫向距離。
  9. 如申請專利範圍第6項的電晶體，其中，該第二阱的一摻雜濃度低於該漂移區的一摻雜濃度。
  10. 如申請專利範圍第1項的電晶體，其中，該集中器包括該第二導電類型的多個分開的島區域。
  11. 一種製造橫向擴散金屬氧化物半導體電晶體的方法，包括：在一第一導電類型的一第一阱內形成一第二導電類型的一源極；在該第一阱內形成該第二導電類型的一漂移區，該漂移區與該源極分開；在該漂移區內形成該第二導電類型的一汲極；以及在該漂移區內形成該第二導電類型的一集中器，該集中器與該汲極分開，該集中器至該源極的一第一距離小於該汲極至該源極的一第二距離。
  12. 如申請專利範圍第11項的方法，還包括：在該第一阱內低於該漂移區處形成該第二導電類型的一第二阱。
  13. 如申請專利範圍第12項的方法，還包括：在該第一阱和一基底之間形成一掩埋層，該第二阱的一邊界延伸至該掩埋層，使得該掩埋層和該第二阱將該第一阱和該第一導電類型的一其他區域分開。
  14. 如申請專利範圍第12項的方法，其中，該第二阱的一第一邊界至該集中器的一第二邊界的一第一橫向距離小於該漂移區的一第三邊界至該第二邊界的一第二橫向距離。
  15. 如申請專利範圍第11項的方法，還包括：在該漂移區內該集中器和該汲極之間形成多個窗，該多個窗構成耦接於該集中器和該汲極之間的一電阻。
  16. 如申請專利範圍第11項的方法，還包括：在該汲極包括的兩個汲極區域之間形成該集中器。
  17. 如申請專利範圍第11項的方法，其中，該集中器包括該第二導電類型的一島區域。
  18. 如申請專利範圍第11項的方法，其中，該集中器包括該第二導電類型的多個分開的島區域。
TW102129872A 2012-10-01 2013-08-20 橫向擴散金屬氧化物半導體電晶體及其製造方法 TWI492385B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/632,617 US8648417B1 (en) 2012-10-01 2012-10-01 LDMOS transistors with improved ESD capability

Publications (2)

Publication Number Publication Date
TW201415633A TW201415633A (zh) 2014-04-16
TWI492385B true TWI492385B (zh) 2015-07-11

Family

ID=50032753

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102129872A TWI492385B (zh) 2012-10-01 2013-08-20 橫向擴散金屬氧化物半導體電晶體及其製造方法

Country Status (3)

Country Link
US (1) US8648417B1 (zh)
CN (1) CN103715260B (zh)
TW (1) TWI492385B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6513450B2 (ja) * 2015-03-26 2019-05-15 三重富士通セミコンダクター株式会社 半導体装置
CN110767551B (zh) * 2019-10-17 2023-08-15 上海华力集成电路制造有限公司 Ldmos器件及其制作方法及调节其电性参数的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030049907A1 (en) * 2001-09-12 2003-03-13 Toshihiko Omi Semiconductor device and manufacturing method therefor
TW556346B (en) * 2000-09-11 2003-10-01 Toshiba Corp Semiconductor device
US20060186469A1 (en) * 2005-01-18 2006-08-24 Kabushiki Kaisha Toshiba Semiconductor device
TW200824117A (en) * 2006-11-20 2008-06-01 Episil Technologies Inc Semiconductor device and complementary metal oxide semiconductor
TW200824121A (en) * 2006-09-26 2008-06-01 O2Micro Inc Method, IC and display system for power MOSFET integration
US20120175673A1 (en) * 2011-01-12 2012-07-12 Mueng-Ryul Lee Semiconductor device and fabricating method thereof

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7498652B2 (en) * 2004-04-26 2009-03-03 Texas Instruments Incorporated Non-uniformly doped high voltage drain-extended transistor and method of manufacture thereof
US8143673B1 (en) * 2008-05-02 2012-03-27 Cypress Semiconductor Corporation Circuit with electrostatic discharge protection
JP4772843B2 (ja) * 2008-09-17 2011-09-14 シャープ株式会社 半導体装置及びその製造方法
CN101752418A (zh) * 2008-12-09 2010-06-23 上海华虹Nec电子有限公司 提高ldmos晶体管中的崩溃电压的方法
CN101764157B (zh) * 2009-11-09 2011-05-11 苏州博创集成电路设计有限公司 绝缘体上硅横向双扩散金属氧化物半导体管及制备方法
CN101976670B (zh) * 2010-08-27 2012-09-26 东南大学 一种绝缘体上硅可集成大电流p型组合半导体器件
CN102412294B (zh) * 2010-09-25 2013-09-11 上海华虹Nec电子有限公司 用作静电防护结构的器件

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW556346B (en) * 2000-09-11 2003-10-01 Toshiba Corp Semiconductor device
US20030049907A1 (en) * 2001-09-12 2003-03-13 Toshihiko Omi Semiconductor device and manufacturing method therefor
US20060186469A1 (en) * 2005-01-18 2006-08-24 Kabushiki Kaisha Toshiba Semiconductor device
TW200824121A (en) * 2006-09-26 2008-06-01 O2Micro Inc Method, IC and display system for power MOSFET integration
TW200824117A (en) * 2006-11-20 2008-06-01 Episil Technologies Inc Semiconductor device and complementary metal oxide semiconductor
US20120175673A1 (en) * 2011-01-12 2012-07-12 Mueng-Ryul Lee Semiconductor device and fabricating method thereof

Also Published As

Publication number Publication date
TW201415633A (zh) 2014-04-16
CN103715260B (zh) 2016-06-08
CN103715260A (zh) 2014-04-09
US8648417B1 (en) 2014-02-11

Similar Documents

Publication Publication Date Title
US9466700B2 (en) Semiconductor device and method of fabricating same
US7161213B2 (en) Low threshold voltage PMOS apparatus and method of fabricating the same
US7701012B2 (en) Complementary zener triggered bipolar ESD protection
CN110718546B (zh) 绝缘栅极半导体器件及其制造方法
CN103050541B (zh) 一种射频ldmos器件及其制造方法
JP5102411B2 (ja) 半導体装置およびその製造方法
US6946705B2 (en) Lateral short-channel DMOS, method of manufacturing the same, and semiconductor device
US10658360B2 (en) Semiconductor device with an insulated-gate bipolar transistor region and a diode region
JP5307973B2 (ja) 半導体装置
US20160260704A1 (en) High Voltage Device with a Parallel Resistor
CN104103690B (zh) 半导体器件和用于生产该半导体器件的方法
JP5925740B2 (ja) トンネル電界効果トランジスタ
US9171916B1 (en) LDMOS with thick interlayer-dielectric layer
US7525138B2 (en) JFET device with improved off-state leakage current and method of fabrication
US20180138271A1 (en) Semiconductor device and method of manufacturing of semiconductor device
KR20070103311A (ko) 반도체 장치
US8835258B2 (en) High voltage device and manufacturing method thereof
CN101375402B (zh) 横向soi半导体器件及其制造方法
US9412863B2 (en) Enhanced breakdown voltages for high voltage MOSFETS
TWI492385B (zh) 橫向擴散金屬氧化物半導體電晶體及其製造方法
US10418477B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
US11810976B2 (en) Semiconductor device
TWI765111B (zh) 場效電晶體及其製造方法
CN108364945B (zh) 一种提高维持电压的双栅栅控静电释放器件及其制作方法
CN113330578B (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees