[go: up one dir, main page]

TWI492381B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI492381B
TWI492381B TW099128869A TW99128869A TWI492381B TW I492381 B TWI492381 B TW I492381B TW 099128869 A TW099128869 A TW 099128869A TW 99128869 A TW99128869 A TW 99128869A TW I492381 B TWI492381 B TW I492381B
Authority
TW
Taiwan
Prior art keywords
region
lightly doped
drain
offset
conductivity type
Prior art date
Application number
TW099128869A
Other languages
English (en)
Other versions
TW201130133A (en
Inventor
加藤伸二郎
Original Assignee
精工電子有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 精工電子有限公司 filed Critical 精工電子有限公司
Publication of TW201130133A publication Critical patent/TW201130133A/zh
Application granted granted Critical
Publication of TWI492381B publication Critical patent/TWI492381B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0221—Manufacture or treatment of FETs having insulated gates [IGFET] having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended-drain MOSFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
    • H10W10/011—
    • H10W10/10—

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

半導體裝置
本發明關係於半導體裝置。更明確地說，本發明關係於具有高崩潰電壓及高電流驅動力的LOCOS偏移場效電晶體。
圖2顯示具有高崩潰電壓結構的傳統N通道LOCOS偏移MOS場效電晶體的例子。N通道LOCOS偏移MOS場效電晶體101包含P型矽基材16、P型井區17、輕摻雜N型源極LOCOS偏移區18、輕摻雜N型汲極LOCOS偏移區19、重摻雜N型源極區20、重摻雜N型汲極區21、通道形成區22、閘極氧化物膜23、閘極電極24、LOCOS氧化物膜25、保護氧化物膜26、源極電極27、汲極電極28、及類似物。如圖2所示，MOS場效電晶體101的特徵在於該輕摻雜N型汲極LOCOS偏移區19係被形成在通道形成區22與該重摻雜N型汲極區21之間，以增加崩潰電壓，及在於LOCOS氧化物膜25各個形成至5000埃至10000埃的厚度，以為了防止在元件間形成的寄生場電晶體中之通道形成。通常，具有大通道長度的MOS場效電晶體的汲極崩潰電壓係被決定為在一部份發生的突崩崩潰的電壓，該部份係最大電場施加於形成在通道形成區與汲極區間之邊界的空乏層的部份，即，對於閘極電位最敏感的表面部份。MOS場效電晶體101的高汲極崩潰電壓的理由為LOCOS氧化物膜25的鳥嘴係位在通道形成區22與偏移區19間之邊界面的附近，免除了閘極電位的影響，使得較不會發生突崩崩潰。
偏移區19的摻雜物濃度的進一步降低增加了空乏層的寬度，以取得更高崩潰電壓，造成偏移區19的電阻增加，造成了在偏移區19的焦耳熱的產生，以在導通電晶體時崩潰該元件，以取得大汲極電流。在高崩潰電壓與電流驅動力間有一取捨關係。
針對上述問題，日本專利特開平11-26766提出以下方法。日本專利特開平11-26766揭示一種最佳化LOCOS氧化物膜的膜厚度至滿足以下兩條件的膜厚度之方法。第一條件為膜厚度條件為抑制前述閘極電位對突崩崩潰的影響。第二條件為膜厚度條件為是否閘極電位可以允許輕摻雜汲極LOCOS偏移區的表面進入累積狀態。如果LOCOS氧化物膜的膜厚度係被設定為最佳膜厚度，則可以生產較高電流驅動力的高崩潰電壓元件。
當上述傳統例子被利用以產生具有高電流驅動力的高崩潰電壓元件時，因為上述兩條件固有取捨關係，所以，很難選擇同時滿足兩條件的最佳膜厚度。
本發明提供具有高崩潰電壓的LOCOS偏移MOS場效電晶體，其中在汲極側偏移區形成有具有LOCOS氧化物膜的第一輕摻雜汲極移區及不具有LOCOS氧化物膜的第二輕摻雜汲極偏移區，兩區係被覆蓋有閘極電極。明確地說，使用以下機構。
本發明提供一半導體裝置包含：第一導電類型半導體基材；形成該第一導電類型半導體基材表面中之第一導電類型井區；形成與該第一導電類型井區接觸的第二導電類型井區；形成在第一導電類型井區中頂部的重摻雜第二導電類型源極區；通道形成區；形成與該重摻雜第二導電類型源極區接觸，以與該第二導電類型井區分開間隔有該通道形成區長度的輕摻雜第二導電類型源極偏移區；一重摻雜第二導電類型汲極區，形成在該第二導電類型井區的頂部；接觸該重摻雜第二導電類型汲極區，形成在通道形成區的一側上的第二輕摻雜第二導電類型汲極偏移區；形成在該第二導電類型井區頂部與通道形成區及該第二輕摻雜第二導電類型汲極偏移區接觸的第一輕摻雜第二導電類型汲極偏移區；一LOCOS氧化物膜，形成在第一導電類型半導體基材的表面部份中，除了該重摻雜第二導電類型源極區、通道形成區、第二輕摻雜第二導電類型汲極偏移區、及重摻雜第二導電類型汲極區外之區域中；閘極氧化物膜，形成在以下之上：形成在與源極側上的通道形成區接觸的LOCOS氧化物膜的部份；通道形成區；形成與在汲極側上的該通道形成區接觸的LOCOS氧化物膜的整體；及第二輕摻雜第二導電類型汲極偏移區；形成在閘極氧化物膜上的閘極電極；形成在重摻雜第二導電類型源極區上的源極電極；形成在該重摻雜第二導電類型汲極區上的汲極電極；及形成在該第一導電類型半導體基材的表面之上，除了源極電極與該汲極電極之外的保護氧化物膜。
在汲極側偏移區中，形成具有LOCOS氧化物膜的第一輕摻雜汲極偏移區及不具有LOCOS氧化物膜的第二輕摻雜汲極偏移區，使得第一輕摻雜汲極偏移區可以減緩施加至該第一輕摻雜汲極偏移區的電場的大小，藉以產生高崩潰電壓MOS場效電晶體。另外，形成有不具有LOCOS氧化物膜的第二輕摻雜汲極偏移區，使得電場可以由形成在第二輕摻雜汲極偏移區之上的閘極電極施加，以允許第二輕摻雜汲極偏移區進入累積狀態。結果，第二輕摻雜汲極偏移區的載子密度可以隨著閘極電壓保持變大而增加，藉以加強電流驅動力。
現在，參考附圖，描述本發明之例示實施例。
第一實施例
圖1為依據本發明第一實施例之半導體裝置100的剖面圖。於此，以例示方式描述N-通道MOS電晶體。圖1的半導體裝置100具有以下例示結構。在具有20至30歐姆公分電阻的P型矽基材1的表面中，輕摻雜P型井區2係被形成於20微米的深度，以硼或類似物被以大約1×1016 cm-3 的濃度摻雜，及一輕摻雜N型井區3係被形成以接觸P型井區2於20微米的深度，以磷或類似物被以大約1×1016 cm-3 的濃度摻雜。
再者，使用抗蝕圖案作為遮罩，執行離子佈植，以磷或類似物以大約5×1017 cm-3 摻雜，於深度1微米，形成輕摻雜N型源極偏移區4。另外，使用抗蝕圖案作為遮罩，執行離子佈植，以磷或類似物以大約5×1017 cm-3 摻雜，於深度1微米，形成輕摻雜N型汲極偏移區5。然後，執行選擇性氧化，以形成大約8000埃厚的熱氧化物膜，以於各個輕摻雜N型源極偏移區4及輕摻雜N型汲極偏移區5上，以成長為LOCOS氧化物膜12。隨後，使用抗蝕圖案作為遮罩，執行離子佈植，以磷或類似物以於大約5×1017 cm-3 摻雜，以於1微米深度形成另一輕摻雜N型汲極偏移區6。
隨後，執行熱氧化，以在矽表面上，形成大約1000埃厚的閘極氧化物膜10。隨後，執行化學氣相沈積(CVD)，以在閘極氧化物膜10之上形成大約4000埃厚的多結晶矽膜。然後，磷或類似物係被以大約1×1020 cm-3 摻雜並擴散入多結晶矽膜。然後，抗蝕圖案係被形成並執行乾式蝕刻，以形成閘極電極11，以透過通道形成區9及輕摻雜N型汲極偏移區5，由形成在輕摻雜N型源極偏移區4上的LOCOS氧化物膜12的一部份覆蓋至輕摻雜N型汲極偏移區6。
隨後，使用抗蝕圖案作為遮罩，執行離子佈植，以大約1×1020 cm-3 的砷或類似物摻雜矽表面，以在0.4微米深度形成重摻雜N型源極區7及重摻雜N型汲極區8。隨後，藉由CVD或類似物，形成約7000埃厚的保護氧化物膜13。隨後，在各個重摻雜N型源極區7及重摻雜N型汲極區8的位置上的保護氧化物膜13中形成開口。然後，鋁合金係被沈積於其中並作出圖案以在重摻雜N型源極區7上形成源極電極14及在重摻雜N型汲極區8上形成汲極電極15。
以上述結構，在汲極側偏移區中，形成了具有LOCOS氧化物膜的第一輕摻雜汲極偏移區及不具有LOCOS氧化物膜的第二輕摻雜汲極偏移區，使得第一輕摻雜汲極偏移區可以減緩施加至第一輕摻雜汲極偏移區的電場之大小，藉以產生高崩潰電壓MOS場效電晶體。另外，不具有LOCOS氧化物膜的第二輕摻雜汲極偏移區係被形成使得電場可以由形成在第二輕摻雜汲極偏移區上的閘極電極施加，以允許第二輕摻雜汲極偏移區進入一累積狀態。結果，第二輕摻雜汲極偏移區的載子密度可以隨著閘極電壓保持大而增加，藉以加強電流驅動力。
第二實施例
圖3為依據本發明第二實施例之半導體裝置102的剖面圖。圖3的半導體裝置102具有以下例示結構。在具有20至30歐姆公分電阻之P型矽基材29的表面中，在20微米的深度也形成輕摻雜P型井區30，以大約1×1016 cm-3 的濃度摻雜硼或類似物，及輕摻雜N型井區31係被形成以與在20微米深度的P型井區30接觸，其係以大約1×1017 cm-3 濃度的磷或類似物摻雜。再者，使用抗蝕圖案作為遮罩，執行離子佈植，以於1微米的深度形成輕摻雜N型源極偏移區32，其係以大約5×1017 cm-3 濃度的磷或類似物摻雜於P型井區30的頂部的區域中，該井區30係與N型井區31分開間隔有通道形成區43的長度。
隨後，執行選擇氧化，以形成大約8000埃厚的熱氧化物膜於在各個輕摻雜N型源極偏移區32與第一汲極偏移區33上，以成長作為LOCOS氧化物膜35。在此例子中，形成第二汲極偏移區34的可用方法係如下。首先，執行選擇氧化以在各個輕摻雜N型源極偏移區32、第一汲極偏移區33、及第二汲極偏移區34上形成大約8000埃厚的熱氧化物膜，以成長作為LOCOS氧化物膜35。然後，使用光阻劑，執行濕式蝕刻，以移除在第二汲極偏移區34上的LOCOS氧化物膜，及隨後執行熱氧化，以形成大約1000埃厚的閘極氧化物膜36在矽表面上。
隨後，執行CVD以形成大約4000埃厚的多結晶矽膜於閘極氧化物膜36之上。然後，磷或類似物係以大約1×1020 cm-3 被摻雜及擴散入多結晶矽膜。然後，抗蝕圖案係被形成並執行乾式蝕刻，以形成閘極電極37，以覆蓋由形成在輕摻雜N型源極偏移區32上之LOCOS氧化物膜35的一部份至第二汲極偏移區34的範圍。隨後，使用抗蝕圖案作為遮罩，執行離子佈植，以砷或類似物以大約1×1020 cm-3 摻雜矽表面，以在0.4微米的深度，形成重摻雜N型源極區38及重摻雜N型汲極區39。
隨後，藉由CVD或類似物形成大約7000埃厚的保護氧化物膜40。隨後，在各個重摻雜N型源極區38與重摻雜N型汲極區39的位置上的保護氧化物膜40中形成一開口。然後，一鋁合金被沈積於其中並作出圖案以在重摻雜N型源極區38形成源極電極41及在重摻雜N型汲極區39上形成汲極電極42。
應了解的是，依據第二實施例之結構也可以產生與第一實施例相同的效果。
1．．．P型矽基材
2．．．輕摻雜P型井區
3．．．輕摻雜N型井區
4．．．輕摻雜N型源極偏移區
5．．．輕摻雜N型汲極偏移區
6．．．輕摻雜N型汲極偏移區
7．．．重摻雜N型源極區
8．．．重摻雜N型汲極區
16．．．P型矽基材
17．．．P型井區
18．．．輕摻雜N型源極LOCOS偏移區
19．．．輕摻雜N型汲極LOCOS偏移區
20．．．重摻雜N型源極區
21．．．重摻雜N型汲極區
22．．．通道形成區
23．．．閘極氧化物膜
24．．．閘極電極
25．．．LOCOS氧化物膜
26．．．保護氧化物膜
27．．．源極電極
28．．．汲極電極
29．．．P型矽基材
30．．．輕摻雜P型井區
31．．．輕摻雜N型井區
32．．．輕摻雜N型源極偏移區
33．．．第一汲極偏移區
34．．．第二汲極偏移區
35．．．LOCOS氧化物膜
36．．．閘極氧化物膜
37．．．閘極電極
38．．．重摻雜N型源極區
39．．．重摻雜N型汲極區
40．．．保護氧化物膜
41．．．源極電極
42．．．汲極電極
100．．．半導體裝置
101．．．N通道LOCOS偏移MOS場效電晶體
102．．．半導體裝置
在附圖中：
圖1為依據本發明第一實施例之半導體裝置的剖面圖；
圖2為傳統MOS場效電晶體中之半導體裝置的剖面圖；及
圖3為依據本發明第二實施例之半導體裝置的剖面圖。
1．．．P型矽基材
2．．．輕摻雜P型井區
3．．．輕摻雜N型井區
4．．．輕摻雜N型源極偏移區
5．．．輕摻雜N型汲極偏移區
6．．．輕摻雜N型汲極偏移區
7．．．重摻雜N型源極區
8．．．重摻雜N型汲極區
9．．．通道形成區
10．．．閘極氧化物膜
11．．．閘極電極
12．．．LOCOS氧化物膜
13．．．保護氧化物膜
14．．．源極電極
15．．．汲極電極
100．．．半導體裝置

Claims (2)

  1. 一種半導體裝置，包含：第一導電類型之半導體基材；第一導電類型的第一井區，形成在該半導體基材之表面中；第二導電類型的第二井區，形成在該半導體基材的該表面中並與該第一井區接觸；第二導電類型的重摻雜源極區，形成在第一井區上；第二導電類型的輕摻雜源極偏移區，形成在該第一井區上並與該重摻雜源極區接觸；通道形成區，配置在該第一井區上並在該重摻雜源極區旁；第二導電類型的重摻雜汲極區，形成在該第二井區上；第二導電類型的第一輕摻雜汲極偏移區，形成在該第二井區上，以與該輕摻雜源極偏移區分開間隔有該通道形成區的長度；第二導電類型的第二輕摻雜汲極偏移區，形成在該重摻雜汲極區與該第一輕摻雜汲極偏移區之間，並與其兩者接觸；一LOCOS氧化物膜，形成在該半導體基材的表面部份中，該LOCOS氧化物膜包含一第一LOCOS氧化物區形成在該輕摻雜源極偏移區上及一第二LOCOS氧化物區形成在該第一輕摻雜汲極偏移區上； 一閘極氧化物膜形成在以下之上：該第一LOCOS氧化物區形成與在源極側上的該通道形成區接觸的一部份，該通道形成區，該第二LOCOS氧化物區形成與在該汲極側上的該通道形成區接觸的整體，及該第二輕摻雜汲極偏移區；閘極電極，形成在該閘極氧化物膜上；源極電極，形成在該重摻雜源極區上；及汲極電極，形成在該重摻雜汲極區上。
  2. 一種半導體裝置，包含：第一導電類型之半導體基材；第一導電類型之第一井區，形成在該半導體基材之表面中；第二導電類型之第二井區，形成在該半導體基材的該表面中並與該第一井區接觸；第二導電類型之重摻雜源極區，形成在該第一井區上；第二導電類型之輕摻雜源極偏移區，形成在該第一井區上並與該重摻雜源極區接觸；通道形成區，配置在該第一井區上並在該重摻雜源極區旁；第二導電類型之第一輕摻雜汲極偏移區，形成在該第二井區上，以與該輕摻雜源極偏移區分開間隔有離該通道 形成區的長度；第二導電類型的第二汲極偏移區，形成在該第二井區上並在該第一輕摻雜汲極偏移區旁；第二導電類型之重摻雜汲極區，形成在該第二井區上，以與該第一井區分開間隔有該輕摻雜第一汲極偏移區與該第二汲極偏移區的長度；一LOCOS氧化物膜，形成在該半導體基材的表面部份中，該LOCOS氧化物膜包含一第一LOCOS氧化物區形成在該輕摻雜源極偏移區上及一第二LOCOS氧化物區形成在該第一輕摻雜汲極偏移區上；閘極氧化物膜，其係形成在以下之上：與在源極側上的該通道形成區形成接觸的該第一LOCOS氧化物區的一部份，該通道形成區，與在汲極側上的該通道形成區形成接觸的該第二LOCOS氧化物區的整體，及該第二汲極偏移區；閘極電極，形成在該閘極氧化物膜上；源極電極，形成在該重摻雜源極區上；及汲極電極，形成在該重摻雜汲極區上。
TW099128869A 2009-09-17 2010-08-27 半導體裝置 TWI492381B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009216244A JP5452146B2 (ja) 2009-09-17 2009-09-17 半導体装置

Publications (2)

Publication Number Publication Date
TW201130133A TW201130133A (en) 2011-09-01
TWI492381B true TWI492381B (zh) 2015-07-11

Family

ID=43729648

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099128869A TWI492381B (zh) 2009-09-17 2010-08-27 半導體裝置

Country Status (5)

Country Link
US (1) US8084833B2 (zh)
JP (1) JP5452146B2 (zh)
KR (1) KR101702668B1 (zh)
CN (1) CN102024851B (zh)
TW (1) TWI492381B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8492866B1 (en) * 2012-01-09 2013-07-23 International Business Machines Corporation Isolated Zener diode
JP6077291B2 (ja) * 2012-12-10 2017-02-08 エスアイアイ・セミコンダクタ株式会社 不揮発性メモリ回路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6306700B1 (en) * 2000-08-07 2001-10-23 United Microelectronics Corp. Method for forming high voltage devices compatible with low voltages devices on semiconductor substrate
US20030109112A1 (en) * 2001-12-07 2003-06-12 Texas Instruments Incorporated Method of manufacturing and structure of semiconductor device with field oxide structure
TWI248087B (en) * 2003-05-14 2006-01-21 Sharp Kk Semiconductor memory device, semiconductor device, and portable electronic apparatus

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08241985A (ja) * 1995-03-06 1996-09-17 Nippon Motorola Ltd Ｌｄ−ｍｏｓトランジスタ
JPH1126766A (ja) 1997-06-27 1999-01-29 New Japan Radio Co Ltd Ｍｏｓ型電界効果トランジスタおよびその製造方法
JPH11224945A (ja) * 1998-02-05 1999-08-17 Matsushita Electron Corp 半導体装置
JP3442009B2 (ja) * 1999-09-24 2003-09-02 松下電器産業株式会社 高耐圧ｍｏｓトランジスタの構造
JP3350014B2 (ja) * 2000-01-31 2002-11-25 松下電器産業株式会社 半導体装置
JP2004281527A (ja) * 2003-03-13 2004-10-07 Toshiba Microelectronics Corp 半導体装置
JP4711636B2 (ja) * 2004-03-12 2011-06-29 パナソニック株式会社 半導体装置の製造方法
JP2009038068A (ja) * 2007-07-31 2009-02-19 Nec Electronics Corp 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6306700B1 (en) * 2000-08-07 2001-10-23 United Microelectronics Corp. Method for forming high voltage devices compatible with low voltages devices on semiconductor substrate
US20030109112A1 (en) * 2001-12-07 2003-06-12 Texas Instruments Incorporated Method of manufacturing and structure of semiconductor device with field oxide structure
TWI248087B (en) * 2003-05-14 2006-01-21 Sharp Kk Semiconductor memory device, semiconductor device, and portable electronic apparatus

Also Published As

Publication number Publication date
CN102024851B (zh) 2014-09-03
US20110062516A1 (en) 2011-03-17
JP2011066245A (ja) 2011-03-31
US8084833B2 (en) 2011-12-27
JP5452146B2 (ja) 2014-03-26
KR20110030379A (ko) 2011-03-23
KR101702668B1 (ko) 2017-02-03
TW201130133A (en) 2011-09-01
CN102024851A (zh) 2011-04-20

Similar Documents

Publication Publication Date Title
JP4309967B2 (ja) 半導体装置およびその製造方法
US8564060B2 (en) Semiconductor device with large blocking voltage and manufacturing method thereof
JP4700043B2 (ja) 半導体素子の製造方法
US9525057B2 (en) Semiconductor device
US7655974B2 (en) Semiconductor device
US7649223B2 (en) Semiconductor device having superjunction structure and method for manufacturing the same
JP4577355B2 (ja) 炭化珪素半導体装置およびその製造方法
JP5307973B2 (ja) 半導体装置
US20110198616A1 (en) Semiconductor device and method for manufacturing same
WO2010098294A1 (ja) 炭化珪素半導体装置
JP2013058575A (ja) 半導体装置及びその製造方法
US20150140767A1 (en) Process for manufacturing devices for power applications in integrated circuits
US20160293744A1 (en) Semiconductor device and manufacturing method for semiconductor device
JPWO2015087483A1 (ja) 半導体装置およびその製造方法
JPH1065163A5 (zh)
US8441036B2 (en) Semiconductor device and method of manufacturing the same
JP5616720B2 (ja) 半導体装置およびその製造方法
JP5719899B2 (ja) 半導体装置
JP2009272453A (ja) トランジスタ、半導体装置及びその製造方法
TWI492381B (zh) 半導體裝置
JP4755439B2 (ja) 半導体装置およびその製造方法
KR100485910B1 (ko) 고내압 모스 트랜지스터 및 그 제조 방법
JP5928429B2 (ja) 半導体装置及びその製造方法
JP5386120B2 (ja) 半導体装置および半導体装置の製造方法
JP3498431B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees