[go: up one dir, main page]

JP2009038068A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2009038068A
JP2009038068A JP2007198536A JP2007198536A JP2009038068A JP 2009038068 A JP2009038068 A JP 2009038068A JP 2007198536 A JP2007198536 A JP 2007198536A JP 2007198536 A JP2007198536 A JP 2007198536A JP 2009038068 A JP2009038068 A JP 2009038068A
Authority
JP
Japan
Prior art keywords
oxide film
locos oxide
semiconductor device
drain region
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007198536A
Other languages
English (en)
Inventor
Takeshi Iida
健 飯田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2007198536A priority Critical patent/JP2009038068A/ja
Priority to US12/216,665 priority patent/US20090032870A1/en
Priority to CN2008101294863A priority patent/CN101359689B/zh
Publication of JP2009038068A publication Critical patent/JP2009038068A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0221—Manufacture or treatment of FETs having insulated gates [IGFET] having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended-drain MOSFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/027—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/605—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having significant overlap between the lightly-doped extensions and the gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】ドレイン領域とゲート電極間の電界集中を緩和することにより高耐圧電界効果トランジスタを備える半導体装置を提供する。
【解決手段】半導体装置１００は、シリコン基板１１０上に、離間して形成されたＮウェルソース領域１７０およびＮウェルドレイン領域１６０と、Ｎウェルソース領域１７０上からＮウェルドレイン領域１６０上にわたって形成されたゲート絶縁膜１３１を介して設けられたゲート電極１３０と、を備えている。さらに、Ｎウェルドレイン領域１６０内のシリコン基板１１０表面に、ＬＯＣＯＳ酸化膜１８０ａが形成され、ＬＯＣＯＳ酸化膜１８０ａは、断面視においてくびれ部を有しており、ゲート電極１３０はくびれ部を跨ぐように形成されている。
【選択図】図１

Description

本発明は、半導体装置とその製造方法に関する。
横型電界効果トランジスタ（Ｌａｔｅｒａｌｌｙ Ｄｉｆｆｕｓｅｄ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）とは、ドレイン領域近傍の不純物を横方向に拡散する構造により、ドレイン領域とゲート電極間の電界集中を緩和し、高耐圧性を有する。従来のＬＤＭＯＳとしては、例えば特許文献１に記載されたものがある。特許文献１に記載されたＬＤＭＯＳでは、ＬＯＣＯＳ酸化膜の上面をエッチングして凹部を形成し、その凹部により、ＬＯＣＯＳ酸化膜のゲート電極側の端部下方近傍の電界集中を緩和している。なお、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）とは、シリコン局所酸化法の略称で、半導体基板上に形成された複数個の素子を電気的に分離するための技術である。
特開２００５−１８３６３３号公報
しかしながら、上記特許文献１記載の従来技術は、ＬＯＣＯＳ酸化膜の上面に凹部を有するため耐圧特性を向上させる点で、なお改善の余地があった。また、ＬＯＣＯＳ酸化膜を形成した後さらに、ＬＯＣＯＳ酸化膜の上面をエッチングして凹部を形成するという工程を必要とした。
本発明は上記事情に鑑みてなされたものであり、ドレイン領域とゲート電極間の電界集中を緩和することにより高耐圧電界効果トランジスタを備える半導体装置を提供する。また、このような半導体装置の簡便な工程による製造方法を提供する。
本発明によれば、半導体基板上に、離間して形成されたソース領域およびドレイン領域と、
前記ソース領域上から前記ドレイン領域上にわたって形成されたゲート絶縁膜を介して設けられたゲート電極と、
を備え、
前記ドレイン領域内の前記半導体基板表面に、ＬＯＣＯＳ酸化膜が形成され、
前記ＬＯＣＯＳ酸化膜は、断面視においてくびれ部を有しており、
前記ゲート電極は前記くびれ部を跨ぐように形成されていることを特徴とする半導体装置が提供される。
本発明の半導体装置においては、ゲート電極側のドレイン領域内の半導体基板表面に形成されたＬＯＣＯＳ酸化膜が、断面視においてくびれ部を有しているため、このＬＯＣＯＳ酸化膜のゲート電極側の端部下方近傍の電界集中を緩和できる。
この発明によれば、ソース領域およびドレイン領域が表層に離間して形成された半導体基板を準備する工程と、前記半導体基板上に犠牲酸化膜、窒化シリコン膜を順に形成する工程と、前記窒化シリコン膜をパターニングして、前記犠牲酸化膜上に、平面視において隣り合うＬＯＣＯＳ酸化膜形成用第１および第２の開口部を形成する工程と、前記半導体基板を熱酸化処理して、前記開口部において、前記犠牲酸化膜を成長させ、ＬＯＣＯＳ酸化膜を形成する工程と、前記窒化シリコン膜を除去する工程と、前記半導体基板上に前記ソース領域上から前記ドレイン領域上にわたってゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に、ゲート電極を形成する工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
本発明の半導体装置の製造方法においては、ＬＯＣＯＳ酸化膜形成用第１および第２の開口部が平面視において隣り合うように形成されため、第１および第２の開口部のＬＯＣＯＳ酸化膜の端部同士が結合する。これにより、くびれ部を有するＬＯＣＯＳ酸化膜を形成することができるため、ＬＯＣＯＳ酸化膜形成後にくびれ部を形成することなく、半導体装置を簡便な工程により製造できる。
本発明によれば、高耐圧電界効果トランジスタを備える半導体装置、およびこのような半導体装置の簡便な工程による製造方法が提供される。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
図１は、本発明の実施の形態の半導体装置１００の断面構造を示す。
半導体装置１００において、シリコン基板１１０には、トランジスタ１２０が形成されている。Ｇはゲート、Ｓはソース、Ｄはドレインを示す。
シリコン基板１１０の表層には、一対のＮ型不純物拡散領域として、Ｎウェルドレイン領域１６０およびＮウェルソース領域１７０が離間して形成され、これらの間にチャネル領域（不図示）が形成されている。
ゲート電極１３０は、Ｎウェルドレイン領域１６０とＮウェルソース領域１７０の間のチャネル領域上に、Ｎウェルソース領域１７０上からＮウェルドレイン領域１６０上にわたって形成されたゲート絶縁膜１３１を介して形成されている。ゲート電極１３０のＮウェルドレイン領域１６０側の端部は、ＬＯＣＯＳ酸化膜１８０ａの上面側のくびれ部を跨いでいる。くびれ部を跨ぐとは、くびれ部を覆うように形成されていることを指す。ゲート電極１３０には、Ｎ型不純物がドープされている。また、ゲート絶縁膜１３１の材料としては、例えば、シリコン酸化膜が挙げられる。
Ｎウェルドレイン領域１６０は、シリコン基板１１０の表面にＬＯＣＯＳ酸化膜１８０ａ、１８０ｂを有し、ＬＯＣＯＳ酸化膜１８０ａ、１８０ｂの間にＮ型不純物がドープされたＮ＋ドレイン拡散層１４０が設けられている。一方、Ｎウェルソース領域１７０は、シリコン基板１１０の表面にＬＯＣＯＳ酸化膜１９０ａ、１９０ｂを有し、ＬＯＣＯＳ酸化膜１９０ａ、１９０ｂの間に、Ｎ型不純物がドープされたＮ＋ソース拡散層１５０が設けられている。
ＬＯＣＯＳ酸化膜１８０ａは、ゲート電極１３０とＮウェルドレイン領域１６０内のシリコン基板１１０の表面であって、ゲート絶縁膜１３１の端部に形成されている。ＬＯＣＯＳ酸化膜１８０ａは、断面視において、くびれ部を有している。ＬＯＣＯＳ酸化膜１８０ａの上面側に形成されたくびれ部は、ゲート電極１３０により覆われている。
ＬＯＣＯＳ酸化膜１８０，１９０は、選択的に形成でき、素子同士を電気的に分離するものである。また、ＬＯＣＯＳ酸化膜１８０，１９０の材料としては、例えば、シリコン酸化膜が挙げられる。
くびれ部とは、断面視において酸化膜１８０ａの上下に形成された凹部を指す。くびれ部とは、ＬＯＣＯＳ酸化膜１８０ａａとＬＯＣＯＳ酸化膜１８０ａｂのそれぞれの両端に形成された突端部の一方が互いに結合した部分をいう。また、以下の工程で説明するが、くびれ部は、シリコン基板１１０を熱処理する前の犠牲酸化膜２０１よりも厚く、熱処理した後の犠牲酸化膜２０１より薄くなっていればよい。また、くびれ部の側面は傾斜していてもよい。くびれ部の厚さとしては、５００ｎｍ以下であることが好ましい。これにより、高耐圧電界効果トランジスタを備える半導体装置が得られる。
次に、図１に示した半導体装置１００の製造方法を、図２および図３を参照して説明する。
シリコン基板１１０の表層に、Ｎウェルマスク２１２を用いて、Ｎウェルドレイン領域１６０およびＮウェルソース領域１７０を形成する（図８参照）。
まず、図２（ａ）に示すように、シリコン基板１１０上に、犠牲酸化膜２０１を形成し、公知の技術により、シリコン基板１１０中にＮ型不純物を導入して、Ｎウェルドレイン領域１６０およびＮウェルソース領域１７０を離間して形成する。
次に、シリコン基板１１０の表面に、ＬＯＣＯＳ酸化膜１８０，１９０を形成する。
図２（ｂ）に示すように、犠牲酸化膜２０１上に、耐酸化性を有する窒化シリコン膜２０２を形成する。続いて、図２（ｃ）に示すように、フィールドマスク２１１（図８参照）を用いてパターニングし、窒化シリコン膜２０２を除去して、ＬＯＣＯＳ酸化膜を形成する領域にそれぞれ開口部を形成する。ＬＯＣＯＳ酸化膜１８０ａａおよび１８０ａｂ形成用第１および第２の開口部は平面視において隣り合うように形成される。第１および第２の開口部の間には、窒化シリコン膜２０２が形成されている。続いて、図３（ａ）に示すように、シリコン基板１１０を熱酸化処理して、開口部において、犠牲酸化膜２０１を成長させ、ＬＯＣＯＳ酸化膜１８０,１９０を形成する。その後、残りの窒化シリコン膜２０２を除去する（図３（ｂ））。犠牲酸化膜２０１は、パッド酸化膜として機能し、例えば二酸化シリコン膜などが挙げられる。
図３（ａ）に示すように、窒化シリコン膜２０２に覆われたＬＯＣＯＳ酸化膜１８０，１９０の両端も熱酸化により、それぞれ成長するため、ＬＯＣＯＳ酸化膜１８０，１９０の両端には、バーズビークと呼ばれる突端部がそれぞれ形成される。ここで、第１および第２の開口部において成長した犠牲酸化膜２０１は、ＬＯＣＯＳ酸化膜形成用第１および第２の開口部が平面視において隣り合うように形成されため、ＬＯＣＯＳ酸化膜１８０ａａの端部に形成されたバーズビークの一方が、ＬＯＣＯＳ酸化膜１８０ａｂの端部に形成されたバーズビークの一方と結合する。これにより、くびれ部を有するＬＯＣＯＳ酸化膜１８０ａが形成される。くびれ部は、ＬＯＣＯＳ酸化膜１８０ａが形成されると同時に形成されるため、ＬＯＣＯＳ酸化膜１８０ａ形成後に、くびれ部を形成するといった工程が不要である。またさらに、図３（ｂ）に示すように、窒化シリコン膜２０２を除去したあとに熱酸化をおこなって、ＬＯＣＯＳ酸化膜１８０ａａとＬＯＣＯＳ酸化膜１８０ａｂの端部同士を結合させることもできる。
図８に示すように、フィールドマスク２１１を上面から見ると、図中の丸線で囲った領域において、ＬＯＣＯＳ酸化膜１８０ａａ，１８０ａｂが並列するように形成される。
次いで、シリコン基板１１０の表面にチャネル領域（図示なし）を露出させ、シリコン基板１１０上に、Ｎウェルソース領域１７０上からＮウェルドレイン領域１６０上にわたってゲート絶縁膜１３１を形成し、その上に、ゲートポリマスク２１３（図８参照）を用いてゲート電極１３０を形成する。ゲート電極１３０は、ＬＯＣＯＳ酸化膜１８０ａからＬＯＣＯＳ酸化膜１９０ｂにわたって形成され、酸化膜１８０ａ上面の凹部を跨ぐように形成する。
次いで、Ｎウェルドレイン領域１６０およびＮウェルソース領域１７０にリン（Ｐ）や砒素（Ａｓ）などのＮ型不純物を導入し、Ｎ＋ドレイン拡散層１４０およびＮ＋ソース拡散層１５０を、それぞれ形成する。
このようにして図１に示す半導体装置１００が製造される。
次に、図１に示した半導体装置１００の効果について説明する。
図１に示した半導体装置１００において、トランジスタ（ＦＥＴ）１２０のＬＯＣＯＳ酸化膜１８０ａは断面視においてくびれ部を有している。このため、ＬＯＣＯＳ酸化膜１８０ａのゲート電極１３０側の端部下方近傍の電界集中が緩和している。このような電界集中を緩和するため、従来技術では、ＬＯＣＯＳ酸化膜の上面のみをエッチングして凹部を形成し、ＬＯＣＯＳ酸化膜のゲート電極側の端部下方近傍の電界集中を緩和していたが、これに対し本実施形態における半導体装置では、ＬＯＣＯＳ酸化膜１８０ａは上下に凹部を有しているため、さらに電界集中が緩和できる。
また、ＬＯＣＯＳ酸化膜１８０ａのくびれ部は、上述のように、ＬＯＣＯＳ酸化膜１８０ａが形成されると同時に形成される。そのため、従来技術では、凹部を形成するために、ＬＯＣＯＳ酸化膜の上面をエッチングする工程を必要としたが、これに対し本実施形態では、このような工程を不要とし、半導体装置を簡便な工程により製造できる。
本実施の形態における半導体装置１００において、Ｎ＋ドレイン拡散層１４０に対し６０Ｖの電圧を、ゲート電極１３０に対し０Ｖの電圧を、Ｎ＋ソース拡散層１５０に対し０Ｖの電圧を、それぞれ印加したときの、インパクトイオン発生、電界分布および再結合分布について、それぞれシミュレーションを行った。
シミュレーション結果について、以下に説明する。
図４は、本実施の形態における半導体装置１００のドレイン領域近傍のインパクトイオン発生の様子を示す図である。図５は、従来の半導体装置３００のドレイン領域近傍のインパクトイオン発生の様子を示す図である。
図５の斜線部に示すように従来の半導体装置３００のドレイン領域近傍のインパクトイオンが、ＬＯＣＯＳ酸化膜３８０のゲート電極１３０側の端部下方近傍に集中し、これが耐圧向上の妨げになっている。これに対し、図４の斜線部に示すように本実施の形態における半導体装置１００のドレイン領域近傍のインパクトイオンは、ＬＯＣＯＳ酸化膜１８０ａの下方全体に広がり、インパクトイオンの集中が緩和されている。これにより、半導体装置１００の耐圧特性が向上できる。
図６は、（ａ）本実施の形態における半導体装置１００のドレイン領域近傍の電界分布図、および（ｂ）従来の半導体装置３００のドレイン領域近傍の電界分布図である。
図６（ｂ）の斜線部に示すように従来の半導体装置３００のドレイン領域近傍の電界が、ＬＯＣＯＳ酸化膜３８０のゲート電極１３０側の端部下方近傍に集中しているのに対し、図６（ａ）に示すように本実施の形態おける半導体装置１００のドレイン領域近傍の電界は、このような電界集中がみられない。これにより、半導体装置１００の耐圧特性が向上できる。
図７は、（ａ）本実施の形態における半導体装置１００のドレイン領域近傍の再結合分布図、および（ｂ）従来の半導体装置３００のドレイン領域近傍の再結合分布図である。
図７（ｂ）の斜線部に示すように従来の半導体装置３００のドレイン領域近傍の再結合点が、ＬＯＣＯＳ酸化膜３８０のゲート電極１３０側の端部下方近傍に集中しているのに対し、図７（ａ）の斜線部に示すように本実施の形態における半導体装置１００のドレイン領域近傍の再結合点は、ＬＯＣＯＳ酸化膜１８０ａの下方全体に広がっている。これにより、半導体装置１００の耐圧特性が向上できる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。たとえば、本実施形態では、断面視においてＬＯＣＯＳ酸化膜がくびれ部を一つ有する場合について説明したが、くびれ部は、複数あってもよい。それにより、さらに耐圧特性の向上ができる。また、ＬＯＣＯＳ酸化膜形成用開口部の位置は、マスクを適宜選択することにより調整可能である。また、平面視において隣り合うＬＯＣＯＳ酸化膜形成用の開口部をさらに設けてもよい。この場合、開口部を形成する際に用いるマスクを分割するなどして適宜設計可能である。これにより、簡便な方法で耐圧特性に優れた半導体装置を製造することができる。
本実施の形態における半導体装置を示す断面図。 本実施の形態における半導体装置の製造工程を示す断面図。 本実施の形態における半導体装置の製造工程を示す断面図。 本実施の形態における半導体装置１００のドレイン領域近傍のインパクトイオン発生の様子を示す図。 従来の半導体装置のドレイン領域近傍のインパクトイオン発生の様子を示す図。 （ａ）本実施の形態における半導体装置のドレイン領域近傍の電界分布図、（ｂ）従来の半導体装置のドレイン領域近傍の電界分布図。 （ａ）本実施の形態における半導体装置のドレイン領域近傍の再結合分布図、（ｂ）従来の半導体装置のドレイン領域近傍の再結合分布図。 本実施の形態における半導体装置の製造に用いるマスクを示す模式平面図。
符号の説明
１００ 半導体装置
１１０ シリコン基板
１２０ トランジスタ（ＦＥＴ）
１３０ ゲート電極
１３１ ゲート絶縁膜
１４０ Ｎ＋ドレイン拡散層
１５０ Ｎ＋ソース拡散層
１６０ ドレイン領域
１７０ ソース領域
１８０ ＬＯＣＯＳ酸化膜
１８０ａ ＬＯＣＯＳ酸化膜
１８０ａａ ＬＯＣＯＳ酸化膜
１８０ａｂ ＬＯＣＯＳ酸化膜
１８０ｂ ＬＯＣＯＳ酸化膜
１９０ ＬＯＣＯＳ酸化膜
１９０ａ ＬＯＣＯＳ酸化膜
１９０ｂ ＬＯＣＯＳ酸化膜
２０１ 犠牲酸化膜
２０２ 窒化シリコン膜
２１１ フィールドマスク
２１２ Ｎウェルマスク
２１３ ゲートポリマスク
３００ 半導体装置
３８０ ＬＯＣＯＳ酸化膜

Claims (3)

  1. 半導体基板上に、離間して形成されたソース領域およびドレイン領域と、
    前記ソース領域上から前記ドレイン領域上にわたって形成されたゲート絶縁膜を介して設けられたゲート電極と、
    を備え、
    前記ドレイン領域内の前記半導体基板表面に、ＬＯＣＯＳ酸化膜が形成され、
    前記ＬＯＣＯＳ酸化膜は、断面視においてくびれ部を有しており、
    前記ゲート電極は前記くびれ部を跨ぐように形成されていることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記ＬＯＣＯＳ酸化膜は両端に突端部を有し、
    前記くびれ部は、前記ＬＯＣＯＳ酸化膜の前記突端部同士が結合した部分であることを特徴とする半導体装置。
  3. ソース領域およびドレイン領域が表層に離間して形成された半導体基板を準備する工程と、
    前記半導体基板上に犠牲酸化膜、窒化シリコン膜を順に形成する工程と、
    前記窒化シリコン膜をパターニングして、前記犠牲酸化膜上に、平面視で隣り合うＬＯＣＯＳ酸化膜形成用第１および第２の開口部を形成する工程と、
    前記半導体基板を熱酸化処理して、前記開口部において、前記犠牲酸化膜を成長させ、前記ＬＯＣＯＳ酸化膜を形成する工程と、
    前記窒化シリコン膜を除去する工程と、
    前記半導体基板上に前記ソース領域上から前記ドレイン領域上にわたってゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上に、ゲート電極を形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
JP2007198536A 2007-07-31 2007-07-31 半導体装置およびその製造方法 Pending JP2009038068A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007198536A JP2009038068A (ja) 2007-07-31 2007-07-31 半導体装置およびその製造方法
US12/216,665 US20090032870A1 (en) 2007-07-31 2008-07-09 Semiconductor device and method for manufacturing same
CN2008101294863A CN101359689B (zh) 2007-07-31 2008-07-31 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007198536A JP2009038068A (ja) 2007-07-31 2007-07-31 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2009038068A true JP2009038068A (ja) 2009-02-19

Family

ID=40332079

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007198536A Pending JP2009038068A (ja) 2007-07-31 2007-07-31 半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US20090032870A1 (ja)
JP (1) JP2009038068A (ja)
CN (1) CN101359689B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012033599A (ja) * 2010-07-29 2012-02-16 Toshiba Corp 半導体装置の製造方法及び半導体装置
JP2013203210A (ja) * 2012-03-28 2013-10-07 Railway Technical Research Institute 回転角検出機構
WO2014136449A1 (ja) 2013-03-06 2014-09-12 川崎重工業株式会社 平行カルダン駆動方式の操舵台車

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8174071B2 (en) * 2008-05-02 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage LDMOS transistor
JP5280142B2 (ja) * 2008-09-30 2013-09-04 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5349885B2 (ja) 2008-09-30 2013-11-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2010278312A (ja) * 2009-05-29 2010-12-09 Sanyo Electric Co Ltd 半導体装置
JP5452146B2 (ja) * 2009-09-17 2014-03-26 セイコーインスツル株式会社 半導体装置
US10797171B2 (en) 2018-06-19 2020-10-06 Globalfoundries Singapore Pte. Ltd. Laterally diffused mosfet with locos dot
CN114695549B (zh) * 2020-12-30 2025-09-05 联华电子股份有限公司 高压半导体装置以及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004281527A (ja) * 2003-03-13 2004-10-07 Toshiba Microelectronics Corp 半導体装置
JP2005183633A (ja) * 2003-12-18 2005-07-07 Toyota Central Res & Dev Lab Inc 半導体装置とその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2536635B2 (ja) * 1989-03-09 1996-09-18 三菱電機株式会社 ポリシリコンパッドｌｏｃｏｓ法による素子分離方法
JP3270405B2 (ja) * 1998-01-26 2002-04-02 セイコーインスツルメンツ株式会社 半導体装置
JP3443355B2 (ja) * 1999-03-12 2003-09-02 三洋電機株式会社 半導体装置の製造方法
US6833586B2 (en) * 2003-01-02 2004-12-21 Micrel, Inc. LDMOS transistor with high voltage source and drain terminals
JP4477309B2 (ja) * 2003-05-09 2010-06-09 Ｎｅｃエレクトロニクス株式会社 高耐圧半導体装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004281527A (ja) * 2003-03-13 2004-10-07 Toshiba Microelectronics Corp 半導体装置
JP2005183633A (ja) * 2003-12-18 2005-07-07 Toyota Central Res & Dev Lab Inc 半導体装置とその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012033599A (ja) * 2010-07-29 2012-02-16 Toshiba Corp 半導体装置の製造方法及び半導体装置
JP2013203210A (ja) * 2012-03-28 2013-10-07 Railway Technical Research Institute 回転角検出機構
WO2014136449A1 (ja) 2013-03-06 2014-09-12 川崎重工業株式会社 平行カルダン駆動方式の操舵台車

Also Published As

Publication number Publication date
CN101359689B (zh) 2010-06-02
CN101359689A (zh) 2009-02-04
US20090032870A1 (en) 2009-02-05

Similar Documents

Publication Publication Date Title
JP2009038068A (ja) 半導体装置およびその製造方法
JP4577355B2 (ja) 炭化珪素半導体装置およびその製造方法
JP3831602B2 (ja) 半導体装置の製造方法
TWI436479B (zh) 一種低阻高壓mosfet器件及其製造方法
CN101399268A (zh) 半导体装置及其制造方法
JP2006196518A (ja) 半導体装置およびその製造方法
JP2006066439A (ja) 半導体装置およびその製造方法
JP2009283784A (ja) 半導体装置及び半導体装置の製造方法
CN102203925B (zh) 半导体元件的制造方法
US8598651B2 (en) Semiconductor device with transistor having gate insulating film with various thicknesses and manufacturing method thereof
JP2005520319A (ja) 対称的トレンチ金属酸化膜半導体電界効果トランジスタ素子及びその製造方法
JP4645705B2 (ja) 半導体装置及び半導体装置の製造方法
CN105529262A (zh) 一种垂直双扩散金属氧化物半导体场效应管及其制作方法
JP2008085134A (ja) 半導体装置及びその製造方法
JP2011049457A (ja) 高耐圧半導体装置及びその製造方法
JP2010010408A (ja) 半導体装置及びその製造方法
JP2009290140A (ja) パワー半導体装置およびパワー半導体装置の製造方法
JP2008130983A (ja) 半導体装置およびその製造方法
JP5211652B2 (ja) 横型ｍｏｓトランジスタの製造方法
JP5994238B2 (ja) 半導体装置の製造方法
JP2834058B2 (ja) 半導体装置の製造方法
JP2009032905A (ja) 半導体装置およびその製造方法
JPH05283687A (ja) 半導体素子の製造方法
KR101099560B1 (ko) 고전압 트랜지스터 제조방법
TWI539497B (zh) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130409