TWI485835B - 靜電放電保護裝置 - Google Patents

Description

靜電放電保護裝置

【1】 本發明是有關於一種靜電放電保護裝置，且特別是有關於一種具有矽控整流器的靜電放電保護裝置。

【2】 靜電放電(electrostaticdischarge，ESD)往往是造成積體電路發生靜電過度應力(electrostatic overstress)或是永久性損毀的主要原因，因此積體電路中都會加入靜電放電保護裝置的設計，以藉此防止靜電放電的損害。【3】 近年來，矽控整流器(siliconcontrolled rectifier，簡稱SCR)已成為靜電放電保護裝置在設計上的基礎元件。其中，矽控整流器具有PNPN半導體結構，因此可等效成由一PNP電晶體與一NPN電晶體組合而成的電路結構。在實際應用上，當ESD事件發生時，PNPN半導體結構中的N型井區與P型基底之間必須先形成累增崩潰(avalanchebreakdown)，之後矽控整流器才能透過累增崩潰電流來同時導通PNP電晶體與NPN電晶體，進而形成用以釋放靜電脈衝的放電路徑。【4】 換言之，現有的矽控整流器必須倚靠PNPN半導體結構中的累增崩潰電流，來同時導通等效上的PNP電晶體與NPN電晶體。然而，此種導通方式往往會降低矽控整流器的導通速度，進而影響靜電放電保護裝置的防護能力。

【5】 本發明提供一種靜電放電保護裝置，利用路徑切換單元來控制矽控整流器的電流路徑，並藉此提升矽控整流器的導通速度。【6】 本發明提出一種靜電放電保護裝置，包括矽控整流器與路徑切換單元。矽控整流器包括第一連接端、第二連接端、第一控制端與第二控制端，且第一連接端與第二連接端分別電性連接第一配線與第二配線。路徑切換單元電性連接第一配線、第一控制端該第二控制端。當輸入訊號供應至第一配線時，路徑切換單元響應於輸入訊號而提供由第一配線至第一控制端的第一電流路徑。當靜電脈衝出現在第一配線時，路徑切換單元響應於靜電脈衝而提供由第一控制端至第二控制端的第二電流路徑。【7】 在本發明之一實施例中，上述之路徑切換單元包括第一開關、第二開關以及控制電路。第一開關電性連接在第一配線與第一控制端之間。第二開關電性連接在第一控制端與第二控制端之間。控制電路電性連接第一配線、第二配線、第一開關與第二開關。控制電路響應於靜電脈衝而開啟第二開關並關閉第一開關，以透過第二開關提供第二電流路徑。此外，控制電路響應於輸入訊號而開啟第一開關並關閉第二開關，以透過第一開關提供第一電流路徑。【8】 在本發明之一實施例中，上述之控制電路包括電容與電阻。電容的第一端電性連接第一配線。電阻的第一端電性連接電容的第二端，且電阻的第二端電性連接第二配線。控制電路透過電容的第二端產生第一控制訊號。【9】 在本發明之一實施例中，上述之第一開關與第二開關分別由P型電晶體與N型電晶體所構成，且P型電晶體與N型電晶體分別受控於第一控制訊號。【10】 在本發明之一實施例中，上述之控制電路包括第一P型電晶體、第一N型電晶體、第二P型電晶體與第二N型電晶體。第一P型電晶體的源極電性連接第一配線。第一N型電晶體的汲極電性連接第一P型電晶體的汲極，第一N型電晶體的閘極電性連接第一P型電晶體的閘極，且第一N型電晶體的源極電性連接第二配線。第二P型電晶體的源極電性連接第一配線，第二P型電晶體的閘極電性連接第一P型電晶體的汲極，且第二P型電晶體的汲極用以產生第一控制訊號且電性連接第一P型電晶體的閘極。第二N型電晶體的汲極電性連接第二P型電晶體的汲極，第二N型電晶體的閘極接收電源電壓，且第二N型電晶體的源極電性連接第二配線。【11】 在本發明之一實施例中，上述之控制電路更包括一電容，且電容的第一端電性連接第一配線，電容的第二端電性連接第一P型電晶體的閘極。【12】 本發明提出一種靜電放電保護裝置，包括矽控整流器與路徑切換單元。矽控整流器包括第一連接端、第二連接端、第一控制端與第二控制端，且第一連接端與第二連接端分別電性連接第一配線與第二配線。路徑切換單元包括連接在第一配線與第一控制端之間的第一開關、以及連接在第一控制端與第二控制端之間的第二開關。當輸入訊號供應至第一配線時，路徑切換單元開啟第一開關並關閉第二開關。當靜電脈衝出現在第一配線時，路徑切換單元關閉第一開關並開啟第二開關。【13】 在本發明之一實施例中，上述之路徑切換單元更包括控制電路。其中，控制電路電性連接第一配線、第二配線、第一開關與第二開關。此外，控制電路響應於靜電脈衝而開啟第二開關並關閉第一開關，且控制電路響應於輸入訊號而開啟第一開關並關閉第二開關。【14】 基於上述，本發明是利用路徑切換單元來控制矽控整流器的電流路徑，以致使矽控整流器無須透過N型井區與P型基底之間的累增崩潰電流，就可同時導通其內部的PNP電晶體與NPN電晶體。換言之，當靜電放電事件發生時，矽控整流器將可在路徑切換單元的控制下加快其導通速度，進而有助於增加靜電放電保護裝置的防護能力。【15】 為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

【16】 在以下說明中，為呈現對本發明之說明的一貫性，故在不同的實施例中，若有功能與結構相同或相似的元件會用相同的元件符號與名稱。【17】 圖1為依據本發明之一示範性實施例之靜電放電保護裝置的示意圖。參照圖1，靜電放電保護裝置100包括矽控整流器110與路徑切換單元120。其中，矽控整流器110包括第一連接端TM1、第二連接端TM2、第一控制端與CT1與第二控制端CT2。路徑切換單元120包括控制電路121、第一開關122與第二開關123。【18】 就路徑切換單元120來說，第一開關122電性連接在第一配線101與第一控制端CT1之間。藉此，當第一開關122被開啟時，第一開關122將可用以提供由第一配線101至第一控制端CT1的第一電流路徑。第二開關123電性連接在第一控制端CT1與第二控制端CT2之間。藉此，當第二開關123被開啟時，第二開關123將可用以提供由第一控制端CT1至第二控制端CT2的第二電流路徑。控制電路121電性連接第一配線101、第二配線102、第一開關122與第二開關123，並用控制第一開關122與第二開關123。【19】 就矽控整流器110來說，矽控整流器110透過第一連接端TM1與第二連接端TM2，分別電性連接至第一配線101與第二配線102。此外，矽控整流器110包括P型基底130、N型井區140、P+型摻雜區151~153以及N+型摻雜區161~162。其中，N型井區140配置於P型基底130內。P+型摻雜區151配置於N型井區140內，並電性連接第一連接端TM1。N+型摻雜區161配置於N型井區140內，並電性連接第一控制端CT1。P+型摻雜區152配置於P型基底130內，並電性連接第二連接端TM2。N+型摻雜區162配置於P型基底130內，並電性連接第二連接端TM2。P+型摻雜區153配置於P型基底130內，並位在P+型摻雜區151與N+型摻雜區162之間，且P+型摻雜區153電性連接第二控制端CT2。【20】 圖2為依據本發明之一示範性實施例之靜電放電保護裝置的等效電路圖。請同時參照圖1與圖2來看，矽控整流器110中的P+型摻雜區151、N型井區140與P型基底130可用以形成縱向的PNP電晶體BP1，且N型井區140、P型基底130與N+型摻雜區162則可用以形成橫向的NPN電晶體BN1。此外，圖2中的電阻R21則是由P型基底130所貢獻的等效電阻，且電阻R22是由N型井區140所貢獻的等效電阻。換言之，矽控整流器110可等效成由PNP電晶體BP1、NPN電晶體BN1、電阻R21與電阻R22組合而成的電路結構。【21】 在實際應用上，靜電放電保護裝置100主要是用以導引來自焊墊103的靜電脈衝，以避免靜電脈衝對積體電路(未繪示出)造成損害。舉例來說，當靜電放電事件發生時，靜電脈衝將由焊墊103進入並出現在第一配線101上。此時，控制電路121將響應於靜電脈衝，而開啟(turn on)第二開關123並關閉(turn off)第一開關122。藉此，如圖1所示，隨著第二開關123的開啟，靜電脈衝將經由P+型摻雜區151、N型井區140、N+型摻雜區161與第二開關123，直接傳送到位在P型基底130中的P+型摻雜區153。如此一來，P+型摻雜區151與N型井區140所形成的PN接面(P-N junction)將維持在順向偏壓下，亦即PNP電晶體BP1的基-射極將偏壓在順向偏壓下，進而促使PNP電晶體BP1的導通。【22】 此外，PNP電晶體BP1的基-射極電流將可透過導通的第二開關123直接流入P型基底130，進而促使P型基底130的電壓準位上升。亦即，如圖2的電流路徑210與220所示，來自PNP電晶體BP1的基-射極電流將可透過電阻R22與導通的第二開關123直接傳送到電阻R21，進而形成用以導通NPN電晶體BN1的電壓差。換言之，矽控整流器110無需利用N型井區140與P型基底130之間所形成的累增崩潰電流，就可同時導通PNP電晶體BP1與NPN電晶體BN1。如此一來，當靜電放電事件發生時，矽控整流器110將可隨著第二開關123的開啟而加快其的導通速度，進而快速地將靜電脈衝導引至連接至接地端的第二配線102。【23】 另一方面，當積體電路正常運作時，輸入訊號將透過焊墊103供應至第一配線101。此時，控制電路121將響應於輸入訊號，而開啟第一開關122並關閉第二開關123。藉此，PNP電晶體BP1將處在不導通的狀態，進而將矽控整流器110的觸發電壓(trigger voltage)與保持電壓(holding voltage)拉升至較高的電壓準位。如此一來，將可確保矽控整流器110維持在不導通的狀態，進而避免漏電流的產生。【24】 舉例來說，圖3為依據本發明之ㄧ示範性實施例之矽控整流器的特性曲線圖。其中，曲線310為在第二開關123開啟且第一開關122關閉的情況下矽控整流器110之電壓對電流的特性曲線，而曲線320則為在第一開關122開啟且第二開關123關閉的情況下矽控整流器110之電壓對電流的特性曲線。如曲線310所示，當第二開關123被開啟，且第一開關122被關閉時，觸發電壓將被下拉至大約8.8伏特(V)，且保持電壓將被下拉至大約4.3伏特。此外，如曲線320所示，當第一開關122被開啟，且第二開關123被關閉時，觸發電壓將被拉升至大約14.3伏特，且保持電壓將被拉升至大約9.5伏特。【25】 換言之，當靜電脈衝出現在第一配線101時，路徑切換單元120將關閉第一開關122並開啟第二開關123，亦即路徑切換單元120將提供由第一控制端CT1至第二控制端CT2的第二電流路徑。藉此，將可提升矽控整流器110的導通速度，並致使矽控整流器110的觸發電壓與保持電壓下降。此外，隨著觸發電壓的降低，也可改善靜電放電保護裝置100中多個矽控整流器不均勻導通(non-uniformturn-on)的現象。另一方面，當積體電路正常運作時，亦即當輸入訊號供應至第一配線101時，路徑切換單元120將開啟第一開關122並關閉第二開關123，亦即路徑切換單元120將提供由第一配線101至第一控制端CT1的第一電流路徑。藉此，將可關閉PNP電晶體BP1，並可提高矽控整流器110的觸發電壓與保持電壓，進而避免漏電流的產生。【26】 值得注意的是，圖1實施例雖然列舉了矽控整流器110的實施型態，但其並非用以限定本發明。舉例來說，圖4與圖5分別為依據本發明之一示範性實例之矽控整流器的結構示意圖。如圖4所示，靜電放電保護裝置100中的矽控整流器110-1可例如是一修改型橫向矽控整流器(Modified Lateral SCR，簡稱MLSCR)。請同時參照圖1與圖4來看，兩矽控整流器110與110-1主要差異處在於，圖1中的P+型摻雜區153是配置於P型基底130內，而圖4中的P+型摻雜區153則是部分配置於N型井區140內。再者，如圖5所示，靜電放電保護裝置100中的矽控整流器110-1更可例如是另一種修改型橫向矽控整流器。請同時參照圖1與圖5來看，兩矽控整流器110與110-2主要差異處在於，矽控整流器110-2更包括N+型摻雜區410，且N+型摻雜區410部分配置於N型井區140內。【27】 為了致使本領域具有通常知識者能更了解本發明所列舉的示範性實施例，以下將針對路徑切換單元的電路結構進行說明。其中，為了說明方便起見，圖1更以A1、A2、B1與B2分別標示出第一開關122與第二開關123的兩端，且以下所列舉之路徑切換單元的電路示意圖都將對應地標示出A1、A2、B1與B2，以便了解第一開關122與第二開關123在圖1實施例中的連接關係。【28】 圖6-8分別為依據本發明之一示範性實施例之路徑切換單元的電路示意圖。參照圖6，控制電路121包括電容C61與電阻R61。其中，電容C61的第一端電性連接第一配線101。電阻R61的第一端電性連接電容C61的第二端，且電阻R61的第二端電性連接第二配線102。此外，第一開關122是由一P型電晶體MP61所構成，且第二開關123是由一N型電晶體MN61所構成。【29】 在操作上，串接的電容C61與電阻R61相當於一高通濾波器，且電容C61的第二端用以產生第一控制訊號S61。藉此，當靜電脈衝出現在第一配線101時，控制電路121將相當於接收到一高頻訊號，因而將第一控制訊號S61的準位切換至高電壓準位。此外，具有高電壓準位的第一控制訊號S61將用以導通N型電晶體MN61，並致使P型電晶體MP61維持在不導通的狀態下。另一方面，當輸入訊號供應至第一配線101時，控制電路121將相當於接收到一低頻訊號，因而將第一控制訊號S61的準位切換至低電壓準位。此外，具有低電壓準位的第一控制訊號S61將用以導通P型電晶體MP61，並致使N型電晶體MN61維持在不導通的狀態下。【30】 圖7所列舉的路徑切換單元為圖6實施例的延伸。其中，圖7與圖6兩實施例的主要不同之處在於，圖7中的控制電路121更包括反相器710~740。如圖7所示，偶數個反相器710~720串接在電容C61的第二端與第一開關122之間，且偶數個反相器730~740串接在電容C61的第二端與第二開關123之間。換言之，第一控制訊號S61會分別經由偶數次的反相處理之後，再傳送到第一開關122與第二開關123。因此，傳送到第一開關122與第二開關123之訊號的準位依舊會與第一控制訊號S61的準位相同。換言之，在圖7實施例中，當靜電脈衝出現在第一配線101時，P型電晶體MP61與N型電晶體MN61依舊會分別接收到具有高電壓準位的訊號。此外，當輸入訊號供應至第一配線101時，P型電晶體MP61與N型電晶體MN61依舊會分別接收到具有低電壓準位的訊號。至於圖7實施例的細部操作，與圖6實施例相似，故在此不予贅述。【31】 圖8所列舉的路徑切換單元也為圖6實施例的延伸。其中，圖8與圖6兩實施例的主要不同之處在於，圖8中的控制電路121更包括一反相器810，且圖8中的第二開關123是由一P型電晶體MP62所構成。如圖8所示，反相器810的輸入端用以接收第一控制訊號S61，且反相器810的輸出端用以產生第二控制訊號S62。換言之，第一控制訊號S61與第二控制訊號S62是互為反相的兩控制訊號。此外，在圖8實施例中，第一開關122與第二開關123皆是由一P型電晶體所構成，且用以接收互為反相的兩控制訊號S61與S62。因此，當P型電晶體MP61導通時，P型電晶體MP62將維持在不導通的狀態。相對地，當P型電晶體MP61不導通時，P型電晶體MP62將維持在導通的狀態。至於圖8實施例的細部操作，與圖6實施例相似，故在此不予贅述。【32】 值得注意的是，與圖7實施例相似地，也可在圖8之電容C61的第二端與第一開關122之間串接偶數個反相器，或是在圖8之反相器810的輸出端與第二開關123之間串接偶數個反相器。此外，在實際應用上，圖6-8所列舉之控制電路121中的電阻R61也可透過一電晶體來實現。舉例來說，圖9為依據本發明之ㄧ示範性實施例之控制電路的示意圖。如圖9所示，控制電路121包括電容C61與N型電晶體MN9。其中，N型電晶體MN9與電容C61串接在第一配線101與第二配線102之間，且N型電晶體MN9的閘極用以接收一電源電壓VD。藉此，當靜電脈衝出現在第一配線101時，N型電晶體MN9的閘極將無法接收到電源電壓VD，因而處在不導通的狀態下。此外，不導通的N型電晶體MN9將可等效成一大電阻，且電容C61用以傳送靜電脈衝，進而提高第一控制訊號S61的準位。另一方面，當輸入訊號供應至第一配線101時，N型電晶體MN9的閘極將可對應地接收到電源電壓VD，進而處在導通的狀態下。此外，此時的電容C61會阻隔輸入訊號，且第一控制訊號S61的準位將透過導通的N型電晶體MN9而被下拉至低電壓準位。【33】 圖10為依據本發明之另一示範性實施例之路徑切換單元的電路示意圖。參照圖10，控制電路121包括電阻R101、電容C101與反相器1010。其中，電阻R101的第一端電性連接第一配線101，電阻R101的第二端用以產生第一控制訊號S101。電容C101的第一端電性連接電阻R101的第二端，且電容C101的第二端電性連接第二配線102。反相器1010的輸入端接收第一控制訊號S101，且反相器1010的輸出端用以產生第二控制訊號S102。此外，第一開關122是由一P型電晶體MP101所構成，且第二開關123是由一P型電晶體MP102所構成。【34】 在操作上，串接的電阻R101與電容C101相當於一低通濾波器。藉此，當靜電脈衝出現在第一配線101時，控制電路121將相當於接收到一高頻訊號，因而將第一控制訊號S101的準位切換至低電壓準位。此外，反相器1010將因應具有低電壓準位的第一控制訊號S101，而將第二控制訊號S102的準位切換至高電壓準位。相對地，第一開關122中的P型電晶體MP101將依據具有高電壓準位的第二控制訊號S102，而處在不導通的狀態下。此外，第二開關123中的P型電晶體MP102將依據具有低電壓準位的第一控制訊號S101，而處在導通的狀態下。另一方面，當輸入訊號供應至第一配線101時，控制電路121將相當於接收到一低頻訊號，因而將第一控制訊號S101的準位切換至高電壓準位，且反相器1010將據以產生具有低電壓準位的第二控制訊號S102。藉此，第一開關122中的P型電晶體MP101將處在導通的狀態下，且第二開關123中的P型電晶體MP102將處在不導通的狀態下。【35】 值得注意的是，在實際應用上，與圖6實施例相似地，本領域具有通常知識者也可依據設計所需，以一N型電晶體來組成圖10中的第二開關123，並在電阻R101的第二端與第二開關123之間加入另ㄧ反相器。此外，與圖7實施例相似地，本領域具有通常知識者也可依據設計所需，在圖10之電阻R101的第二端與第二開關123之間串接偶數個反相器，或是在圖10之反相器1010的輸出端與第一開關122之間串接偶數個反相器。再者，與圖9實施例相似地，圖10所列舉之控制電路121中的電阻R101也可透過電晶體來加以實現。【36】 舉例來說，圖11為依據本發明之另ㄧ示範性實施例之控制電路的示意圖。如圖11所示，控制電路121包括P型電晶體MP11、N型電晶體MN11與電容C101。其中，P型電晶體MP11與電容C101相互串接在第一配線101與第二配線102之間。N型電晶體MN11電性連接在P型電晶體MP11的閘極與第二配線102之間，且N型電晶體MN11的閘極用以接收一電源電壓VD。藉此，當靜電脈衝出現在第一配線101時，N型電晶體MN11的閘極將無法接收到電源電壓VD，且P型電晶體MP11的閘極藉由其閘極與源極之間的寄生電容而耦合至第一配線101，進而致使N型電晶體MN11與P型電晶體MP11皆處在不導通的狀態下。此外，不導通的P型電晶體MP11將可等效成一大電阻，進而將第一控制訊號S101的準位下拉至低電壓準位。另一方面，當輸入訊號供應至第一配線101時，N型電晶體MN11的閘極將可對應地接收到電源電壓VD，進而致使N型電晶體MN11與P型電晶體MP11皆處在導通的狀態下。此外，隨著P型電晶體MP11的導通，第一控制訊號S101的準位將被提升至高電壓準位。【37】 圖12-16分別為依據本發明之又一示範性實施例之路徑切換單元的電路示意圖。參照圖12，控制電路121包括P型電晶體MP121、P型電晶體MP122、N型電晶體MN121、N型電晶體MN122以及電容C12。其中，P型電晶體MP121的源極電性連接第一配線101。N型電晶體MN121的汲極電性連接P型電晶體MP121的汲極，N型電晶體MN121的閘極電性連接P型電晶體MP121的閘極，且N型電晶體MN121的源極電性連接第二配線102。P型電晶體MP122的源極電性連接第一配線101，P型電晶體MP122的閘極電性連接P型電晶體MP121的汲極，且P型電晶體MP122的汲極用以產生第一控制訊號S121並電性連接P型電晶體MP121的閘極。N型電晶體MN122的汲極電性連接P型電晶體MP122的汲極，N型電晶體MN122的閘極接收一電源電壓VD，且N型電晶體MN122的源極電性連接第二配線102。此外，第一開關122是由一P型電晶體MP123所構成，且第二開關123是由一N型電晶體MN123所構成。【38】 在操作上，當靜電脈衝出現在第一配線101時，N型電晶體MN122的閘極將無法接收到電源電壓VD，並處在浮接(floating)的狀態下，進而致使N型電晶體MN122無法導通。此外，靜電脈衝將透過電容C12耦合到P型電晶體MP121的汲極，進而將第一控制訊號S121的準位切換至高電壓準位。再者，靜電脈衝也會透過電容C12耦合到P型電晶體MP121的閘極以及N型電晶體MN121的閘極，進而導通N型電晶體MN121，並致使P型電晶體MP121處在不導通的狀態下。此外，隨著N型電晶體MN121的導通，P型電晶體MP122將被閂鎖在導通的狀態下。另ㄧ方面，具有高電壓準位的第一控制訊號S121將用以導通第二開關123中的N型電晶體MN123，並致使第一開關122中的P型電晶體MP123維持在不導通的狀態下。【39】 當積體電路正常運作時，輸入訊號將透過焊墊103供應至第一配線101。此外，N型電晶體MN122的閘極將可接收到電源電壓VD，進而致使N型電晶體MN122處在導通的狀態下。藉此，隨著N型電晶體MN122的導通，第一控制訊號S121的準位將被切換至低電壓準位。此外，P型電晶體MP121的閘極以及N型電晶體MN121的閘極將透過導通的N型電晶體MN122耦合至接地端，進而導通P型電晶體MP121，並致使N型電晶體MN121處在不導通的狀態下。隨著P型電晶體MP121的導通，P型電晶體MP122將被閂鎖在不導通的狀態下。再者，具有低電壓準位的第一控制訊號S121將用以導通第一開關122中的P型電晶體MP123，並致使第二開關123中的N型電晶體MN123維持在不導通的狀態下。【40】 圖13所列舉的路徑切換單元為圖12實施例的延伸。其中，圖13與圖12兩實施例的主要不同之處在於，圖13中的控制電路121更包括反相器1310~1320。如圖13所示，偶數個反相器1310~1320串接在P型電晶體MP122的汲極與第一開關122之間。換言之，第一控制訊號S121會經由偶數次的反相處理之後，再傳送到第一開關122與第二開關123。因此，傳送到第一開關122與第二開關123之訊號的準位依舊會與第一控制訊號S121的準位相同。【41】 如此一來，在圖13實施例中，當靜電脈衝出現在第一配線101時，P型電晶體MP123的閘極與N型電晶體MN123的閘極依舊會分別接收到具有高電壓準位的訊號，進而導通N型電晶體MN123，並致使P型電晶體MP123處在不導通的狀態下。此外，當輸入訊號供應至第一配線101時，P型電晶體MP123的閘極與N型電晶體MN123的閘極依舊會分別接收到具有低電壓準位的訊號，進而導通P型電晶體MP123，並致使N型電晶體MN123處在不導通的狀態下。至於圖13實施例的細部操作，與圖12實施例相似，故在此不予贅述。【42】 圖14所列舉的路徑切換單元也為圖12實施例的延伸。其中，圖14與圖12兩實施例的主要不同之處在於，圖14中的控制電路121更透過P型電晶體MP121的汲極產生第二控制訊號S122，且第二開關123是由一P型電晶體MP124所構成。如圖14所示，第一控制訊號S121與第二控制訊號S122是互為反相的兩控制訊號。此外，在圖14實施例中，第一開關122與第二開關123皆是由一P型電晶體所構成。因此，當P型電晶體MP123導通時，P型電晶體MP124將維持在不導通的狀態。相對地，當P型電晶體MP123不導通時，P型電晶體MP124將維持在導通的狀態。至於圖14實施例的細部操作，與圖12實施例相似，故在此不予贅述。【43】 圖15所列舉的路徑切換單元為圖14實施例的延伸。其中，圖15與圖14兩實施例的主要不同之處在於，圖15中的控制電路121更包括反相器1510~1540。如圖15所示，偶數個反相器1510~1520串接在P型電晶體MP122的汲極與第一開關122之間，且偶數個反相器1530~1540串接在P型電晶體MP121的汲極與第二開關123之間。因此，傳送到第一開關122之訊號的準位依舊會與第一控制訊號S121的準位相同，且傳送到第二開關122之訊號的準位依舊會與第二控制訊號S122的準位相同。至於圖15實施例的細部操作，與圖14實施例相似，故在此不予贅述。【44】 圖16所列舉的路徑切換單元也為圖14實施例的延伸。其中，圖16與圖14兩實施例的主要不同之處在於，圖16中的控制電路121更包括P型電晶體MP161~MP162與N型電晶體MN161~MN162。P型電晶體MP161與P型電晶體121相互疊接，且P型電晶體MP162與P型電晶體122相互疊接。相似地，N型電晶體MN161與N型電晶體MN121相互疊接，且N型電晶體MN162與N型電晶體MN122相互疊接。藉此，P型電晶體MP161、MP121與N型電晶體MN161、MN121將相互疊接在第一配線101與第二配線102之間，且P型電晶體MP162、MP122與N型電晶體MN162、MN122將相互疊接在第一配線101與第二配線102之間，進而致使路徑切換單元120可應用在高壓中。【45】 值得注意的是，在實際應用上，圖12-16之控制電路121中的電容C12可由P型電晶體MP121之閘源極之間的寄生電容CP取代之。換言之，本領域具有通常知識者也可依據設計所需，選擇性地移除圖12-16之控制電路121中的電容C12。【46】 綜上所述，本發明是利用路徑切換單元來控制矽控整流器的電流路徑，以致使矽控整流器無須透過N型井區與P型基底之間的累增崩潰電流，就可同時導通其內部的PNP電晶體與NPN電晶體。換言之，當靜電放電事件發生時，矽控整流器將可在路徑切換單元的控制下加快其導通速度，進而有助於增加靜電放電保護裝置的防護能力。此外，當靜電放電事件發生時，矽控整流器也會在路徑切換單元的控制下降低其觸發電壓與保持電壓。藉此，隨著觸發電壓的降低，將可改善靜電放電保護裝置中多個矽控整流器不均勻導通的現象。【47】 雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100．．．靜電放電保護裝置

110、110-1、1101．．．矽控整流器

TM1．．．第一連接端

TM2．．．第二連接端

CT1．．．第一控制端與

CT2．．．第二控制端

120．．．路徑切換單元

121．．．控制電路

122．．．第一開關

123．．．第二開關

130．．．P型基底

140．．．N型井區

151~153．．．P+型摻雜區

161~162、410．．．N+型摻雜區

101．．．第一配線

102．．．第二配線

103．．．焊墊

A1、A2．．．第一開關的兩端

B1、B2．．．第二開關的兩端

BP1．．．PNP電晶體

BN1．．．NPN電晶體

210、220．．．電流路徑

310、320．．．曲線

C61、C101、C12．．．電容

R21、R22、R61、R101．．．電阻

MP61、MP62、MP101、MP102、MP11、MP121~MP123、MP124、MP161、MP162．．．P型電晶體

MN61、MN9、MN11、MN121~MN123、MN161、MN162．．．N型電晶體

S61、S101、S121．．．第一控制訊號

S62、S102、S122．．．第二控制訊號

710~740、1010、1310~1320、1510~1520．．．反相器

CP．．．寄生電容

[圖1]為依據本發明之一示範性實施例之靜電放電保護裝置的示意圖。　　[圖2]為依據本發明之一示範性實施例之靜電放電保護裝置的等效電路圖。　　[圖3]為依據本發明之ㄧ示範性實施例之矽控整流器的特性曲線圖。　　[圖4-5]分別為依據本發明之一示範性實例之矽控整流器的結構示意圖。　　[圖6-8]分別為依據本發明之一示範性實施例之路徑切換單元的電路示意圖。　　[圖9]為依據本發明之ㄧ示範性實施例之控制電路的示意圖。　　[圖10]為依據本發明之另一示範性實施例之路徑切換單元的電路示意圖。　　[圖11]為依據本發明之另ㄧ示範性實施例之控制電路的示意圖。　　[圖12-16]分別為依據本發明之又一示範性實施例之路徑切換單元的電路示意圖。

100．．．靜電放電保護裝置

110．．．矽控整流器

TM1．．．第一連接端

TM2．．．第二連接端

CT1．．．第一控制端與

CT2．．．第二控制端

120．．．路徑切換單元

121．．．控制電路

122．．．第一開關

123．．．第二開關

130．．．P型基底

140．．．N型井區

151~153．．．P+型摻雜區

161~162．．．N+型摻雜區

101．．．第一配線

102．．．第二配線

103．．．焊墊

A1、A2．．．第一開關的兩端

B1、B2．．．第二開關的兩端

Claims (24)

1. 一種靜電放電保護裝置，包括：一矽控整流器，包括一第一連接端、一第二連接端、一第一控制端與一第二控制端，其中該第一連接端與該第二連接端分別電性連接一第一配線與一第二配線；以及一路徑切換單元，電性連接該第一配線、該第一控制端與該第二控制端，其中當一輸入訊號供應至該第一配線時，該路徑切換單元響應於該輸入訊號而提供由該第一配線至該第一控制端的一第一電流路徑，當一靜電脈衝出現在該第一配線時，該路徑切換單元響應於該靜電脈衝而提供由該第一控制端至該第二控制端的一第二電流路徑，其中該路徑切換單元包括：一第一開關，電性連接在該第一配線與該第一控制端之間；一第二開關，電性連接在該第一控制端與該第二控制端之間；以及一控制電路，電性連接該第一配線、該第二配線、該第一開關與該第二開關，其中，該控制電路響應於該靜電脈衝而開啟該第二開關並關閉該第一開關，以透過該第二開關提供該第二電流路徑，且該控制電路響應於該輸入訊號而開啟該第一開關並關閉該第二開關，以透過該第一開關提供該第一電流路徑。
2. 如申請專利範圍第1項所述之靜電放電保護 裝置，其中該控制電路包括：一電容，其第一端電性連接該第一配線；以及一電阻，其第一端電性連接該電容的第二端，該電阻的第二端電性連接該第二配線，其中該控制電路透過該電容的第二端產生一第一控制訊號。
3. 如申請專利範圍第2項所述之靜電放電保護裝置，其中該第一開關與該第二開關分別由一P型電晶體與一N型電晶體所構成，且該P型電晶體與該N型電晶體分別受控於該第一控制訊號。
4. 如申請專利範圍第2項所述之靜電放電保護裝置，其中該控制電路更包括一反相器，且該反相器的輸入端接收該第一控制訊號，該反相器的輸出端用以產生一第二控制訊號。
5. 如申請專利範圍第4項所述之靜電放電保護裝置，其中該第一開關與該第二開關分別由一第一P型電晶體與一第二P型電晶體所構成，且該第一P型電晶體受控於該第一控制訊號，該第二P型電晶體受控於該第二控制訊號。
6. 如申請專利範圍第1項所述之靜電放電保護裝置，其中該控制電路包括：一電阻，其第一端電性連接該第一配線，該電阻的第二端用以產生一第一控制訊號；一電容，其第一端電性連接該電阻的第二端，該電容的第二端電性連接該第二配線；以及 一反相器，其輸入端接收該第一控制訊號，該反相器的輸出端用以產生一第二控制訊號。
7. 如申請專利範圍第6項所述之靜電放電保護裝置，其中該第一開關與該第二開關分別由一第一P型電晶體與一第二P型電晶體所構成，且該第一P型電晶體受控於該第二控制訊號，該第二P型電晶體受控於該第一控制訊號。
8. 如申請專利範圍第1項所述之靜電放電保護裝置，其中該控制電路包括：一第一P型電晶體，其源極電性連接該第一配線；一第一N型電晶體，其汲極電性連接該第一P型電晶體的汲極，該第一N型電晶體的閘極電性連接該第一P型電晶體的閘極，該第一N型電晶體的源極電性連接該第二配線；一第二P型電晶體，其源極電性連接該第一配線，該第二P型電晶體的閘極電性連接該第一P型電晶體的汲極，該第二P型電晶體的汲極用以產生一第一控制訊號並電性連接該第一P型電晶體的閘極；以及一第二N型電晶體，其汲極電性連接該第二P型電晶體的汲極，該第二N型電晶體的閘極接收一電源電壓，該第二N型電晶體的源極電性連接該第二配線。
9. 如申請專利範圍第8項所述之靜電放電保護裝置，其中該第一開關與該第二開關分別由一P型電晶體與一N型電晶體所構成，且該P型電晶體與該N型電晶體 分別受控於該第一控制訊號。
10. 如申請專利範圍第8項所述之靜電放電保護裝置，其中該第一P型電晶體的汲極用以產生一第二控制訊號，該第一開關與該第二開關分別由一第一P型電晶體與一第二P型電晶體所構成，且該第一P型電晶體受控於該第一控制訊號，該第二P型電晶體受控於該第二控制訊號。
11. 如申請專利範圍第8項所述之靜電放電保護裝置，其中該控制電路更包括一電容，且該電容的第一端電性連接該第一配線，該電容的第二端電性連接該第一P型電晶體的閘極。
12. 如申請專利範圍第1項所述之靜電放電保護裝置，其中該矽控整流器包括：一P型基底；一N型井區，配置於該P型基底內；一第一P+型摻雜區，配置於該N型井區內，並電性連接該第一連接端；一第一N+型摻雜區，配置於該N型井區內，並電性連接該第一控制端；一第二P+型摻雜區，配置於該P型基底內，並電性連接該第二連接端；一第二N+型摻雜區，配置於該P型基底內，並電性連接該第二連接端；以及一第三P+型摻雜區，配置於該P型基底內，並位在該 第一P+型摻雜區與該第二N+型摻雜區之間，且該第三P+型摻雜區電性連接該第二控制端。
13. 如申請專利範圍第12項所述之靜電放電保護裝置，其中該矽控整流器更包括一第三N+型摻雜區，且該第三N+型摻雜區部分配置於該N型井區內。
14. 如申請專利範圍第1項所述之靜電放電保護裝置，其中該矽控整流器包括：一P型基底；一N型井區，配置於該P型基底內；一第一P+型摻雜區，配置於該N型井區內，並電性連接該第一連接端；一第一N+型摻雜區，配置於該N型井區內，並電性連接該第一控制端；一第二P+型摻雜區，配置於該P型基底內，並電性連接該第二連接端；一第二N+型摻雜區，配置於該P型基底內，並電性連接該第二連接端；以及一第三P+型摻雜區，部分配置於該N型井區內，並電性連接該第二控制端。
15. 一種靜電放電保護裝置，包括：一矽控整流器，包括一第一連接端、一第二連接端、一第一控制端與一第二控制端，其中該第一連接端與該第二連接端分別電性連接一第一配線與一第二配線；以及一路徑切換單元，包括連接在該第一配線與該第一控 制端之間的一第一開關、以及連接在該第一控制端與該第二控制端之間的一第二開關，其中當一輸入訊號供應至該第一配線時，該路徑切換單元開啟該第一開關並關閉該第二開關，當一靜電脈衝出現在該第一配線時，該路徑切換單元關閉該第一開關並開啟該第二開關，並透過開啟的該第二開關提供由該第一控制端至該第二控制端的第二電流路徑以觸發該矽控整流器。
16. 如申請專利範圍第15項所述之靜電放電保護裝置，其中該路徑切換單元更包括：一控制電路，電性連接該第一配線、該第二配線、該第一開關與該第二開關，且該控制電路響應於該靜電脈衝而開啟該第二開關並關閉該第一開關，該控制電路響應於該輸入訊號而開啟該第一開關並關閉該第二開關。
17. 如申請專利範圍第16項所述之靜電放電保護裝置，其中該控制電路包括：一電容，其第一端電性連接該第一配線；以及一電阻，其第一端電性連接該電容的第二端，該電阻的第二端電性連接該第二配線，其中該控制電路透過該電容的第二端產生一第一控制訊號。
18. 如申請專利範圍第17項所述之靜電放電保護裝置，其中該第一開關與該第二開關分別由一P型電晶體與一N型電晶體所構成，且該P型電晶體與該N型電晶體分別受控於該第一控制訊號。
19. 如申請專利範圍第16項所述之靜電放電保 護裝置，其中該控制電路包括：一電阻，其第一端電性連接該第一配線，該電阻的第二端用以產生一第一控制訊號；一電容，其第一端電性連接該電阻的第二端，該電容的第二端電性連接該第二配線；以及一反相器，其輸入端接收該第一控制訊號，該反相器的輸出端用以產生一第二控制訊號。
20. 如申請專利範圍第19項所述之靜電放電保護裝置，其中該第一開關與該第二開關分別由一第一P型電晶體與一第二P型電晶體所構成，且該第一P型電晶體受控於該第二控制訊號，該第二P型電晶體受控於該第一控制訊號。
21. 如申請專利範圍第16項所述之靜電放電保護裝置，其中該控制電路包括：一第一P型電晶體，其源極電性連接該第一配線；一第一N型電晶體，其汲極電性連接該第一P型電晶體的汲極，該第一N型電晶體的閘極電性連接該第一P型電晶體的閘極，該第一N型電晶體的源極電性連接該第二配線；一第二P型電晶體，其源極電性連接該第一配線，該第二P型電晶體的閘極電性連接該第一P型電晶體的汲極，該第二P型電晶體的汲極用以產生一第一控制訊號並電性連接該第一P型電晶體的閘極；以及一第二N型電晶體，其汲極電性連接該第二P型電晶 體的汲極，該第二N型電晶體的閘極接收一電源電壓，該第二N型電晶體的源極電性連接該第二配線。
22. 如申請專利範圍第21項所述之靜電放電保護裝置，其中該第一開關與該第二開關分別由一P型電晶體與一N型電晶體所構成，且該P型電晶體與該N型電晶體分別受控於該第一控制訊號。
23. 如申請專利範圍第15項所述之靜電放電保護裝置，其中該矽控整流器包括：一P型基底；一N型井區，配置於該P型基底內；一第一P+型摻雜區，配置於該N型井區內，並電性連接該第一連接端；一第一N+型摻雜區，配置於該N型井區內，並電性連接該第一控制端；一第二P+型摻雜區，配置於該P型基底內，並電性連接該第二連接端；一第二N+型摻雜區，配置於該P型基底內，並電性連接該第二連接端；以及一第三P+型摻雜區，配置於該P型基底內，並位在該第一P+型摻雜區與該第二N+型摻雜區之間，且該第三P+型摻雜區電性連接該第二控制端。
24. 如申請專利範圍第15項所述之靜電放電保護裝置，其中該矽控整流器包括：一P型基底；一N型井區，配置於該P型基底內； 一第一P+型摻雜區，配置於該N型井區內，並電性連接該第一連接端；一第一N+型摻雜區，配置於該N型井區內，並電性連接該第一控制端；一第二P+型摻雜區，配置於該P型基底內，並電性連接該第二連接端；一第二N+型摻雜區，配置於該P型基底內，並電性連接該第二連接端；以及一第三P+型摻雜區，部分配置於該N型井區內，並電性連接該第二控制端。