[go: up one dir, main page]

TWI478168B - 反熔絲記憶體及電子系統 - Google Patents

反熔絲記憶體及電子系統 Download PDF

Info

Publication number
TWI478168B
TWI478168B TW100145395A TW100145395A TWI478168B TW I478168 B TWI478168 B TW I478168B TW 100145395 A TW100145395 A TW 100145395A TW 100145395 A TW100145395 A TW 100145395A TW I478168 B TWI478168 B TW I478168B
Authority
TW
Taiwan
Prior art keywords
fuse
line
oxide layer
polysilicon
fuse memory
Prior art date
Application number
TW100145395A
Other languages
English (en)
Other versions
TW201225094A (en
Inventor
莊建祥
Original Assignee
莊建祥
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 莊建祥 filed Critical 莊建祥
Publication of TW201225094A publication Critical patent/TW201225094A/zh
Application granted granted Critical
Publication of TWI478168B publication Critical patent/TWI478168B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H10B20/25—One-time programmable ROM [OTPROM] devices, e.g. using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • H10W20/491—

Landscapes

  • Semiconductor Memories (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

反熔絲記憶體及電子系統
本發明涉及高密度的反熔絲記憶體及電子系統，特別是，高密度的反熔絲記憶元件於兩個垂直交叉導體的介電質擊穿應用，本應用適於標準互補式金氧半電晶體(CMOS)製程下，增加最少的光罩數量，以及減少儲存元件的大小和成本。
反熔絲是一次性可編程元件(OTP)的一種，此種元件只能編程一次。特別的是，反熔絲編程元件於製造後具有高阻抗狀態，而編程後則具有低阻抗狀態。相反來說，一個熔絲元件，於製造後具有低阻抗狀態，而編程後則具有高阻抗狀態。最常用的反熔絲元件是金氧半電晶體(MOS)柵極氧化層擊穿，金屬-介電質-金屬擊穿，金屬-介電質-矽擊穿，或矽-介電質-矽擊穿等，二氧化矽(SiO2)是反熔絲元件最常用的擊穿介電質。然而，氮氧化矽(SON)，氮化矽(SiNx，或Si3N4)，氮氧化物(ONO)，或其他類型金屬氧化物，如氧化鋁(Al2O3)，氧化鎂(MgO)，氧化鉿(HfO2)，或三氧化二鉻(Cr2O3)，均可以被使用。
金氧半電晶體(MOS)柵極氧化層擊穿是應用高電壓將柵極氧化層擊穿，用以創建一個編程狀態。然而，有一種機制被稱為軟擊穿，與期望的硬擊穿不同，這使得介電質膜看起來像是被擊穿，但此介電質膜在多次使用之後或高溫定時烤過之後，可能自行癒 合。在實際應用上，此種機制的可靠性也許是被關注的焦點。
介電質擊穿已經在製造上得到證實。如圖1(a)，1(b)，和1(c)所示是反熔絲介電質擊穿例子之一。此種反熔絲是利用金屬氧化矽所構建成的一個二極管，也就是由P+與N+所形成的主動區為編程選擇器。圖1(a)所示的工藝步驟，通過使用第一個局部氧化(LOCOS)來定義一個N+長條帶區(N+ bar area)。圖1(b)所示，進一步在垂直方向於每個N+長條帶區定義主動區。如圖所示元件圖案是由兩個LOCOS步驟所形成，而元件的大小是由在X和Y方向，主動區的彼此間離來決定。元件大小一般為4F2，其中F代表特徵尺寸的大小。元件的主動區確定後，如圖1(c)所示，再植入一個P型摻雜，長上薄薄的二氧化矽層，然後在每個元件的上方成長上金屬層。圖1(d)所示，為反熔絲元件的等效電路圖，它是由一個電容器串聯一個在X和Y交叉點上的二極管所形成的。請參考Noriaki,et.Al,”A New Cell for High Capacity Mask ROM by the Double LOCOS Techniques,”International Electronics Device Meeting,Dec.,1983,pp.581-584。
反熔絲元件如圖1(a)，1(b)和1(c)在製程上是非常複雜的，它比標準CMOS製程還要多三層光罩和兩個LOCOS步驟。LOCOS需要一層局部氧化植入(Field implant)光罩，和一層氮化物沉積光罩，以及需要長期的熱循環步驟用來成長一層厚局部氧化層。因而，需要有較兼容於標準CMOS製程的一種反熔絲儲存元件，如此可以節省生產成本。
本發明涉及到一個反熔絲元件和記憶體，是基於兩個相互垂直交 叉導體之間的介電質擊穿，而且在標準CMOS邏輯製程上，可以最少的外加步驟完成製作，並適用於嵌入式應用。
因此本發明提供一種反熔絲記憶體，該反熔絲記憶體積成於一積體電路中且包括：多個反熔絲元件，其中至少一個反熔絲元件建造在下列組合的交叉點上：多個主動區線摻有第一種類型的摻雜；多個多晶矽線摻有第二類的摻雜，且垂直於該主動區線，其兩側無間隔(spacer)之形成；該主動區線和該多晶矽線之間所製造一層薄氧化層；該反熔絲記憶體的周邊元件與該積體電路其他部分的核心邏輯或I/O元件相同，和；該反熔絲記憶體以第一個電源電壓作用於該主動區線上而第二個電源電壓作用於該多晶矽線上，用來擊破交叉點上的薄氧化層時，如此配置，該反熔絲記憶體為可編程的。
因此本發明提供一種電子系統，包括在多個電池中，至少有一個電池提供的電壓在正常條件下為1.0至2.0V；積成於一積體電路之一反熔絲記憶體，該反熔絲記憶體被操作連接到電池且包括多個反熔絲元件，在下列條件中，至少有一個反熔絲元件建構在交叉點上：多個主動區線摻有第一種類型的摻雜；多個多晶矽線摻有第二種類型的摻雜，且垂直於該主動區線，其兩側無間隔(spacer)之形成；該主動區和該多晶矽線之間製造一層薄氧化層；反熔絲記憶體的周邊元件與該積體電路其他部分的邏輯核心或I/O元件相同；及當第一個電壓作用於主動區線而第二個電壓作用於該多晶矽線上，用來擊破交叉點的薄膜氧化層時，如此配置，該反熔絲記憶體為可編程的。
因此本發明提供一種反熔絲記憶體，該反熔絲記憶體用於一積體 電路且包括：多個反熔絲元件，在下列條件中，至少一個反熔絲元件被建造在交叉點上：多條導體線；多條金屬線，且垂直於該導體線；製造於該金屬與該導體線之間的隔離氧化層；在金屬與導體線交叉點上所開鑿的多個接點；一個矽二極管和一層薄氧化層，該薄氧化層是在放置該金屬線之前，製作於至少一個接點之內；該反熔絲記憶體的周邊元件與積體電路其他部分的邏輯核心或I/O元件相同；及當第一個電壓作用於該金屬線而第二個電壓作用於該導體線上，用來擊破薄膜氧化層時，如此配置，該反熔絲記憶體為可編程的。
因此本發明提供一種電子系統，包括：在多個電池中，至少有一個電池提供的電壓在正常條件下為1.0至2.0V；反熔絲記憶體集成於積體電路中，該反熔絲記憶體被連接到電池且包括多個反熔絲元件，在下列條件中，至少有一個反熔絲元件建構在交叉點上：多個摻有第一種類型摻雜的導體線；多個金屬線，且垂直於多晶矽線；一層在金屬和導體線之間的間隔氧化層；在該金屬線與該導體線交叉點上所開鑿的多個接點；一個矽二極管和一層薄氧化層，該氧化層是在放置該金屬線之前，製作於至少一個接點之內；該反熔絲記憶體的周邊元件與該積體電路其他部分的邏輯核心或I/O元件相同；及當第一個電壓作用於該金屬線而第二個電壓作用於該導體線上，用以擊破在交叉點的薄氧化層時，如此配置，該反熔絲記憶體為可編程的。
依據本發明之其他特點，本發明的裝置的一般結構為利用介電質膜(dielectric film)擊破，而以一個二極管(diode)當編程選擇器，此裝置位於兩個相互垂直交叉導體所形成的儲存元件之 中。有些實例也在本發明的範疇之中和精神內涵之內。介電質膜一般可以由二氧化矽(SiO2)，氮化矽(SiNx，或Si3N4)，氮氧化矽(SON)，或氧化氮氧化物(ONO)。或者，其他類型金屬氧化物，如氧化鋁(Al2O3)，氧化鉿(HfO2)，氧化鎂(MgO)或氧化鋯(ZrO2)，都可以被使用。這些介電質膜也許會更昂貴，更難製造，並有較高的擊穿電壓。而二極管可以是矽晶圓製成的介面二極管(junction diode)，由多晶矽所構成的二極管，由矽晶圓和多晶矽所構成的二極管，或是p-i-n型，由一原生層(intrinsic layer)夾雜於矽或多晶矽所構成的P型和N型之間的二極管。原生層意味著不是故意做P或N摻雜，由於粒子向外擴散或污染的關係，它可以是稍微N型或P型。介電質膜的形成可在二極管的N或P端點形成前，形成後，或是形成之時完成。兩個相互垂直的導體在不同的實施方案中，可以兩者都是主動區，主動區和多晶矽，多晶矽和金屬，或是主動區和金屬的組合。而交叉點的形成可以是兩個相互垂直導體的交界點，或是兩個相互垂直導體交界點內的接點。
本發明的另一個關鍵概念是可以使用一般反熔絲記憶體的周邊所使用的積體電路核心邏輯或I/O元件。在過去，反熔絲的編程電壓非常高，大約需12V或18V，這需要在周邊積體電路使用特高壓的元件，來設計一個反熔絲記憶體。因此，需要更多的光罩層和更多的製程步驟，這使得製作成本非常高。本項發明的一個實例，是避免使用高壓元件，因而降低介電質膜的擊穿電壓，這使得積體電路的核心或輸入輸出元件均可被使用。另一種實例，是於兩個垂直導體之中使用不同的電壓組合方案，使得被選到要編程的記憶元件操作於高電壓範圍，而未被選中的記憶元件則操作於 低電壓範圍之內。
雖然有許多不同的，而且，相當於本發明的實例，反熔絲儲存元件的大小仍然是4F2，其中F代表特徵尺寸的大小，是反熔絲元件導體的寬度或是間距。明顯的，對於熟練此藝術工作者，本發明的各種修改和變化，將都是在本發明之中，並未偏離本發明的精神或是本發明的範圍之外。因此，本發明的意圖為，若涉及本發明的附加要求和其等值的範圍內，對本發明的修改和變化，將仍視同於本發明之內。
本發明可以實現在許多方面，包括一種方法，系統，設備，或儀器(包括圖形使用界面和計算機可讀媒介)。以下討論幾種發明的實例。
作為一種反熔絲的記憶體，例如，其中一種實例為，一個儲存單位包括多個反熔絲儲存元件。至少一個反熔絲儲存元件可以包括一個介電質膜，另一端接上第一個電壓電源線，以及一個至少包括第一種矽和第二種矽的二極管。第一種矽能夠摻第一種摻雜，而第二種矽能夠摻第二種摻雜。一個原生層可以插入於第一種矽和第二種矽之間。第一種矽可以提供為一個二極管的第一端點，而第二種矽可以提供為此二極管的第二端點。第一種矽，可以接上介電質膜，而第二種矽可以接上第二條電壓電源線。第一種矽和第二種矽可以製造在兩個相互垂直的導線的交叉點上。導體線可為任意組合的金屬，主動區，埋層或多晶矽。如果金屬是導體線之一，而其他的是一個主動區，埋層或多晶矽，二極管需要明確的建在主動區，埋層或多晶矽上並有第一和第二類型的矽。如果兩個相互垂直的導體線是埋層和多晶矽，一旦氧化膜被擊穿二極管可以自然產生。當電壓施加於第一條和第二條電源線上時， 介電質膜能夠配置變為可編程，因其電阻值隨之改變，從而改變不同的邏輯狀態。另外，在其他的實例上，介電質膜可以接到第二種矽上，或接在第一種矽和第二種矽之間。
作為一種電子系統，例如，其中一種實例為，至少包括一個處理器(processor)，而反熔絲記憶體連接到此處理器上。反熔絲記憶體至少可以包括多個反熔絲儲存元件，作為儲存數據之用。每個反熔絲儲存元件，至少包括一個介電質膜，接到第一條電壓電源線，和一個至少包括第一種矽和第二種矽的二極管。第一種矽能夠摻第一種摻雜，而第二種矽能夠摻第二種摻雜。一個原生層可以插入於第一種矽和第二種矽之間。第一種矽可以提供為一個二極管的第一端點，而第二種矽可以提供為此二極管的第二端點。第一種矽，可以接上介電質膜，而第二種矽可以接在第二條電壓電源線上。第一種矽和第二種矽可以製造在兩個相互垂直的導線的交叉點上。導體線可為任意組合的金屬，主動區，埋層或多晶矽。如果金屬是導體線之一，而其他的是一個主動區，埋層或多晶矽，二極管需要明確的建在主動區，埋層或多晶矽上並有第一和第二類型的矽。如果兩個相互垂直的導體線是埋層和多晶矽，一旦氧化膜被擊穿二極管可以自然產生。當電壓施加於第一條和第二條電源線上時，介電質膜能夠配置變為可編程，因其電阻值隨之改變，從而改變不同的邏輯狀態。另外，在其他的實例上，介電質膜可以接到第二種矽上，或接在第一種矽和第二種矽之間。
作為提供一個反熔絲記憶體的一個方法，例如，其中一種實例為，至少提供多個反熔絲儲存元件，並施加電壓於第一條和第二條 電壓線上，用以編程至少一個反熔絲儲存元件的邏輯狀態。至少一個反熔絲儲存元件可以至少包括(i)介電質膜接於第一條電壓電源線上，及(ii)二極管至少包括第一種矽和第二種矽。第一種矽能夠摻第一種摻雜，而第二種矽能夠摻第二種摻雜。一個原生層可以插入於第一種矽和第二種矽之間。第一種矽可以提供為一個二極管的第一端點，而第二種矽可以提供為此二極管的第二端點。第一種矽，可以接上介電質膜，而第二種矽可以接上第二條電壓電源線。第一種矽和第二種矽可以製造在兩個相互垂直的導線的交叉點上。導體線可為任意組合的金屬，主動區，埋層或多晶矽。如果金屬是導體線之一，而其他的是一個主動區，埋層或多晶矽，二極管需要明確的建在主動區，埋層或多晶矽上並有第一和第二類型的矽。如果兩個相互垂直的導體線是埋層和多晶矽，一旦氧化膜被擊穿二極管可以自然產生。當電壓施加於第一條和第二條電源線上時，介電質膜能夠配置變為可編程，因其電阻值隨之改變，從而改變不同的邏輯狀態。另外，在其他的實例上，介電質膜可以接到第二種矽上，或接在第一種矽和第二種矽之間。
【習知】
101‧‧‧P型本體
42‧‧‧局部氧化
22，32，43‧‧‧淺溝槽隔離
【本發明】
10，20，40，50，60‧‧‧反熔絲介電質擊穿元件
15，55，95，115‧‧‧反熔絲元件
80，90‧‧‧反熔絲儲存元件
23，33，44，107‧‧‧P+摻雜植入
11，24，34，41，103，106，121‧‧‧深埋N+
12，81，92，111‧‧‧主動區線
14，48，52，69，114，129‧‧‧金屬線
13，45A，53，64A，124A‧‧‧接點
51，61，83，91，109，112，123‧‧‧多晶矽線
21，31，45，64，85，124‧‧‧層間絕緣層(SiO2)
47，65，68，128‧‧‧粘合劑層
62，82，84‧‧‧矽化物層
104‧‧‧主動區隔離島
122‧‧‧柵極氧化層
66‧‧‧p-i-n二極管
46，67，108，126‧‧‧氧化層
200，300‧‧‧反熔絲陣列
400‧‧‧半選擇電壓方式
本發明在下面詳細描述及附圖解說，將容易理解，其中如參考數字，結構元素指定，並在其中描述：
圖1(a)顯示在一個習知技術反熔絲介電質擊穿的第一個局部氧化(LOCOS)步驟示意圖。
圖1(b)顯示在一個習知技術反熔絲介電質擊穿的第二個LOCOS步驟示意圖。
圖1(c)顯示習知技術金屬氧化矽反熔絲二極管為編程選擇器的一個截面圖。
圖1(d)所示為習知技術反熔絲元件的等效電路圖。
圖2(a)所示為，根據一個實例，定義在X和Y方向主動區的介電質擊穿反熔絲元件的一個頂視圖。
圖2(b)顯示定義在Y方向主動區的反熔絲介電質擊穿元件的一個截面圖。
圖2(c)顯示定義在X方向主動區的反熔絲介電質擊穿元件的一個截面圖。
圖3(a)所示為定義在主動區的反熔絲介電質擊穿元件的製造步驟(a)截面圖(參見圖2(a)-圖2(c))，製造深埋N+層。
圖3(b)所示為定義在主動區的反熔絲介電質擊穿元件的製造步驟(b)截面圖(參見圖2(a)-圖2(c))，植入場植入層(field implant)。
圖3(c)所示為定義在主動區的反熔絲介電質擊穿元件的製造步驟(c)截面圖(參見圖2(a)-圖2(c))，製造主動區隔離。
圖3(d)所示為定義在主動區的反熔絲介電質擊穿元件的製造步驟(d)截面圖(參見圖2(a)-圖2(c))，植入一個為二極管P端的P+植入層。
圖3(e)所示為定義在主動區的反熔絲介電質擊穿元件的製造步驟(e)截面圖(參見圖2(a)-圖2(c))，成長一個層間絕緣層和蝕刻接點。
圖3(f)所示為定義在主動區的反熔絲介電質擊穿元件的製造步驟(f)截面圖(參見圖2(a)-圖2(c))，沉積一個為擊穿用的薄絕緣層。
圖3(g)所示為定義在主動區的反熔絲介電質擊穿元件的製造步驟(g)截面圖(參見圖2(a)-圖2(c))，沉積一個粘合劑層。
圖3(h)所示為定義在主動區的反熔絲介電質擊穿元件的製造步驟(h)截面圖(參見圖2(a)-圖2(c))，沉積一個金屬沉積層，作圖案，和蝕刻金屬層。
圖4所示為，根據一個實例，定義在金屬和多晶矽的另一種反熔絲介電質擊穿元件的一個頂視圖。
圖5(a)所示為定義在金屬和多晶矽的反熔絲介電質擊穿元件的製造步驟(a)截面圖(參見圖4)，沉積和矽化多晶矽層。
圖5(b)所示為定義在金屬和多晶矽的反熔絲介電質擊穿元件的製造步驟(b)截面圖(參見圖4)，成長一個層間絕緣層和蝕刻接點。
圖5(c)所示為定義在金屬和多晶矽的反熔絲介電質擊穿元件的製造步驟(c)截面圖(參見圖4)，沉積一層粘合劑層。
圖5(d)所示為定義在金屬和多晶矽的反熔絲介電質擊穿元件的製造步驟(d)截面圖(參見圖4)，在接點內成長一個p-i-n矽二極管。
圖5(e)所示為定義在金屬和多晶矽的反熔絲介電質擊穿元件的 製造步驟(e)截面圖(參見圖4)，在矽二極管頂部成長一層氧化層。
圖5(f)所示為定義在金屬和多晶矽的反熔絲介電質擊穿元件的製造步驟(f)截面圖(參見圖4)，再沉積一層粘合劑層。
圖5(g)所示為定義在金屬和多晶矽的反熔絲介電質擊穿元件的製造步驟(g)截面圖(參見圖4)，沉積一個金屬沉積層，作圖案，和蝕刻金屬層。
圖6所示為定義在金屬和主動區的反熔絲元件裡，使用閒置(redundant)的多晶矽用以增高接點高度之一截面圖。
圖7所示為，根據一個實例，定義在主動區和多晶矽的反熔絲介電質擊穿元件的一個頂視圖。
圖8(a)所示為定義在主動區和多晶矽的反熔絲介電質擊穿元件的製造步驟(a)截面圖(參見圖7)，建造主動區的隔離島。
圖8(b)所示為定義在主動區和多晶矽的反熔絲介電質擊穿元件的製造步驟(b)截面圖(參見圖7)，製造深埋N+植入層。
圖8(c)所示為定義在主動區和多晶矽的反熔絲介電質擊穿元件的製造步驟(c)截面圖(參見圖7)，成長原生層和P型晶矽。
圖8(d)所示為定義在主動區和多晶矽的反熔絲介電質擊穿元件的製造步驟(d)截面圖(參見圖7)，成長氧化層。
圖8(e)所示為定義在主動區和多晶矽的反熔絲介電質擊穿元件的製造步驟(e)截面圖(參見圖7)，沉積和蝕刻多晶矽。
圖9所示為一個定義在主動區和金屬層之間反熔絲介電質擊穿元件的頂視圖，元件中，有一塊多晶矽片於每個交叉點上。
圖10(a)所示為定義在主動區和金屬層的反熔絲介電質擊穿元件的製造步驟(a)截面圖(參見圖9)，建造深埋N+植入層和沉積閘極氧化層。
圖10(b)所示為定義在主動區和金屬層的反熔絲介電質擊穿元件的製造步驟(b)截面圖(參見圖9)，去掉柵極氧化層和沉積P型多晶矽。
圖10(c)所示為定義在主動區和金屬層的反熔絲介電質擊穿元件的製造步驟(c)截面圖(參見圖9)，沉積一個層間絕緣層，鑿開接點和沉積一層粘合劑層。
圖10(d)所示為定義在主動區和金屬層的反熔絲介電質擊穿元件的製造步驟(d)截面圖(參見圖9)，成長晶或沉積一層氧化層。
圖10(e)所示為定義在主動區和金屬層的反熔絲介電質擊穿元件的製造步驟(e)截面圖(參見圖9)，沉積另一層粘合劑層。
圖10(f)所示為定義在主動區和金屬層的反熔絲介電質擊穿元件的製造步驟(f)截面圖(參見圖9)，沉積一個金屬沉積層，作圖案，和蝕刻一個金屬層。
圖11(a)所示為，根據一個實例示意圖，顯示出一個高值電壓和一個核心邏輯或輸入/輸出電壓，作用於選中和未選中元件的垂直導體之間。
圖11(b)所示為，根據一個實例示意圖，顯示出正電壓和負電壓，作用於選中和未選中元件的垂直導體之間。
圖11(c)所示為，根據一個實例示意圖，顯示出高值電壓和半值編程電壓，作用於選中和未選中元件的垂直導體之間。
本發明是關於一個反熔絲介電質擊穿元件，它以一個定義在兩個垂直方向交叉點上的二極管當編程選擇器。本發明將披露有關介電質材料，二極管結構，導體類型，製程步驟，所採用裝置，和選擇元件方式，各種實例都在本發明的範圍之內。
圖2(a)所示為，根據一個實例，顯示出反熔絲介電質擊穿元件10的一個頂視圖。每個反熔絲元件15是定義在X和Y方向的主動區上。一個深埋N+植入線11陣列擔任為字元線(wordline)，它被建立在X方向且在12主動區形成之前運行。主動區在X和Y方向的隔離，可以使用LOCOS或淺溝槽隔離(STI)製程來完成。在沉積一個層間絕緣層後，每個主動區可以蝕刻出一個接點13。然後，N型和P型摻雜隨後植入到每個主動區的接點作為二極管的N和P的終端點。一個介電薄膜，如二氧化矽(SiO2)，氮化矽(SiNx，或Si3N4)，氮氧化矽(SON)，或氧化氮氧化矽(ONO)，沉積或植入於每個接點用以為編程的擊破。一層金屬層建立在最上方作為一條位元線(bitline)。
圖2(b)所示為圖2(a)反熔絲介電質擊穿元件沿Y方向的橫截面圖30。深埋N+線34位於LOCOS或STI32之間，為連接沿X方向的主動區，並作為每個二極管的N端點用。連接主動區的深埋N+線應比隔離層更為深。然後，一個層間絕緣層31(通常是二氧化矽 )被長出來用以隔離上面導體層和主動區，然後蝕刻出接點。每個接點植入同於P型金氧半電晶體(PMOS)元件的源極和汲極所使用的P+摻雜植入33，作為二極管的P端點使用。圖2(c)顯示出如圖2(a)和2(b)相同的反熔絲介電質擊穿元件沿X方向的截面圖20。深埋N+線24位於LOCOS或STI22之間，為連接沿X方向的主動區，並作為每個二極管的N端點用。然後，一個層間絕緣層21(通常是二氧化矽)被長出來用以隔離上面導體層和主動區，然後蝕刻出接點。每個接點植入同於PMOS元件的源極和汲極所使用的P+摻雜植入23，作為二極管的P端點使用。深埋N+線可以一個或兩個步驟製作完成。第一步，植入一個濃度深的N+線摻雜入晶矽中，將X方向的元件連接起來，和然後第二步是，於每個元件中植入一個較淺N型摻雜，並連接到此深埋N+線作為一個二極管的N端點使用。
圖3(a)-3(h)顯示有關反熔絲介電質擊穿元件如2(a)-2(c)所示部分製程步驟的截面圖40。此截面為沿Y方向的截面圖。圖3(a)所示為深埋N+線41植入並退火後的截面圖。互連的N+線41，連接著X方向的元件，作為每個元件中二極管的N端點，是作為字元線使用。在主動區來說，N+線應比隔離層更為深和在底部附近較濃的摻雜效果也較好。理想的N+線，是類似一般CMOS製程下的N型井(N well)的一種淺N型井。圖3(b)所示，為在LOCOS內成長熱氧化物或STI內蝕刻淺壕溝之前的局不氧化植入42步驟。圖3(c)所示，無論是使用局部氧化或淺溝槽隔離步驟，為主動區隔離後43之情形。另外，圖3(a)的N+線41，在局部氧化或淺溝槽隔離43形成於圖3(c)之後，可以植入於晶矽。圖3(d)顯示，為一個P+植入44之後的情形，此P+植入跟一個PMOS 的源植入或汲植入是相同的，它被視為是每個元件中二極管的P端點。圖3(e)所示，為沉積層間絕緣層45和蝕刻接點45A之後的情形。圖3(f)顯示，沉積一個薄氧化層，以為編程擊破，之後的情形。一般來說，二氧化矽的厚度在30-80Å時，擊穿電壓為6-15V。圖3(g)所示，為沉積一個粘接層之後的情形，其提供使跟上面的金屬有更好的附著性。粘接層可以是200Å的氮化錫膜或其他材料。圖3(h)所示，為沉積一個金屬層，作圖案，然後作蝕刻，之後的情形。可能需要多加兩層光罩：一層用來定義和建立N+線和另一層用來成長擊穿用的介電質膜。
圖4所示為，根據一個實例，被金屬線52和多晶矽線51所定義的反熔絲介電質擊穿元件50，的頂視圖。在金屬接點53之內，多晶矽51和金屬線52的交叉點上建立一個反熔絲元件55。元件大小是由X方向的金屬間距和Y方向的多晶矽間距決定，所以元件大小是4F2。
圖5(a)-5(g)顯示由金屬和多晶矽所定義的反熔絲介電質擊穿元件，如圖4所示，部分製程步驟的截面圖60。此截面為沿Y方向的截面圖。圖5(a)所示，為多晶矽線61已建立和在上面植入矽化物層62後的截面圖。多晶矽線連接在X方向的元件，作為字元線。上面的矽化物層降低多晶矽線的電阻。圖5(b)所示，為沉積一個層間絕緣層64和蝕刻接點64A後的截面圖。圖5(c)所示，為在接點內沉積一層粘合劑層65。圖5(d)顯示，為矽二極管66，在摻入N型，原生型，P型摻雜後的截面圖。矽二極管可以採用化學氣相沉積(CVD)方式，在原生型內改變摻雜(即從N型，原生型，P型摻雜的CVD加工過程中改變摻雜)製造。二極管組成的一個實例，可以是原生型夾雜於P和N型矽中間，即所謂的 p-i-n二極管。原生層是指沒加入任何摻雜物和由於向外擴散或污染而為略N或P型。原生層的厚度決定了二極管的擊穿電壓，它應足夠高，才能防止過早編程。另一個控制二極管擊穿電壓的實例，為在高濃度摻雜的P和N二極管端點之間使用較少摻雜的N或P型，而不是使用原生層。二極管的厚度大約是3,000-5,000Å，以符合金屬接觸點的高度。此外，p-i-n二極管的製造，可先沉積晶矽，然後在不同的步驟植入N或P型完成製造。圖5(e)所示，為沉積一層薄薄的氧化物67作為一個反熔絲薄膜的截面圖。介電質膜可以由二氧化矽(SiO2)，氮化矽(SiNx，或Si3N4)，氮氧化矽(SON)，或氧化-氮氧化物(ONO)。或者其他類型的金屬氧化物，如氧化鋁(Al2O3)，氧化鉿(HfO2)，或氧化鋯(ZrO2)，都可以被使用。如果使用二氧化矽，厚度在30-80Å一般擊穿電壓為6-15V。被擊穿的氧化物可以在一個二極管的P和N端點形成前，形成後，或形成之間製造。圖5(f)所示，為沉積另一粘接層68後的截面圖。圖5(g)所示，為沉積一層金屬層沉積69，作圖案，和蝕刻後的截面圖。行走於Y方向的金屬是作為位元線使用。在此實例，需要額外一層光罩來打接點，建立p-i-n或P/N矽二極管，和成長氧化層。粘接層的作用為讓金屬和在接點內的不同的材料之間有更好的附著力，粘接層可有一層，二層，或沒有粘接層。
如圖4所示的實例中，圖5(a)-5(g)是關於金屬和多晶矽線所定義的反熔絲元件。在p-i-n二極管外部或二極管的P和N端點之間有一些實施方案可用於構建氧化層。所需的處理製造步驟是大約相同的。但p-i-n二極管的擊穿機制是矽晶和金屬之間的氧化層擊穿，而P矽晶-氧化物-N矽晶夾層結構的擊穿機制是在P和N型 氧化層擊穿。矽晶和金屬之間的擊穿可能會比P和N型矽晶之間的擊穿機制更為可靠。因此，p-i-n二極管比P型矽晶-氧化物-N型矽晶夾層結構是更為適合的一個結構。
多晶矽線可以很容易地取代為主動區線，而在另一實例上，其他垂直導體線是金屬，它可以用為在外部有氧化層的p-i-n二極管或為一個P型矽晶-氧化物-N型矽晶夾層結構所形成的反熔絲儲存元件。圖4和圖5(a)-5(g)所示，多晶矽線可以很容易取代為主動區線。使用多晶矽線，而不是主動區線，當成字元線是允許字元線可以偏壓在負電壓上，因為字元線由氧化層隔離出來，而P型/N型介面無法跟主動區隔開。
然而，在另一實例中，定義在金屬和主動區線的反熔絲儲存元件允許可以調整接點的高度，而這可於元件中在主動區與主動區之間放置閒置多晶矽來完成。圖6顯示了一個由金屬和主動區線所定義的反熔絲儲存元件的截面圖80。主動區線81是長在矽化物82的下方。閒置多晶矽線83和上方的矽化物84組合被放置在主動區線與主動區線之間，但在場氧化層的上方。由於閒置多晶矽層的厚度增加，也就是在矽表面上方的層間絕緣層85高度被多晶矽的厚度所提高，或約2,000-5,000Å，因此，接點的高度也跟著提高。這使得接點內部的p-i-n二極管或P型-氧化物-N型夾層結構更為深，從而提供更多可以改良的參數。
圖7所示的實例中，是定義在主動區線92和多晶矽線91之間的反熔絲介電質擊穿儲存元件90的頂視圖。在多晶矽91和主動區92的交接處建購反熔絲介電質擊穿儲存元件95。在每邊的多晶矽91線無間隔(spacer)的形成，這使存儲單元的尺寸可以更小。Spacer是一種CMOS元件的技術，它於下方形成一個輕源汲極植入(LDD) 區域，用以紓緩短溝道效應(short channel effect)。元件大小是由在X方向的主動區間距和在Y方向的多晶矽間距決定的，因此元件大小是4F2。在構建氧化層之前，主動區線92可先摻雜N型摻雜物而多晶矽91可摻雜P型摻雜物，以在氧化層被擊穿後自然形成一個P/N二極管。其主動區線92可在摻雜N型摻雜物後再摻雜P型摻雜物來特別形成一個P/N二極管，或在摻雜N型摻雜物後再摻雜加入原生層以使氧化層被擊穿後自然形成一個P-i-N二極管。原生層是指沒加入任何摻雜物和由於向外擴散或污染而為略N或P型。
圖8(a)-8(e)所示，為定義在主動區和多晶矽線之間，如圖7，反熔絲介電質擊穿儲存元件製程步驟的一部分，的截面圖100。在此實例上，在主動區和多晶矽之間的柵極氧化層作為反熔絲儲存元件的擊破。截面圖為沿X的方向。圖8(a)顯示了主動區間的隔離層(isolation)，如局部氧化或淺溝槽隔離104，的截面圖，本層是建立在標準CMOS製程P型本體101之上的。然後，晶矽表面植入N+層106來產生深埋N+線作為如圖8(b)的位元線之用。深埋N+線往往是於底部摻較濃的N+摻雜，而在表面附近摻較輕N+的摻雜，最上方則植入矽化物(silicide)用為減少位元線的電阻。通常也使用金屬延固定的間隔跳接(strap)方式，以進一步減少位元線的電阻。圖8(c)顯示了一個P型植入107之後的一個截面圖。P型摻雜和深埋N+層構成了一個P/N介面二極管。圖8(d)所示為沉積或成長一層薄薄的氧化物108成為介電質層的截面圖。然後，沉積多晶矽109，作圖案，植入P+型摻雜，再蝕刻來作為儲存元件的位元線之用，它運行在X方向，如圖8(e)所示即是。多晶矽109可以矽化，用以減少電阻，且在每邊無間隔 (spacer)形成，致使儲存單元可以變得更小。其餘的製程步驟則和標準CMOS製程相同。如將適當的電壓施加於深埋N+線和多晶矽線之間，使得多晶矽和深埋N+層的交叉點成為一個二極管的P和N端點，此時閘極氧化層可當為擊破使用。需要多一層光罩來建構深埋N+線和成長出深濃N+型植入。一種作法是減低P型摻雜劑的劑量。如果沒有明確的P型植入來建立一個P/N介面二極管，圖8(c)，一個隱含的二極管，從P型多晶矽和N型深埋線路，在氧化層擊穿之後也許仍然可能被創建。另一種實例，是在P型摻雜未形成之前，在矽表面上製造一層原生層來創建一個p-i-n二極管。原生意味著沒有故意摻N或P型摻雜，由於向外擴散或污染關係，原生層可以稍微為N或P型。然而，另一種實例，是在多晶矽沉積和氧化物製成之前，在矽表面上沒有任何P型摻雜時，先製成一層原生層。在圖8(d)中，成長或沉積氧化物108的步驟也許可以省略。此步驟可以跟標準CMOS製程的柵極氧化層的製程一起製作。這是建立在交叉點上各種隱式或顯式的P/N介面二極管的製作方式。
圖9所示為，根據一個實例，定義在主動線111和金屬線114上，而且多晶矽片112成長在交叉點上的一個反熔絲介電質擊穿元件110的頂視圖。在金屬114和主動區111的交界處建立一個介電質擊穿元件115，其中多晶矽和主動區作為一個二極管的P和N型的端點。元件大小是由X方向的主動區間距和Y方向的多晶矽間距決定，所以元件大小是4F2。
圖10(a)-10(f)所示，為定義在主動區和金屬之間，而且在每個接觸點上有一片多晶矽片，如圖9，的反熔絲介電質擊穿儲存元件製程步驟的一部分，的截面圖120。在此實例上，在柵極 氧化層去除之後一個由多晶矽補丁和主動線所建構的二極管就形成。然後一個氧化物薄膜生長出或沉積於接點內。這是沿Y方向的截面圖。圖10(a)所示為N型主動線121內置和柵極氧化層122成長在矽基體上方的截面圖。主動線連接著在X方向的元件及作為位元線之用。圖10(b)所示，為柵極氧化層去除後和多晶矽片123內置於主動區的截面圖。多晶矽是P型的而主動區是N型的，以致於一個二極管形成，而為反熔絲元件的編程選擇器之用。圖10(c)所示為沉積一個層間絕緣層124，蝕刻接點124A，和沉積薄薄的粘合劑層125之後的截面圖。圖10(d)所示為氧化層126製造後的截面圖。氧化層可以由二氧化矽(SiO2)，氮化矽(Si3N4或SiNx)，氮氧化矽(SON)，氧化-氮氧化物(ONO)。或者其他類型的金屬氧化物，都可以由氧化成長出或是沉積出來。氧化層的厚度決定了反熔絲元件進行編程的擊穿電壓。如果使用二氧化矽厚度一般為30-80Å，擊穿電壓約為6-15V。圖10(e)顯示沉積另一層的粘接層128。圖10(f)顯示，為沉積金屬層129，作圖案，和蝕刻之後的情形。運行在Y方向的金屬是作為一個位元線使用。在此實例，需要兩層額外的光罩來去除柵極氧化層和開鑿接點用以建構二極管和氧化層。如果製程中提供一個以上的柵極氧化元件，柵極氧化層光罩可以跟CMOS製程共享。粘接層的作用是讓金屬和在接點內的不同的材料之間有更好的附著力，粘接層可有一層，二層，或沒有粘接層。
雖然反熔絲可以在標準CMOS製程之下多幾層光罩製造，如果考慮周邊電路的高電壓元件，因為元件的編程電壓往往是非常高，約為10-15V，所以可能需要更多層光罩。作為一個經驗法則，SiO2薄膜的擊穿電壓是每10Å為2V，例如，30Å SiO2薄膜的擊穿電壓 是6V左右。降低介電質膜的厚度可以降低編程電壓，這使得周邊電路不需要使用高壓元件。新型半選擇的方式，也有助於減輕使用高電壓元件的需求，以至於在其他部分的核心邏輯或I/O積體電路能夠使用於嵌入式應用中。
圖11(a)顯示了4x5的反熔絲陣列200，以紓緩在周邊的高壓電源要求的一個實例。假設周邊電路和其餘部分積體電路的電壓是5V，而反熔絲編程電壓為8V，兩個垂直導體的電壓擺幅分別為0-5V，5-8V。選定的元件202在水平線為0V和在垂直線為8V，以致於交叉點上被選到元件的編程電壓為8V。然而，對於那些未被選到元件，電壓則為5V，或3V，因此，不可能有編程發生。8V編程電壓對周邊裝置來說，如維持在最大的編程時間內，是足夠低的。通過這樣做，不僅不需要高電壓元件，而且內部電壓發生器也不需要。這種元件的選擇方案不需要任何負電壓，若需負電壓，可能需要額外的光罩，因為需要從P主體中隔離N型金氧半電晶體(NMOS)出來。
圖11(b)顯示了另一種實例，一個4x5的反熔絲陣列300，用以紓緩在周邊高壓電源的要求。假設周邊電路和其餘部分積體電路的電壓是4V，而反熔絲編程電壓為8V，兩個垂直導體的電壓擺幅分別是0-4V，4-0V。選定的元件302在水平線為-4V和在垂直線為4V，以致於交叉點上被選到元件的編程電壓為8V。然而，對於那些未被選到的元件，電壓則為-4V，或4V，因此，編程不可能發生。如果8V的編程電壓對周邊裝置難以維持或過高，這種正面和負面的供應電壓也許是一個理想的結合。通過這樣做，不僅不需要高電壓元件，而且內部電壓發生器也不需要。這種元件的選擇方案需要負電壓，可能需要額外的光罩，讓N型金屬氧化電晶體 (NMOS)從P襯底中隔離出來。
圖11(c)所示為行和列的電壓擺幅在0至4V的另一半選擇方式400。選定的元件402，應用於列的電壓是8V而應用於行的電壓為0V，以至於選定的元件402的編程電壓是8V。另一方面，未被選到的元件401，行和列皆為4V，或行或列一個為4V而另一個為0V，以至於產生的電壓降為4V或0V，以防止元件被編程。在這個方案中，可能需要一個電壓發生器用以產生編程電壓的一半。
本發明的實例中有許多變化。例如，通過以上的討論，本體可以是N型而不是P型。N型或P型摻雜可以互換，以至於p-i-n二極管和n-i-p二極管被認為是相同的。p-氧化物-n和n-氧化物-p夾層結構也是類似。一些製程步驟，如粘合劑層，可以省略。製造氧化層的步驟可以反過來和p-i-n或P/N二極管可能互換。擊穿介電質膜可以在P型和N型二極管製作之前，之後或之間製作。多晶矽和主動區在一個舊的製程中可能不被矽化。對於那些在藝術技能已了解的，各種實施方案是可能的，他們仍然是本發明的範圍內。
從書面說明中，本發明的許多功能和優勢明顯顯出，因此，將追加聲明涵蓋所有這些特點和優勢的發明。此外，如以上說明和描述，因為許多修改和變化，將隨時發生在這些技術的領域，而且不希望限制發明的確切建構和運作。因此，適當的修改和相等概念可能融入本發明的範圍之內。
90‧‧‧儲存元件
95‧‧‧反熔絲介電質擊穿元件
91‧‧‧多晶矽線
92‧‧‧主動區線

Claims (19)

  1. 一種反熔絲記憶體，該反熔絲記憶體積成於一積體電路中且包括：多個反熔絲元件，其中至少一個反熔絲元件建造在下列線的交叉點上：多個主動區線摻有第一種類型的摻雜；多個多晶矽線摻有第二類的摻雜，且垂直於該主動區線，其兩側無間隔(spacer)之形成；該主動區線和該多晶矽線之間所製造一層薄氧化層；該反熔絲記憶體的周邊元件與該積體電路其他部分的核心邏輯或I/O元件相同；和該反熔絲記憶體以第一個電源電壓作用於該主動區線上而第二個電源電壓作用於該多晶矽線上，用來擊破交叉點上的薄氧化層時，如此配置，該反熔絲記憶體為可編程的。
  2. 如申請專利範圍第1項所述之反熔絲記憶體，其中在該反熔絲元件中，該主動區和該多晶矽線之間的氧化層製程與CMOS閘極氧化層製程相同。
  3. 如申請專利範圍第1項所述之反熔絲記憶體，其中在該反熔絲元件中，該主動區和該多晶矽線之間的材料與CMOS閘極氧化層製程相同，但有不同厚度。
  4. 如申請專利範圍第1項所述之反熔絲記憶體，其中在該反熔絲元件中，該主動區線之間是由二氧化矽、矽或是金屬氧化層來區隔 。
  5. 如申請專利範圍第1項所述之反熔絲記憶體，其中在該反熔絲元件中，該主動區線植入第一種類型的摻雜先於CMOS元件的源極或汲極植入。
  6. 如申請專利範圍第1項所述之反熔絲記憶體，其中在該反熔絲元件中，矽化層成長在多晶矽線或主動區線之上。
  7. 如申請專利範圍第1項所述之反熔絲記憶體，其中在該反熔絲元件中，該主動區線和該多晶矽線之間的氧化層的厚度小於50Å。
  8. 如申請專利範圍第1項所述之反熔絲記憶體，其中在該反熔絲元件中，該主動區線於製造氧化層之前先摻雜第二類型的摻雜。
  9. 如申請專利範圍第1項所述之反熔絲記憶體，其中在該反熔絲元件中，一層非故意摻雜矽層製造，先於氧化層製造而後於摻雜第一種類型摻雜的主動區線。
  10. 如申請專利範圍第1項所述之反熔絲記憶體，其中在該反熔絲元件中，該主動區線或該多晶矽線以金屬線每隔N元件跳接一次，其中N大於或是等於4。
  11. 如申請專利範圍第1項所述之反熔絲記憶體，其中在該反熔絲元件中，該主動區線或該多晶矽線的電壓擺幅，大體上是編程電壓的一半。
  12. 一種電子系統，包括：在多個電池中，至少有一個電池提供的電壓在正常條件下為1.0至2.0V；積成於一積體電路之一反熔絲記憶體，該反熔絲記憶體被操作連接到電池且包括多個反熔絲元件，在下列條件中，至少有一個反熔絲元件建構在交叉點上： 多個主動區線摻有第一種類型的摻雜；多個多晶矽線摻有第二種類型的摻雜，且垂直於該主動區線，其兩側無間隔(spacer)之形成；該主動區和該多晶矽線之間製造一層薄氧化層；反熔絲記憶體的周邊元件與該積體電路其他部分的邏輯核心或I/O元件相同；及當第一個電壓作用於主動區線而第二個電壓作用於該多晶矽線上，用來擊破交叉點的薄膜氧化層時，如此配置，該反熔絲記憶體為可編程的。
  13. 一種反熔絲記憶體，該反熔絲記憶體用於一積體電路且包括：多個反熔絲元件，在下列條件中，至少一個反熔絲元件被建造在交叉點上：多條導體線；多條金屬線，且垂直於該導體線；製造於該金屬與該導體線之間的隔離氧化層；在金屬與導體線交叉點上所開鑿的多個接點；一個矽二極管和一層薄氧化層，該薄氧化層是在放置該金屬線之前，製作於至少一個接點之內；該反熔絲記憶體的周邊元件與積體電路其他部分的邏輯核心或I/O元件相同；及當第一個電壓作用於該金屬線而第二個電壓作用於該導體線上，用來擊破薄膜氧化層時，如此配置，該反熔絲記憶體為可編程的。
  14. 如申請專利範圍第13項所述之反熔絲記憶體，其中在該反熔絲元件中，該導體線是多晶矽線。
  15. 如申請專利範圍第13項所述之反熔絲記憶體，其中在該反熔絲元件中，該導體線是主動區線，且有源極/汲極植入之前的一種濃度植入。
  16. 如申請專利範圍第13項所述之反熔絲記憶體，其中在該反熔絲元件中，該薄氧化層的製造是在每個接點中矽二極管製成之後製造的。
  17. 如申請專利範圍第13項所述之反熔絲記憶體，其中在該反熔絲元件中，該薄氧化層被製造於至少一個接點之內，該薄氧化層介於一個二極管的第一和第二部分，而此二極管的該第一部分和該第二部分有不同類型的摻雜，該第一部份和該第二部分作為此二極管的P型和N型端點。
  18. 如申請專利範圍第13項所述之反熔絲記憶體，其中該薄氧化層是二氧化矽(SiO2)，氮化矽(SiNx)，氮氧化矽(SON)，氧化氮氧化物(ONO)。
  19. 一種電子系統，包括：在多個電池中，至少有一個電池提供的電壓在正常條件下為1.0至2.0V；反熔絲記憶體集成於積體電路中，該反熔絲記憶體被連接到電池且包括多個反熔絲元件，在下列條件中，至少有一個反熔絲元件建構在交叉點上：多個摻有第一種類型摻雜的導體線；多個金屬線，且垂直於多晶矽線；一層在金屬和導體線之間的間隔氧化層；在該金屬線與該導體線交叉點上所開鑿的多個接點；一個矽二極管和一層薄氧化層，該氧化層是在放置該金屬線之前 ，製作於至少一個接點之內；該反熔絲記憶體的周邊元件與該積體電路其他部分的邏輯核心或I/O元件相同；及當第一個電壓作用於該金屬線而第二個電壓作用於該導體線上，用以擊破在交叉點的薄氧化層時，如此配置，該反熔絲記憶體為可編程的。
TW100145395A 2010-12-08 2011-12-08 反熔絲記憶體及電子系統 TWI478168B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US42118410P 2010-12-08 2010-12-08

Publications (2)

Publication Number Publication Date
TW201225094A TW201225094A (en) 2012-06-16
TWI478168B true TWI478168B (zh) 2015-03-21

Family

ID=46199249

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100145395A TWI478168B (zh) 2010-12-08 2011-12-08 反熔絲記憶體及電子系統

Country Status (3)

Country Link
US (1) US9496265B2 (zh)
CN (1) CN102544011A (zh)
TW (1) TWI478168B (zh)

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3935139B2 (ja) 2002-11-29 2007-06-20 株式会社東芝 半導体記憶装置
US9230813B2 (en) * 2010-06-21 2016-01-05 Kilopass Technology, Inc. One-time programmable memory and method for making the same
US9224496B2 (en) 2010-08-11 2015-12-29 Shine C. Chung Circuit and system of aggregated area anti-fuse in CMOS processes
US8649203B2 (en) 2010-08-20 2014-02-11 Shine C. Chung Reversible resistive memory using polysilicon diodes as program selectors
US9070437B2 (en) 2010-08-20 2015-06-30 Shine C. Chung Circuit and system of using junction diode as program selector for one-time programmable devices with heat sink
US10229746B2 (en) 2010-08-20 2019-03-12 Attopsemi Technology Co., Ltd OTP memory with high data security
US9019742B2 (en) 2010-08-20 2015-04-28 Shine C. Chung Multiple-state one-time programmable (OTP) memory to function as multi-time programmable (MTP) memory
US9431127B2 (en) 2010-08-20 2016-08-30 Shine C. Chung Circuit and system of using junction diode as program selector for metal fuses for one-time programmable devices
US9236141B2 (en) 2010-08-20 2016-01-12 Shine C. Chung Circuit and system of using junction diode of MOS as program selector for programmable resistive devices
US8488359B2 (en) 2010-08-20 2013-07-16 Shine C. Chung Circuit and system of using junction diode as program selector for one-time programmable devices
US10249379B2 (en) 2010-08-20 2019-04-02 Attopsemi Technology Co., Ltd One-time programmable devices having program selector for electrical fuses with extended area
US9824768B2 (en) 2015-03-22 2017-11-21 Attopsemi Technology Co., Ltd Integrated OTP memory for providing MTP memory
US10916317B2 (en) 2010-08-20 2021-02-09 Attopsemi Technology Co., Ltd Programmable resistance memory on thin film transistor technology
US9711237B2 (en) 2010-08-20 2017-07-18 Attopsemi Technology Co., Ltd. Method and structure for reliable electrical fuse programming
US9251893B2 (en) 2010-08-20 2016-02-02 Shine C. Chung Multiple-bit programmable resistive memory using diode as program selector
US9460807B2 (en) 2010-08-20 2016-10-04 Shine C. Chung One-time programmable memory devices using FinFET technology
US9818478B2 (en) 2012-12-07 2017-11-14 Attopsemi Technology Co., Ltd Programmable resistive device and memory using diode as selector
US9025357B2 (en) 2010-08-20 2015-05-05 Shine C. Chung Programmable resistive memory unit with data and reference cells
US9496033B2 (en) 2010-08-20 2016-11-15 Attopsemi Technology Co., Ltd Method and system of programmable resistive devices with read capability using a low supply voltage
US8830720B2 (en) 2010-08-20 2014-09-09 Shine C. Chung Circuit and system of using junction diode as program selector and MOS as read selector for one-time programmable devices
US9042153B2 (en) 2010-08-20 2015-05-26 Shine C. Chung Programmable resistive memory unit with multiple cells to improve yield and reliability
US10923204B2 (en) 2010-08-20 2021-02-16 Attopsemi Technology Co., Ltd Fully testible OTP memory
US8804398B2 (en) 2010-08-20 2014-08-12 Shine C. Chung Reversible resistive memory using diodes formed in CMOS processes as program selectors
US8988965B2 (en) 2010-11-03 2015-03-24 Shine C. Chung Low-pin-count non-volatile memory interface
US8913449B2 (en) 2012-03-11 2014-12-16 Shine C. Chung System and method of in-system repairs or configurations for memories
US9076513B2 (en) 2010-11-03 2015-07-07 Shine C. Chung Low-pin-count non-volatile memory interface with soft programming capability
US9019791B2 (en) 2010-11-03 2015-04-28 Shine C. Chung Low-pin-count non-volatile memory interface for 3D IC
TWI478168B (zh) 2010-12-08 2015-03-21 莊建祥 反熔絲記憶體及電子系統
US8557654B2 (en) * 2010-12-13 2013-10-15 Sandisk 3D Llc Punch-through diode
US10192615B2 (en) 2011-02-14 2019-01-29 Attopsemi Technology Co., Ltd One-time programmable devices having a semiconductor fin structure with a divided active region
US8848423B2 (en) 2011-02-14 2014-09-30 Shine C. Chung Circuit and system of using FinFET for building programmable resistive devices
US10586832B2 (en) 2011-02-14 2020-03-10 Attopsemi Technology Co., Ltd One-time programmable devices using gate-all-around structures
US8607019B2 (en) 2011-02-15 2013-12-10 Shine C. Chung Circuit and method of a memory compiler based on subtractive approach
US8741697B2 (en) * 2011-09-14 2014-06-03 Semiconductor Components Industries, Llc Electronic device including a nonvolatile memory structure having an antifuse component and a process of forming the same
US9324849B2 (en) 2011-11-15 2016-04-26 Shine C. Chung Structures and techniques for using semiconductor body to construct SCR, DIAC, or TRIAC
US9136261B2 (en) 2011-11-15 2015-09-15 Shine C. Chung Structures and techniques for using mesh-structure diodes for electro-static discharge (ESD) protection
US8912576B2 (en) 2011-11-15 2014-12-16 Shine C. Chung Structures and techniques for using semiconductor body to construct bipolar junction transistors
US9007804B2 (en) 2012-02-06 2015-04-14 Shine C. Chung Circuit and system of protective mechanisms for programmable resistive memories
US8917533B2 (en) 2012-02-06 2014-12-23 Shine C. Chung Circuit and system for testing a one-time programmable (OTP) memory
US8861249B2 (en) 2012-02-06 2014-10-14 Shine C. Chung Circuit and system of a low density one-time programmable memory
US9076526B2 (en) 2012-09-10 2015-07-07 Shine C. Chung OTP memories functioning as an MTP memory
US9183897B2 (en) 2012-09-30 2015-11-10 Shine C. Chung Circuits and methods of a self-timed high speed SRAM
US9324447B2 (en) 2012-11-20 2016-04-26 Shine C. Chung Circuit and system for concurrently programming multiple bits of OTP memory devices
US20140138777A1 (en) * 2012-11-21 2014-05-22 Qualcomm Incorporated Integrated circuit device and method for making same
KR101966278B1 (ko) * 2012-12-28 2019-04-08 에스케이하이닉스 주식회사 반도체 소자의 안티 퓨즈 어레이 및 그 제조 방법
US9412473B2 (en) 2014-06-16 2016-08-09 Shine C. Chung System and method of a novel redundancy scheme for OTP
US9916903B2 (en) * 2014-10-14 2018-03-13 Globalfoundries Inc. OTPROM for post-process programming using selective breakdown
JP5756971B1 (ja) * 2014-10-31 2015-07-29 株式会社フローディア アンチヒューズメモリおよび半導体記憶装置
DE102016106691B4 (de) * 2016-04-12 2021-09-02 Infineon Technologies Ag Verfahren zum Erzeugen einer selbstausrichtenden Maskierschicht
US9919915B2 (en) * 2016-06-14 2018-03-20 Invensense, Inc. Method and system for MEMS devices with dual damascene formed electrodes
CN107785348B (zh) * 2016-08-24 2019-12-10 中芯国际集成电路制造(上海)有限公司 反熔丝结构、半导体器件及电子装置
US10529436B1 (en) 2017-01-17 2020-01-07 Synopsys, Inc. One-time programmable bitcell with diode under anti-fuse
US10726914B2 (en) 2017-04-14 2020-07-28 Attopsemi Technology Co. Ltd Programmable resistive memories with low power read operation and novel sensing scheme
US10535413B2 (en) 2017-04-14 2020-01-14 Attopsemi Technology Co., Ltd Low power read operation for programmable resistive memories
US11615859B2 (en) 2017-04-14 2023-03-28 Attopsemi Technology Co., Ltd One-time programmable memories with ultra-low power read operation and novel sensing scheme
US11062786B2 (en) 2017-04-14 2021-07-13 Attopsemi Technology Co., Ltd One-time programmable memories with low power read operation and novel sensing scheme
US10770160B2 (en) 2017-11-30 2020-09-08 Attopsemi Technology Co., Ltd Programmable resistive memory formed by bit slices from a standard cell library
CN108470676A (zh) * 2018-04-04 2018-08-31 睿力集成电路有限公司 击穿式电熔丝结构及其形成方法、半导体器件
US11456303B2 (en) * 2018-12-27 2022-09-27 Nanya Technology Corporation Fuse array structure
US11563054B2 (en) 2019-03-21 2023-01-24 International Business Machines Corporation MJT based anti-fuses with low programming voltage
US12483429B2 (en) 2021-06-01 2025-11-25 Attopsemi Technology Co., Ltd Physically unclonable function produced using OTP memory
US12256537B2 (en) * 2022-03-18 2025-03-18 Nanya Technology Corporation Semiconductor device with programmable element and method for fabricating the same

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4192059A (en) * 1978-06-06 1980-03-11 Rockwell International Corporation Process for and structure of high density VLSI circuits, having inherently self-aligned gates and contacts for FET devices and conducting lines
US5962903A (en) * 1995-06-08 1999-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Planarized plug-diode mask ROM structure
US6731535B1 (en) * 2002-12-10 2004-05-04 Renesas Technology Corp. Nonvolatile semiconductor memory device
US6803804B2 (en) * 2002-05-24 2004-10-12 Raminda U. Madurawe Programmable latch array using antifuses
US20050124116A1 (en) * 2003-12-08 2005-06-09 Tzu-Hsuan Hsu 3D polysilicon ROM and method of fabrication thereof
US20080025068A1 (en) * 2006-07-31 2008-01-31 Scheuerlein Roy E Reverse bias trim operations in non-volatile memory
US20080105878A1 (en) * 2006-11-07 2008-05-08 Elpida Memory, Inc. Semiconductor storage device and method of manufacturing the same
US20080151612A1 (en) * 2005-06-03 2008-06-26 Stmicroelectronics S.R.L. Method for multilevel programming of phase change memory cells using a percolation algorithm
US20090309089A1 (en) * 2008-06-13 2009-12-17 Kang-Jay Hsia Non-Volatile Memory Arrays Comprising Rail Stacks with a Shared Diode Component Portion for Diodes of Electrically Isolated Pillars
US20100127358A1 (en) * 2008-11-21 2010-05-27 Sandisk 3D Llc Integration of damascene type diodes and conductive wires for memory device

Family Cites Families (192)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3198670A (en) 1961-03-09 1965-08-03 Bunker Ramo Multi-tunnel diode
GB1328803A (en) 1969-12-17 1973-09-05 Mullard Ltd Methods of manufacturing semiconductor devices
US4148046A (en) 1978-01-16 1979-04-03 Honeywell Inc. Semiconductor apparatus
NL8302092A (nl) 1983-06-13 1985-01-02 Philips Nv Halfgeleiderinrichting bevattende een veldeffekttransistor.
US5192989A (en) 1989-11-28 1993-03-09 Nissan Motor Co., Ltd. Lateral dmos fet device with reduced on resistance
JPH03264814A (ja) 1990-03-15 1991-11-26 Pioneer Electron Corp 車両用ナビゲーション装置
TW231343B (zh) 1992-03-17 1994-10-01 Hitachi Seisakusyo Kk
US5389552A (en) 1993-01-29 1995-02-14 National Semiconductor Corporation Transistors having bases with different shape top surfaces
US5350710A (en) * 1993-06-24 1994-09-27 United Microelectronics Corporation Device for preventing antenna effect on circuit
US5355008A (en) 1993-11-19 1994-10-11 Micrel, Inc. Diamond shaped gate mesh for cellular MOS transistor array
US5446302A (en) 1993-12-14 1995-08-29 Analog Devices, Incorporated Integrated circuit with diode-connected transistor for reducing ESD damage
US5757046A (en) 1994-01-07 1998-05-26 Fuji Electric Company Ltd. MOS type semiconductor device
US5723890A (en) 1994-01-07 1998-03-03 Fuji Electric Co., Ltd. MOS type semiconductor device
JP3136885B2 (ja) 1994-02-02 2001-02-19 日産自動車株式会社 パワーｍｏｓｆｅｔ
US6008092A (en) 1996-02-12 1999-12-28 International Rectifier Corporation Short channel IGBT with improved forward voltage drop and improved switching power loss
US6140687A (en) 1996-11-28 2000-10-31 Matsushita Electric Industrial Co., Ltd. High frequency ring gate MOSFET
US5761148A (en) 1996-12-16 1998-06-02 Cypress Semiconductor Corp. Sub-word line driver circuit for memory blocks of a semiconductor memory device
JP3220055B2 (ja) 1997-07-17 2001-10-22 松下電器産業株式会社 機械語命令列またはアセンブリ言語命令列を最適化する最適化装置、及び、高級言語で記載されたソースプログラムを機械語またはアセンブリ言語の命令列に変換するコンパイラ装置。
US6002156A (en) 1997-09-16 1999-12-14 Winbond Electronics Corp. Distributed MOSFET structure with enclosed gate for improved transistor size/layout area ratio and uniform ESD triggering
US20030075778A1 (en) 1997-10-01 2003-04-24 Patrick Klersy Programmable resistance memory element and method for making same
JP4321685B2 (ja) 1997-12-25 2009-08-26 日本テキサス・インスツルメンツ株式会社 アンチフューズ回路
JPH11204781A (ja) 1998-01-07 1999-07-30 Nec Yamagata Ltd 半導体装置
US6405160B1 (en) 1998-08-03 2002-06-11 Motorola, Inc. Memory compiler interface and methodology
DE69942339D1 (de) 1998-08-24 2010-06-17 Microunity Systems Eng System mit breiter operandenarchitektur und verfahren
US6054344A (en) 1998-10-30 2000-04-25 Taiwan Semiconductor Manufacturing Company OTP (open trigger path) latchup scheme using buried-diode for sub-quarter micron transistors
JP2000150634A (ja) 1998-11-13 2000-05-30 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6034882A (en) 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6400540B1 (en) 1999-03-12 2002-06-04 Sil.Able Inc. Clamp circuit to prevent ESD damage to an integrated circuit
US6413822B2 (en) 1999-04-22 2002-07-02 Advanced Analogic Technologies, Inc. Super-self-aligned fabrication process of trench-gate DMOS with overlying device layer
DE10004111A1 (de) 2000-01-31 2001-08-09 Infineon Technologies Ag Bipolartransistor
US6813705B2 (en) 2000-02-09 2004-11-02 Hewlett-Packard Development Company, L.P. Memory disambiguation scheme for partially redundant load removal
JP3367500B2 (ja) 2000-03-15 2003-01-14 日本電気株式会社 半導体装置
US20010043449A1 (en) 2000-05-15 2001-11-22 Nec Corporation ESD protection apparatus and method for fabricating the same
CA2310295C (en) 2000-05-31 2010-10-05 Mosaid Technologies Incorporated Multiple match detection circuit and method
US6570805B2 (en) 2000-12-20 2003-05-27 Actel Corporation Antifuse memory cell and antifuse memory cell array
US7058788B2 (en) 2001-02-23 2006-06-06 Falconstor Software, Inc. Dynamic allocation of computer memory
BR0116989A (pt) 2001-05-14 2004-06-29 Dept Of Atomic Energy Govt Of Dosìmetro de radiação digital de bolso
US6646912B2 (en) 2001-06-05 2003-11-11 Hewlett-Packard Development Company, Lp. Non-volatile memory
US6483734B1 (en) 2001-11-26 2002-11-19 Hewlett Packard Company Memory device having memory cells capable of four states
US6597629B1 (en) 2001-11-30 2003-07-22 Virage Locic Corp. Built-in precision shutdown apparatus for effectuating self-referenced access timing scheme
US6707729B2 (en) 2002-02-15 2004-03-16 Micron Technology, Inc. Physically alternating sense amplifier activation
US6937528B2 (en) 2002-03-05 2005-08-30 Micron Technology, Inc. Variable resistance memory and method for sensing same
US6798684B2 (en) 2002-04-04 2004-09-28 Broadcom Corporation Methods and systems for programmable memory using silicided poly-silicon fuses
US7211843B2 (en) 2002-04-04 2007-05-01 Broadcom Corporation System and method for programming a memory cell
US6813182B2 (en) 2002-05-31 2004-11-02 Hewlett-Packard Development Company, L.P. Diode-and-fuse memory elements for a write-once memory comprising an anisotropic semiconductor sheet
US6850438B2 (en) 2002-07-05 2005-02-01 Aplus Flash Technology, Inc. Combination nonvolatile memory using unified technology with byte, page and block write and simultaneous read and write operations
US7196369B2 (en) 2002-07-15 2007-03-27 Macronix International Co., Ltd. Plasma damage protection circuit for a semiconductor device
US7179691B1 (en) 2002-07-29 2007-02-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method for four direction low capacitance ESD protection
US6778420B2 (en) 2002-09-25 2004-08-17 Ovonyx, Inc. Method of operating programmable resistant element
JP4286634B2 (ja) 2002-11-20 2009-07-01 パナソニック株式会社 メモリ故障救済回路
US6995446B2 (en) 2002-12-13 2006-02-07 Ovonyx, Inc. Isolating phase change memories with schottky diodes and guard rings
US7660181B2 (en) 2002-12-19 2010-02-09 Sandisk 3D Llc Method of making non-volatile memory cell with embedded antifuse
US7800933B2 (en) 2005-09-28 2010-09-21 Sandisk 3D Llc Method for using a memory cell comprising switchable semiconductor memory element with trimmable resistance
US7652326B2 (en) 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US6897543B1 (en) 2003-08-22 2005-05-24 Altera Corporation Electrically-programmable integrated circuit antifuses
US7461371B2 (en) 2003-09-11 2008-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. General purpose memory compiler system and associated methods
DE10343681B4 (de) 2003-09-18 2007-08-09 Atmel Germany Gmbh Halbleiterstruktur und deren Verwendung, insbesondere zum Begrenzen von Überspannungen
US6944083B2 (en) 2003-11-17 2005-09-13 Sony Corporation Method for detecting and preventing tampering with one-time programmable digital devices
US6960807B2 (en) 2003-11-25 2005-11-01 Texas Instruments Incorporated Drain extend MOS transistor with improved breakdown robustness
US7027326B2 (en) 2004-01-05 2006-04-11 International Business Machines Corporation 3T1D memory cells using gated diodes and methods of use thereof
US7119401B2 (en) 2004-01-07 2006-10-10 International Business Machines Corporation Tunable semiconductor diodes
US7157782B1 (en) 2004-02-17 2007-01-02 Altera Corporation Electrically-programmable transistor antifuses
US7410838B2 (en) * 2004-04-29 2008-08-12 Taiwan Semiconductor Manufacturing Co., Ltd. Fabrication methods for memory cells
US7511982B2 (en) 2004-05-06 2009-03-31 Sidense Corp. High speed OTP sensing scheme
WO2005109516A1 (en) 2004-05-06 2005-11-17 Sidense Corp. Split-channel antifuse array architecture
US7224598B2 (en) 2004-09-02 2007-05-29 Hewlett-Packard Development Company, L.P. Programming of programmable resistive memory devices
DE102004046697B4 (de) 2004-09-24 2020-06-10 Infineon Technologies Ag Hochspannungsfestes Halbleiterbauelement mit vertikal leitenden Halbleiterkörperbereichen und einer Grabenstruktur sowie Verfahren zur Herstellung desselben
US7212432B2 (en) 2004-09-30 2007-05-01 Infineon Technologies Ag Resistive memory cell random access memory device and method of fabrication
US7423897B2 (en) 2004-10-01 2008-09-09 Ovonyx, Inc. Method of operating a programmable resistance memory array
US7263027B2 (en) 2004-10-14 2007-08-28 Broadcom Corporation Integrated circuit chip having non-volatile on-chip memories for providing programmable functions and features
US7453716B2 (en) 2004-10-26 2008-11-18 Samsung Electronics Co., Ltd Semiconductor memory device with stacked control transistors
US8179711B2 (en) 2004-10-26 2012-05-15 Samsung Electronics Co., Ltd. Semiconductor memory device with stacked memory cell and method of manufacturing the stacked memory cell
US7102951B2 (en) 2004-11-01 2006-09-05 Intel Corporation OTP antifuse cell and cell array
US20060092689A1 (en) 2004-11-04 2006-05-04 Daniel Braun Reference current source for current sense amplifier and programmable resistor configured with magnetic tunnel junction cells
US7035141B1 (en) 2004-11-17 2006-04-25 Spansion Llc Diode array architecture for addressing nanoscale resistive memory arrays
US7391064B1 (en) 2004-12-01 2008-06-24 Spansion Llc Memory device with a selection element and a control line in a substantially similar layer
US7487320B2 (en) 2004-12-15 2009-02-03 International Business Machines Corporation Apparatus and system for dynamically allocating main memory among a plurality of applications
KR100688540B1 (ko) 2005-03-24 2007-03-02 삼성전자주식회사 메모리 셀의 집적도를 향상시킨 반도체 메모리 장치
KR100621774B1 (ko) 2005-04-08 2006-09-15 삼성전자주식회사 반도체 메모리 장치에서의 레이아웃구조 및 그에 따른레이아웃 방법
US8183665B2 (en) 2005-11-15 2012-05-22 Nantero Inc. Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same
US8217490B2 (en) 2005-05-09 2012-07-10 Nantero Inc. Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same
US7167397B2 (en) 2005-06-21 2007-01-23 Intel Corporation Apparatus and method for programming a memory array
US20070045697A1 (en) 2005-08-31 2007-03-01 International Business Machines Corporation Body-contacted semiconductor structures and methods of fabricating such body-contacted semiconductor structures
US7227233B2 (en) 2005-09-12 2007-06-05 International Business Machines Corporation Silicon-on-insulator (SOI) Read Only Memory (ROM) array and method of making a SOI ROM
US7433247B2 (en) 2005-09-26 2008-10-07 Macronix International Co., Ltd. Method and circuit for reading fuse cells in a nonvolatile memory during power-up
US8115280B2 (en) 2005-10-31 2012-02-14 Taiwan Semiconductor Manufacturing Company, Ltd. Four-terminal gate-controlled LVBJTs
US7701038B2 (en) 2005-10-31 2010-04-20 Taiwan Semiconductor Manufacturing Company, Ltd. High-gain vertex lateral bipolar junction transistor
US7411844B2 (en) 2005-11-30 2008-08-12 Infineon Technologies Flash Gmbh & Co. Kg Semiconductor memory device having a redundancy information memory directly connected to a redundancy control circuit
US7265041B2 (en) 2005-12-19 2007-09-04 Micrel, Inc. Gate layouts for transistors
US7508693B2 (en) 2006-03-24 2009-03-24 Macronix International Co., Ltd. One-time-programmable (OTP) memory device and method for testing the same
US7369452B2 (en) 2006-04-07 2008-05-06 Freescale Semiconductor, Inc. Programmable cell
US7606055B2 (en) 2006-05-18 2009-10-20 Micron Technology, Inc. Memory architecture and cell design employing two access transistors
US7728384B2 (en) 2006-05-30 2010-06-01 Macronix International Co., Ltd. Magnetic random access memory using single crystal self-aligned diode
US7605431B2 (en) 2006-09-20 2009-10-20 Himax Technologies Limited Electrostatic discharge protection apparatus for semiconductor devices
BRPI0718514A2 (pt) 2006-09-22 2013-11-12 Nissha Printing Cobertura de alojamento, método para fabricar cobertura de alojamento e matriz de moldagem de inserção de vidro usada no mesmo
US7439608B2 (en) 2006-09-22 2008-10-21 Intel Corporation Symmetric bipolar junction transistor design for deep sub-micron fabrication processes
KR100772904B1 (ko) 2006-10-02 2007-11-05 삼성전자주식회사 가변저항 메모리 장치 및 그 제조 방법
US7436695B2 (en) 2006-11-21 2008-10-14 Infineon Technologies Ag Resistive memory including bipolar transistor access devices
US7471540B2 (en) 2007-01-24 2008-12-30 Kilopass Technology, Inc. Non-volatile semiconductor memory based on enhanced gate oxide breakdown
KR100845407B1 (ko) 2007-02-16 2008-07-10 매그나칩 반도체 유한회사 원-타임-프로그래머블 셀 및 이를 구비하는 ｏｔｐ 메모리
US7447062B2 (en) 2007-03-15 2008-11-04 International Business Machines Corproation Method and structure for increasing effective transistor width in memory arrays with dual bitlines
CN101271881A (zh) 2007-03-20 2008-09-24 联华电子股份有限公司 熔断后不会造成非线性电流的反熔丝及存储单元
US7573762B2 (en) 2007-06-06 2009-08-11 Freescale Semiconductor, Inc. One time programmable element system in an integrated circuit
JP4510057B2 (ja) 2007-06-21 2010-07-21 株式会社東芝 不揮発性半導体記憶装置
US7830697B2 (en) 2007-06-25 2010-11-09 Sandisk 3D Llc High forward current diodes for reverse write 3D cell
JP5333814B2 (ja) 2007-09-12 2013-11-06 アイシン精機株式会社 パワー半導体モジュール、インバータ装置、及びインバータ一体型モータ
US8254198B2 (en) 2007-10-03 2012-08-28 Stmicroelectronics (Crolles 2) Sas Anti-fuse element
US7609578B2 (en) 2007-10-31 2009-10-27 Broadcom Corporation Quad SRAM based one time programmable memory
JP2009117461A (ja) 2007-11-02 2009-05-28 Elpida Memory Inc アンチヒューズ素子、およびアンチヒューズ素子の設定方法
US7802057B2 (en) 2007-12-27 2010-09-21 Intel Corporation Priority aware selective cache allocation
JP4482039B2 (ja) 2008-01-11 2010-06-16 株式会社東芝 抵抗変化型メモリ
US7859043B2 (en) 2008-02-25 2010-12-28 Tower Semiconductor Ltd. Three-terminal single poly NMOS non-volatile memory cell
US7876598B2 (en) 2008-02-28 2011-01-25 Qimonda Ag Apparatus and method for determining a memory state of a resistive n-level memory cell and memory device
US7859920B2 (en) 2008-03-14 2010-12-28 Qualcomm Incorporated Advanced bit line tracking in high performance memory compilers
US20090230446A1 (en) 2008-03-17 2009-09-17 Technology Alliance Group, Inc. Semiconductor device and bypass capacitor module
JP5371274B2 (ja) 2008-03-27 2013-12-18 ルネサスエレクトロニクス株式会社 半導体装置
US8526254B2 (en) 2008-04-03 2013-09-03 Sidense Corp. Test cells for an unprogrammed OTP memory array
WO2009142645A1 (en) 2008-05-23 2009-11-26 Agere Systems Inc. Secure random number generator
US8373254B2 (en) 2008-07-29 2013-02-12 Taiwan Semiconductor Manufacturing Company, Ltd. Structure for reducing integrated circuit corner peeling
US8031517B2 (en) 2008-07-30 2011-10-04 Samsung Electronics Co., Ltd. Memory device, memory system having the same, and programming method of a memory cell
WO2010026865A1 (en) 2008-09-05 2010-03-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and semiconductor device
WO2010042732A2 (en) 2008-10-08 2010-04-15 The Regents Of The University Of Michigan Silicon-based nanoscale resistive device with adjustable resistance
US20100091546A1 (en) 2008-10-15 2010-04-15 Seagate Technology Llc High density reconfigurable spin torque non-volatile memory
US20100108980A1 (en) 2008-11-03 2010-05-06 Industrial Technology Research Institute Resistive memory array
KR20100064715A (ko) 2008-12-05 2010-06-15 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치
US7978496B2 (en) 2008-12-18 2011-07-12 Sandisk 3D Llc Method of programming a nonvolatile memory device containing a carbon storage material
US8089137B2 (en) 2009-01-07 2012-01-03 Macronix International Co., Ltd. Integrated circuit memory with single crystal silicon on silicide driver and manufacturing method
US8380768B2 (en) 2009-01-30 2013-02-19 Freescale Semiconductor, Inc. Random number generator
US8674454B2 (en) 2009-02-20 2014-03-18 Mediatek Inc. Lateral bipolar junction transistor
US8305790B2 (en) 2009-03-16 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical anti-fuse and related applications
JP2010225221A (ja) 2009-03-23 2010-10-07 Toshiba Corp 半導体記憶装置
JP2010257551A (ja) 2009-04-28 2010-11-11 Renesas Electronics Corp アンチヒューズメモリセル及び半導体記憶装置
US8488362B2 (en) 2009-04-29 2013-07-16 Macronix International Co., Ltd. Graded metal oxide resistance based semiconductor memory device
US8168538B2 (en) 2009-05-26 2012-05-01 Macronix International Co., Ltd. Buried silicide structure and method for making
US8415764B2 (en) 2009-06-02 2013-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. High-voltage BJT formed using CMOS HV processes
US8154904B2 (en) 2009-06-19 2012-04-10 Sandisk 3D Llc Programming reversible resistance switching elements
US8050129B2 (en) 2009-06-25 2011-11-01 Mediatek Inc. E-fuse apparatus for controlling reference voltage required for programming/reading e-fuse macro in an integrated circuit via switch device in the same integrated circuit
CA2708593A1 (en) 2009-07-27 2010-11-18 Sidense Corp. Redundancy system for non-volatile memory
US8174063B2 (en) 2009-07-30 2012-05-08 Ememory Technology Inc. Non-volatile semiconductor memory device with intrinsic charge trapping layer
JP2011040675A (ja) 2009-08-18 2011-02-24 Sumitomo Electric Ind Ltd 半導体装置
US8207064B2 (en) 2009-09-17 2012-06-26 Sandisk 3D Llc 3D polysilicon diode with low contact resistance and method for forming same
US8357996B2 (en) 2009-11-17 2013-01-22 Cree, Inc. Devices with crack stops
KR20110061912A (ko) 2009-12-02 2011-06-10 삼성전자주식회사 비휘발성 메모리 셀 및 이를 포함하는 비휘발성 메모리 장치
US8589851B2 (en) 2009-12-15 2013-11-19 Memoir Systems, Inc. Intelligent memory system compiler
US8198703B2 (en) 2010-01-18 2012-06-12 Freescale Semiconductor, Inc. Zener diode with reduced substrate current
KR20110102734A (ko) 2010-03-11 2011-09-19 삼성전자주식회사 오티피 록 비트 레지스터를 구비한 불휘발성 반도체 메모리 장치
US20110297912A1 (en) 2010-06-08 2011-12-08 George Samachisa Non-Volatile Memory Having 3d Array of Read/Write Elements with Vertical Bit Lines and Laterally Aligned Active Elements and Methods Thereof
US8737111B2 (en) 2010-06-18 2014-05-27 Sandisk 3D Llc Memory cell with resistance-switching layers
KR101174764B1 (ko) 2010-08-05 2012-08-17 주식회사 동부하이텍 씨모스 제조기술에 기반한 바이폴라 접합 트랜지스터
US9224496B2 (en) 2010-08-11 2015-12-29 Shine C. Chung Circuit and system of aggregated area anti-fuse in CMOS processes
US9818478B2 (en) 2012-12-07 2017-11-14 Attopsemi Technology Co., Ltd Programmable resistive device and memory using diode as selector
US20120047322A1 (en) 2010-08-20 2012-02-23 Chung Shine C Method and System of Using One-Time Programmable Memory as Multi-Time Programmable in Code Memory of Processors
US9431127B2 (en) 2010-08-20 2016-08-30 Shine C. Chung Circuit and system of using junction diode as program selector for metal fuses for one-time programmable devices
US9042153B2 (en) 2010-08-20 2015-05-26 Shine C. Chung Programmable resistive memory unit with multiple cells to improve yield and reliability
US9070437B2 (en) 2010-08-20 2015-06-30 Shine C. Chung Circuit and system of using junction diode as program selector for one-time programmable devices with heat sink
US8488359B2 (en) 2010-08-20 2013-07-16 Shine C. Chung Circuit and system of using junction diode as program selector for one-time programmable devices
US9236141B2 (en) 2010-08-20 2016-01-12 Shine C. Chung Circuit and system of using junction diode of MOS as program selector for programmable resistive devices
US9025357B2 (en) 2010-08-20 2015-05-05 Shine C. Chung Programmable resistive memory unit with data and reference cells
US9251893B2 (en) 2010-08-20 2016-02-02 Shine C. Chung Multiple-bit programmable resistive memory using diode as program selector
US8804398B2 (en) 2010-08-20 2014-08-12 Shine C. Chung Reversible resistive memory using diodes formed in CMOS processes as program selectors
US10249379B2 (en) 2010-08-20 2019-04-02 Attopsemi Technology Co., Ltd One-time programmable devices having program selector for electrical fuses with extended area
US9019742B2 (en) 2010-08-20 2015-04-28 Shine C. Chung Multiple-state one-time programmable (OTP) memory to function as multi-time programmable (MTP) memory
US8830720B2 (en) 2010-08-20 2014-09-09 Shine C. Chung Circuit and system of using junction diode as program selector and MOS as read selector for one-time programmable devices
US8649203B2 (en) 2010-08-20 2014-02-11 Shine C. Chung Reversible resistive memory using polysilicon diodes as program selectors
US9711237B2 (en) 2010-08-20 2017-07-18 Attopsemi Technology Co., Ltd. Method and structure for reliable electrical fuse programming
CN102412295A (zh) 2010-09-21 2012-04-11 株式会社东芝 半导体装置及其制造方法
US9019791B2 (en) 2010-11-03 2015-04-28 Shine C. Chung Low-pin-count non-volatile memory interface for 3D IC
US8988965B2 (en) 2010-11-03 2015-03-24 Shine C. Chung Low-pin-count non-volatile memory interface
US8913449B2 (en) 2012-03-11 2014-12-16 Shine C. Chung System and method of in-system repairs or configurations for memories
US9076513B2 (en) 2010-11-03 2015-07-07 Shine C. Chung Low-pin-count non-volatile memory interface with soft programming capability
TWI478168B (zh) 2010-12-08 2015-03-21 莊建祥 反熔絲記憶體及電子系統
US8848423B2 (en) 2011-02-14 2014-09-30 Shine C. Chung Circuit and system of using FinFET for building programmable resistive devices
US8607019B2 (en) 2011-02-15 2013-12-10 Shine C. Chung Circuit and method of a memory compiler based on subtractive approach
US8699259B2 (en) 2011-03-02 2014-04-15 Sandisk 3D Llc Non-volatile storage system using opposite polarity programming signals for MIM memory cell
US8436430B2 (en) 2011-04-08 2013-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diodes with embedded dummy gate electrodes
KR20120126434A (ko) 2011-05-11 2012-11-21 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 센싱 방법
US8680620B2 (en) 2011-08-04 2014-03-25 Analog Devices, Inc. Bi-directional blocking voltage protection devices and methods of forming the same
US8822311B2 (en) 2011-12-22 2014-09-02 Avogy, Inc. Method of fabricating a GaN P-i-N diode using implantation
US8912576B2 (en) 2011-11-15 2014-12-16 Shine C. Chung Structures and techniques for using semiconductor body to construct bipolar junction transistors
US9136261B2 (en) 2011-11-15 2015-09-15 Shine C. Chung Structures and techniques for using mesh-structure diodes for electro-static discharge (ESD) protection
US20140133056A1 (en) 2012-11-15 2014-05-15 Shine C. Chung Structures and techniques for using mesh-structure diodes for electro-static discharge (esd) protection
US9324849B2 (en) 2011-11-15 2016-04-26 Shine C. Chung Structures and techniques for using semiconductor body to construct SCR, DIAC, or TRIAC
US8861249B2 (en) 2012-02-06 2014-10-14 Shine C. Chung Circuit and system of a low density one-time programmable memory
US8917533B2 (en) 2012-02-06 2014-12-23 Shine C. Chung Circuit and system for testing a one-time programmable (OTP) memory
US9007804B2 (en) 2012-02-06 2015-04-14 Shine C. Chung Circuit and system of protective mechanisms for programmable resistive memories
US20130268526A1 (en) 2012-04-06 2013-10-10 Mark E. Johns Discovery engine
US9576621B2 (en) 2012-07-09 2017-02-21 Texas Instruments Incorporated Read-current and word line delay path tracking for sense amplifier enable timing
US9076526B2 (en) 2012-09-10 2015-07-07 Shine C. Chung OTP memories functioning as an MTP memory
US9183897B2 (en) 2012-09-30 2015-11-10 Shine C. Chung Circuits and methods of a self-timed high speed SRAM
US9006864B2 (en) 2012-11-06 2015-04-14 Texas Instruments Incorporated Radiation induced diode structure
US20140131710A1 (en) 2012-11-15 2014-05-15 Shine C. Chung Structures and techniques for electro-static discharge (esd) protection using ring structured diodes
US9324447B2 (en) 2012-11-20 2016-04-26 Shine C. Chung Circuit and system for concurrently programming multiple bits of OTP memory devices

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4192059A (en) * 1978-06-06 1980-03-11 Rockwell International Corporation Process for and structure of high density VLSI circuits, having inherently self-aligned gates and contacts for FET devices and conducting lines
US5962903A (en) * 1995-06-08 1999-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Planarized plug-diode mask ROM structure
US6803804B2 (en) * 2002-05-24 2004-10-12 Raminda U. Madurawe Programmable latch array using antifuses
US6731535B1 (en) * 2002-12-10 2004-05-04 Renesas Technology Corp. Nonvolatile semiconductor memory device
US20050124116A1 (en) * 2003-12-08 2005-06-09 Tzu-Hsuan Hsu 3D polysilicon ROM and method of fabrication thereof
US20080151612A1 (en) * 2005-06-03 2008-06-26 Stmicroelectronics S.R.L. Method for multilevel programming of phase change memory cells using a percolation algorithm
US20080025068A1 (en) * 2006-07-31 2008-01-31 Scheuerlein Roy E Reverse bias trim operations in non-volatile memory
US20080105878A1 (en) * 2006-11-07 2008-05-08 Elpida Memory, Inc. Semiconductor storage device and method of manufacturing the same
US20090309089A1 (en) * 2008-06-13 2009-12-17 Kang-Jay Hsia Non-Volatile Memory Arrays Comprising Rail Stacks with a Shared Diode Component Portion for Diodes of Electrically Isolated Pillars
US20100127358A1 (en) * 2008-11-21 2010-05-27 Sandisk 3D Llc Integration of damascene type diodes and conductive wires for memory device

Also Published As

Publication number Publication date
US9496265B2 (en) 2016-11-15
TW201225094A (en) 2012-06-16
US20120147653A1 (en) 2012-06-14
CN102544011A (zh) 2012-07-04

Similar Documents

Publication Publication Date Title
TWI478168B (zh) 反熔絲記憶體及電子系統
US10325926B2 (en) Semiconductor-metal-on-insulator structures, methods of forming such structures, and semiconductor devices including such structures
US10347647B1 (en) Three-dimensional memory device containing multi-threshold-voltage drain select gates and method of making the same
KR101884949B1 (ko) 반도체 장치
TWI485811B (zh) 半導體結構的製造方法
TWI575579B (zh) 半導體裝置之製造方法及半導體裝置
US8610189B2 (en) Semiconductor device enabling further microfabrication
CN113424320A (zh) 存储器阵列及用以形成存储器阵列的方法
CN101496174A (zh) 在沟槽蚀刻期间保护图案化特征的导电硬掩模
JP2009141110A (ja) 半導体装置および半導体装置の製造方法
US7084452B2 (en) Semiconductor device having one-time programmable ROM and method of fabricating the same
US8941173B2 (en) Capacitorless memory device
EP2099071B1 (en) Resistance change device and process for producing the same
TW200812004A (en) Semiconductor memory device and fabrication method thereof
US8558354B2 (en) Semiconductor device and method for manufacturing the same
EP4030472A2 (en) Semiconductor devices having hybrid gate or diffusion breaks, and method of manufacturing the same
CN204424255U (zh) 集成电路
KR101077157B1 (ko) 상변화 기억 소자의 제조방법 및 이를 이용한 반도체 소자의 제조방법
CN116896865A (zh) 半导体装置
CN223639615U (zh) 集成电路装置
KR101026480B1 (ko) 상변화 기억 소자 및 그 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees