[go: up one dir, main page]

JP2011040675A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2011040675A
JP2011040675A JP2009189152A JP2009189152A JP2011040675A JP 2011040675 A JP2011040675 A JP 2011040675A JP 2009189152 A JP2009189152 A JP 2009189152A JP 2009189152 A JP2009189152 A JP 2009189152A JP 2011040675 A JP2011040675 A JP 2011040675A
Authority
JP
Japan
Prior art keywords
region
plan
shape
view
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009189152A
Other languages
English (en)
Inventor
Kenryo Masuda
健良 増田
Misako Honaga
美紗子 穂永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2009189152A priority Critical patent/JP2011040675A/ja
Priority to KR1020117006206A priority patent/KR20120040682A/ko
Priority to PCT/JP2010/058019 priority patent/WO2011021413A1/ja
Priority to EP10809759.3A priority patent/EP2469600A4/en
Priority to CA2738680A priority patent/CA2738680A1/en
Priority to US13/121,122 priority patent/US8648349B2/en
Priority to CN2010800027610A priority patent/CN102165595A/zh
Priority to TW099115960A priority patent/TW201133825A/zh
Publication of JP2011040675A publication Critical patent/JP2011040675A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0295—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the source electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/051—Manufacture or treatment of FETs having PN junction gates
    • H10D30/0512—Manufacture or treatment of FETs having PN junction gates of FETs having PN homojunction gates
    • H10D30/0515—Manufacture or treatment of FETs having PN junction gates of FETs having PN homojunction gates of vertical FETs having PN homojunction gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/83—FETs having PN junction gate electrodes
    • H10D30/831—Vertical FETs having PN junction gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】耐圧が安定するとともにオン抵抗を低減することが可能な半導体装置を提供する。
【解決手段】半導体装置であるＭＯＳＦＥＴは、導電型がｎ型であるＳｉＣウェハと、ＳｉＣウェハの第１の主表面２０Ａを含むように形成された導電型がｐ型の複数のｐボディ２１と、平面的に見て複数のｐボディ２１のそれぞれに取り囲まれる領域内に形成された導電型がｎ型のｎ＋ソース領域２２とを備えている。ｐボディ２１は、平面的に見て円形形状を有しており、ｎ＋ソース領域２２は、平面的に見てｐボディ２１と同心に配置された円形形状を有している。そして、複数のｐボディ２１は、平面的に見て正六角形の各頂点に位置するように配置されている。
【選択図】図２

Description

本発明は半導体装置に関し、より特定的には、耐圧が安定するとともにオン抵抗を低減することが可能な半導体装置に関するものである。
近年、パワーデバイスなどの半導体装置が使用される装置においては、ますます信頼性の向上や損失の低減などが求められている。これに伴い、たとえばＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ；酸化膜電界効果トランジスタ）、ＪＦＥＴ（Ｊｕｎｃｔｉｏｎ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ；接合型電界効果トランジスタ）、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ；絶縁ゲートバイポーラトランジスタ）などのパワーデバイスに対しては、高耐圧化やオン抵抗の低減などが要求されている。
これに対し、セルの平面形状（すなわちボディ領域や、平面的に見て当該ボディ領域に囲まれるキャリア供給領域などの平面形状）を六角形にするとともに、各セルを六角形の頂点に位置するように配置したＡＣＣＵＦＥＴ（Ａｃｃｕｍｕｌａｔｉｏｎ Ｍｏｄｅ ＦＥＴ）が提案されている。これにより、耐圧の向上を達成することができる（たとえば、特許文献１参照）。
国際公開第０２／４３１５７号パンフレット
しかしながら、平面形状が六角形のセルを採用した場合、半導体装置の製造プロセスにおいてセルの形状を設計どおりに維持することは難しい。特に、六角形の頂点付近においては、製造プロセスの進行とともに、設計形状からの差が大きくなる。その結果、平面形状が六角形のセルを採用した場合、設計上の耐圧と実際の耐圧との間に差が生じ、安定した耐圧が得られないという問題が発生し得る。
また、平面的に見てキャリア供給領域を取り囲むボディ領域は、チャネル領域として機能する。六角形のセルを採用した場合、このチャネル領域の厚みが、キャリア供給領域から見てボディ領域の辺に向かう方向と頂点に向かう方向とで異なっており、頂点に向かう方向において大きくなっている。その結果、当該方向においてはチャネル長が大きくなって抵抗が大きくなるため、実効的には無効なチャネル領域が形成されることとなり、オン抵抗上昇の原因となる。
本発明はこのような問題を解決するためになされたものであり、その目的は、耐圧が安定するとともにオン抵抗を低減することが可能な半導体装置を提供することである。
本発明の一の局面に従った半導体装置は、第１導電型の半導体ウェハと、半導体ウェハの一方の主表面である第１の主表面を含むように形成された第２導電型の複数のボディ領域と、平面的に見て上記複数のボディ領域のそれぞれに取り囲まれる領域内に形成された第１導電型のキャリア供給領域とを備えている。上記ボディ領域は、平面的に見て円形形状を有している。また、上記キャリア供給領域は、平面的に見てボディ領域と同心に配置された円形形状を有している。そして、上記複数のボディ領域は、平面的に見て正六角形の各頂点に位置するように配置されている。
本発明の一の局面に従った半導体装置においては、ボディ領域およびキャリア供給領域の平面形状が、同心の円形形状を有している。すなわち、上記一の局面における半導体装置は、セルの平面形状として円形形状を採用している。そのため、従来の六角形のセルを採用した場合のように、製造プロセスの進行に伴って設計形状からの差が大きくなることが抑制され、耐圧を安定させることができる。
また、セルの平面形状として円形形状を採用することにより、全ての方向においてチャネル長が実質的に統一される。そのため、従来の六角形のセルを採用した場合のような実効的に無効なチャネル領域の形成が抑制され、チャネル幅を実質的に大きくすることができる。ここで、上記一の局面における半導体装置のようにセルの平面形状として円形形状を採用するとともに、セルを正六角形の各頂点に位置するように配置すると、隣り合うボディ領域に挟まれる領域（ボディ間領域）の幅が場所によって異なる。そのため、従来の正六角形形状のセルを採用した場合と同じ耐圧で設計し、逆バイアス時にボディ間領域全体に空乏層を広げるためには、チャネル領域をより広くする必要がある。その結果、順バイアス時におけるボディ間領域の抵抗が大きくなる。しかし、上述のようにチャネル幅を実質的に大きくすることができるため、順バイアス時における単位面積あたりの抵抗、すなわちオン抵抗を全体として低減することが可能である。
以上のように、本発明の一の局面に従った半導体装置によれば、耐圧が安定するとともにオン抵抗を低減することが可能な半導体装置を提供することができる。
ここで、上述のように、上記一の局面における半導体装置においては、ボディ領域およびキャリア供給領域が「円形形状」を有している必要がある。この「円形形状」は、真円形状であることが上記作用効果を得る観点から最も好ましいが、実質的に円形であれば、十分に上記作用効果を得ることができる。より具体的には、平面的に見てボディ領域（またはキャリア供給領域）を内部に含む最小半径の円の半径をＲ、ボディ領域（またはキャリア供給領域）の内部に描き得る最大半径の円の半径をｒとした場合、ｒ／Ｒが０．９以上であれば、十分に上記作用効果を得ることができる。本願では、上記ボディ領域およびキャリア供給領域の平面形状について「円形形状」とは、上記ｒ／Ｒが０．９以上であることをいう。そして、当該ｒ／Ｒは０．９２以上あることが好ましく、０．９８以上であることがより好ましく、１であることが最も好ましい。
本発明の他の局面に従った半導体装置は、第１導電型の半導体ウェハと、半導体ウェハの一方の主表面である第１の主表面を含むように形成された第２導電型の複数のボディ領域と、平面的に見て上記複数のボディ領域のそれぞれに取り囲まれる領域内に形成された第１導電型のキャリア供給領域とを備えている。上記ボディ領域は、平面的に見て頂点数が７以上の正多角形形状を有している。また、キャリア供給領域は、平面的に見て、ボディ領域と重心が一致するように配置されるとともにボディ領域と相似形状を有している。そして、複数のボディ領域は、平面的に見て正六角形の各頂点に位置するように配置されている。
本発明の他の局面に従った半導体装置においては、ボディ領域およびキャリア供給領域の平面形状が、重心が一致する頂点数が７以上の正多角形形状を有している。すなわち、上記他の局面における半導体装置は、セルの平面形状として頂点数が７以上の正多角形形状を採用している。そのため、従来の六角形のセルを採用した場合に比べて各辺がなす角が大きいため、製造プロセスの進行に伴って設計形状からの差が大きくなることが抑制され、耐圧を安定させることができる。
また、セルの平面形状として頂点数が７以上の正多角形形状、つまり従来よりも円形に近い形状を採用することにより、方向によるチャネル長のばらつきが小さくなる。そのため、従来の六角形のセルを採用した場合のような実効的に無効なチャネル領域の形成が抑制され、チャネル幅を実質的に大きくすることができる。なお、セルの平面形状として頂点数が７以上の正多角形形状を採用した場合、上記一の局面における半導体装置のように円形形状を採用した場合と同様にチャネル領域をより広くする必要があるが、チャネル幅を実質的に大きくすることができるため、順バイアス時における単位面積あたりの抵抗、すなわちオン抵抗を全体として低減することが可能である。
以上のように、本発明の他の局面に従った半導体装置によれば、耐圧が安定するとともにオン抵抗を低減することが可能な半導体装置を提供することができる。
上記他の局面における半導体装置においては、上記「正多角形」は頂点数が８以上であることが好ましく、２０以上であることがより好ましい。このように、セルの平面形状を円形に近づけることにより、一層耐圧が安定するとともにオン抵抗を低減することができる。
ここで、上述のように、上記他の局面における半導体装置においては、ボディ領域およびキャリア供給領域が「正多角形形状」を有している必要がある。この「正多角形形状」とは、各辺が端部まで完全に直線であることまでは必要なく、各頂点付近において丸みを有していてもよい。より具体的には、各辺の長さに対して当該辺の両端である頂点から５％以内の領域は、重心から離れる側に凸形状を有する曲線であってもよい。
上記半導体装置においては、上記半導体ウェハはワイドバンドギャップ半導体からなっていてもよい。たとえば半導体装置であるＭＯＳＦＥＴを構成する半導体ウェハの素材としてＳｉＣ（炭化珪素）などのワイドバンドギャップ半導体を採用した場合、ＭＯＳＦＥＴの全抵抗に占めるチャネル抵抗の割合が大きく、上記ボディ間領域の抵抗の割合は小さくなる。そのため、チャネル抵抗の低減が可能な本発明の半導体装置においては、半導体ウェハの素材としてワイドバンドギャップ半導体を採用することが好ましい。ここで、ワイドバンドギャップ半導体とは、Ｓｉ（珪素）よりもバンドギャップが大きい半導体をいい、たとえばＳｉＣ、ＧａＮ（窒化ガリウム）などが挙げられる。
以上の説明から明らかなように、本発明の半導体装置によれば、耐圧が安定するとともにオン抵抗を低減することが可能な半導体装置を提供することができる。
ＭＯＳＦＥＴの構造を示す概略断面図である。 ＭＯＳＦＥＴのセル構造を示す概略平面図である。 ＭＯＳＦＥＴの製造工程を説明するための概略断面図である。 ＭＯＳＦＥＴの製造工程を説明するための概略断面図である。 ＭＯＳＦＥＴの製造工程を説明するための概略平面図である。 ＭＯＳＦＥＴの製造工程を説明するための概略断面図である。 ＭＯＳＦＥＴの製造工程を説明するための概略平面図である。 ＭＯＳＦＥＴの製造工程を説明するための概略断面図である。 ＭＯＳＦＥＴの製造工程を説明するための概略断面図である。 ＭＯＳＦＥＴの製造工程を説明するための概略断面図である。 ＭＯＳＦＥＴの製造工程を説明するための概略断面図である。 ＭＯＳＦＥＴの製造工程を説明するための概略断面図である。 ＭＯＳＦＥＴの製造工程を説明するための概略断面図である。 ＭＯＳＦＥＴの製造工程を説明するための概略断面図である。 実施の形態２におけるＭＯＳＦＥＴのセル構造を示す概略平面図である。 ＪＦＥＴの構造を示す概略断面図である。 ＪＦＥＴのセル構造を示す概略断面図である。 ＪＦＥＴの製造工程を説明するための概略断面図である。 ＪＦＥＴの製造工程を説明するための概略断面図である。 ＪＦＥＴの製造工程を説明するための概略断面図である。 ＪＦＥＴの製造工程を説明するための概略断面図である。 ＪＦＥＴの製造工程を説明するための概略断面図である。 ＪＦＥＴの製造工程を説明するための概略断面図である。 ＪＦＥＴの製造工程を説明するための概略断面図である。 ＪＦＥＴの製造工程を説明するための概略断面図である。 ＪＦＥＴの製造工程を説明するための概略断面図である。 ＪＦＥＴの製造工程を説明するための概略断面図である。 ＪＦＥＴの製造工程を説明するための概略断面図である。
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。
（実施の形態１）
以下、図１および図２を参照して、本発明の一実施の形態である実施の形態１について説明する。なお、図１は、図２の線分Ａ−Ａ’に沿う断面図に相当する。また、図２は、図１の第１の主表面２０Ａを上方側から見た平面図に相当する。
図１を参照して、実施の形態１における半導体装置であるＭＯＳＦＥＴ１は、ワイドバンドギャップ半導体であるＳｉＣからなり、導電型がｎ型（第１導電型）の基板であるｎ＋ＳｉＣ基板１０と、導電型がｎ型（第１導電型）の半導体層としてのｎ−ＳｉＣ層２０と、導電型がｐ型（第２導電型）のボディ領域としてのｐボディ２１と、導電型がｎ型（第１導電型）のキャリア供給領域としてのｎ＋ソース領域２２と、導電型がｐ型（第２導電型）の高濃度第２導電型領域としてのｐ＋領域２３とを備えている。ｎ＋ＳｉＣ基板１０とｎ−ＳｉＣ層２０とは、導電型がｎ型の半導体ウェハであるＳｉＣウェハ１５を構成する。
ｎ＋ＳｉＣ基板１０は、たとえば六方晶ＳｉＣからなり、高濃度のｎ型不純物（導電型がｎ型である不純物）を含んでいる。ｎ−ＳｉＣ層２０は、ｎ＋ＳｉＣ基板１０の一方の主表面上に形成され、ｎ型不純物を含むことにより導電型がｎ型となっている。ｎ−ＳｉＣ層２０に含まれるｎ型不純物は、たとえばＮ（窒素）であり、ｎ＋ＳｉＣ基板１０に含まれるｎ型不純物よりも低い濃度で含まれている。
ｐボディ２１は、ｎ−ＳｉＣ層２０において、ｎ＋ＳｉＣ基板１０側の主表面とは反対側の主表面である第１の主表面２０Ａを含むように形成され、ｐ型不純物（導電型がｐ型である不純物）を含むことにより、導電型がｐ型（第２導電型）となっている。ｐボディ２１に含まれるｐ型不純物は、たとえばアルミニウム（Ａｌ）、硼素（Ｂ）などであり、ｎ＋ＳｉＣ基板１０に含まれるｎ型不純物よりも低い濃度で含まれている。また、図２を参照して、ｐボディ２１は複数個形成されており、当該ｐボディ２１のそれぞれは、平面的に見て円形形状を有している。そして、ｐボディ２１は、平面的に見て正六角形の各頂点に位置するように配置されている。
ｎ＋ソース領域２２は、第１の主表面２０Ａを含み、かつｐボディ２１に取り囲まれるようにｐボディ２１の内部に形成されている。また、ｎ＋ソース領域２２は、ｎ型不純物、たとえばＰ、Ａｓなどをｎ−ＳｉＣ層２０に含まれるｎ型不純物よりも高い濃度で含んでいる。そして、ｎ＋ソース領域２２は、平面的に見てｐボディ２１と同心に配置された円形形状を有しており、ｐボディ２１と同様に正六角形の各頂点に位置するように配置されている。
ｐ＋領域２３は、ｎ＋ソース領域２２の内部に、第１の主表面２０Ａを含むように形成されている。このｐ＋領域２３は、ｐ型不純物、たとえばＡｌ、Ｂなどをｐボディ２１に含まれるｐ型不純物よりも高い濃度で含んでいる。そして、ｐ＋領域２３は、平面的に見てｎ＋ソース領域２２と同心に配置された円形形状を有しており、ｐボディ２１およびｎ＋ソース領域２２と同様に正六角形の各頂点に位置するように配置されている。
さらに、図１を参照して、ＭＯＳＦＥＴ１は、絶縁膜としてのゲート酸化膜３０と、ゲート電極４０と、層間絶縁膜５０と、ソースオーミック電極６０と、ソース配線７０と、ドレインオーミック電極８０とを備えている。
ゲート酸化膜３０は、第１の主表面２０Ａに接触し、ｎ＋ソース領域２２上を覆う領域から、ｐボディ２１上を覆う領域（ｎ＋ソース領域２２が形成されていない領域）およびｎ−ＳｉＣ層２０上を覆う領域（ｐボディ２１が形成されていない領域）にまで延在するように形成されている。ゲート酸化膜３０は、たとえば二酸化珪素（ＳｉＯ２）からなっている。
ゲート電極４０は、ゲート酸化膜３０に接触し、ｎ＋ソース領域２２上を覆う領域から、ｐボディ２１上を覆う領域（ｎ＋ソース領域２２が形成されていない領域）およびｎ−ＳｉＣ層２０上を覆う領域（ｐボディ２１が形成されていない領域）にまで延在するように形成されている。また、ゲート電極４０は、ポリシリコン、Ａｌなどの導電体からなっている。
ソースオーミック電極６０は、第１の主表面２０Ａにおいて、ｎ＋ソース領域２２およびｐ＋領域２３に接触するように形成されている。ソースオーミック電極６０は、たとえばＮｉＳｉ（ニッケルシリサイド）など、ｎ＋ソース領域２２およびｐ＋領域２３とオーミックコンタクト可能な材料からなっている。
ソース配線７０は、第１の主表面２０Ａ上において、ソースオーミック電極６０の上に、ソースオーミック電極６０と接触するように形成されている。ソース配線７０は、Ａｌなどの導電体からなっている。
ドレインオーミック電極８０は、ｎ＋ＳｉＣ基板１０においてｎ−ＳｉＣ層２０が形成される側とは反対側の主表面に接触して形成されている。このドレインオーミック電極８０は、たとえばＮｉＳｉなど、ｎ＋ＳｉＣ基板１０とオーミックコンタクト可能な材料からなっており、ｎ＋ＳｉＣ基板１０と電気的に接続されている。
層間絶縁膜５０は、ゲート酸化膜３０上において、ゲート電極４０を取り囲むように配置されている。また、層間絶縁膜５０は、ＳｉＯ２などの絶縁体からなっている。これにより、ゲート電極４０とソース配線７０とは絶縁されている。
すなわち、実施の形態１における半導体装置としてのＭＯＳＦＥＴ１は、導電型がｎ型であるＳｉＣウェハ１５と、ＳｉＣウェハ１５の第１の主表面２０Ａを含むように形成された導電型がｐ型の複数のｐボディ２１と、平面的に見て複数のｐボディ２１のそれぞれに取り囲まれる領域内に形成された導電型がｎ型のｎ＋ソース領域２２とを備えている。ｐボディ２１は、平面的に見て円形形状を有しており、ｎ＋ソース領域２２は、平面的に見てｐボディ２１と同心に配置された円形形状を有している。そして、複数のｐボディ２１は、平面的に見て正六角形の各頂点に位置するように配置されている。
次に、ＭＯＳＦＥＴ１の動作について説明する。図１を参照して、ゲート電極４０の電圧が閾値以下の状態、すなわちオフ状態では、ゲート酸化膜３０の直下に位置するｐボディ２１とｎ−ＳｉＣ層２０との間が逆バイアスとなり、非導通状態となる。一方、ゲート電極４０に正の電圧を印加していくと、ｐボディ２１のゲート酸化膜３０と接触する付近であるチャネル領域２１Ａにおいて、反転層が形成される。その結果、ｎ＋ソース領域２２とｎ−ＳｉＣ層２０とが電気的に接続され、ソース配線７０とドレインオーミック電極８０との間に電流が流れる。
次に、図１〜図１４を参照して、実施の形態１におけるＭＯＳＦＥＴ１の製造方法について説明する。ここで、図３、図４、図６および図８〜図１４は、図１と同一の断面に対応する断面図である。また、図５および図７は、図２と同様に第１の主表面２０Ａを上方側から見た平面図に相当する。
本実施の形態におけるＭＯＳＦＥＴ１の製造方法では、まず基板を準備する工程が実施される。具体的には、図３を参照して、たとえば六方晶ＳｉＣからなり、ｎ型不純物を含むことにより導電型がｎ型であるｎ＋ＳｉＣ基板１０が準備される。
次に、ｎ−ＳｉＣ層２０を形成する工程が実施される。具体的には、図３を参照して、エピタキシャル成長によりｎ＋ＳｉＣ基板１０上にｎ−ＳｉＣ層２０が形成される。エピタキシャル成長は、たとえば原料ガスとしてＳｉＨ４（シラン）とＣ３Ｈ８（プロパン）との混合ガスを採用して実施することができる。このとき、ｎ型不純物として、たとえば窒素を導入する。これにより、ｎ＋ＳｉＣ基板１０に含まれるｎ型不純物よりも低い濃度のｎ型不純物を含むｎ−ＳｉＣ層２０を形成することができる。
次に、ｎ＋ソース領域２２を形成する工程が実施される。具体的には、図３〜図５を参照して、第１の主表面２０Ａ上に、たとえばＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；化学蒸着法）によりＳｉＯ２からなる酸化膜が、まず形成される。そして、酸化膜上にレジストが塗布された後、露光および現像が行なわれ、所望のｎ＋ソース領域２２の配置および形状に応じた領域に開口を有するレジスト膜が形成される。そして、当該レジスト膜をマスクとして用いて、たとえばＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ；反応性イオンエッチング）により酸化膜が部分的に除去されることにより、ｎ−ＳｉＣ層２０上に開口パターンを有する酸化膜からなるマスク層が形成される。その後、上記レジスト膜を除去した上で、このマスク層をマスクとして用いてｎ−ＳｉＣ層２０にイオン注入を行なうことにより、平面的に見て正六角形の各頂点に位置するように（図５参照）、円形形状を有するｎ＋ソース領域２２がｎ−ＳｉＣ層２０に形成される。ここで、イオン注入においては、たとえばｎ型不純物としてＰを採用することができる。
次に、ｐボディ２１を形成する工程が実施される。このｐボディ２１の形成は、以下のようにセルフアラインプロセスにより実施することができる。具体的には、まず、上記ｎ＋ソース領域２２の形成に用いられた酸化膜からなるマスク層に対して等方エッチングを実施することにより、マスク層が有する開口部を等方的に拡大する。その後、当該マスク層をマスクとして用いてｎ−ＳｉＣ層２０にイオン注入を行なうことにより、図６および図７に示すように、ｎ＋ソース領域２２を取り囲むｐボディ２１が形成される。ここで、イオン注入においては、たとえばｐ型不純物としてＡｌを採用することができる。
次に、ｐ＋領域２３を形成する工程が実施される。この工程では、まず上記ｐボディ２１の形成に用いられたマスク層が除去される。その後、上記ｎ＋ソース領域２２の形成の場合と同様に、ｐ＋領域２３の配置および形状に対応した開口パターンを有する酸化膜からなるマスク層が形成され、当該マスク層をマスクとして用いてｎ−ＳｉＣ層２０にイオン注入を行なう。これにより、ｎ＋ソース領域２２に取り囲まれる領域に、平面的に見て円形形状を有するｐ＋領域２３が形成される。ここで、イオン注入においては、たとえばｐ型不純物としてＡｌを採用することができる。
次に、活性化アニール工程が実施される。具体的には、上記プロセスにおいてイオン注入が実施されたｎ−ＳｉＣ層２０を加熱することにより、導入された不純物を活性化させる。
次に、ゲート酸化膜３０を形成する工程が実施される。この工程では、図８および図９を参照して、上記工程によりイオン注入領域が形成されたｎ−ＳｉＣ層２０が熱酸化される。これにより、二酸化珪素（ＳｉＯ２）からなるゲート酸化膜３０が、第１の主表面２０Ａを覆うように形成される。
次に、ゲート電極４０を形成する工程が実施される。この工程では、図９および図１０を参照して、まず第１の主表面２０Ａ上に、所望のゲート電極４０の形状に対応した開口を有するレジスト膜が形成される。次に、たとえばＣＶＤにより、上記レジスト膜が形成された第１の主表面２０Ａ上にポリシリコン膜が形成される。そして、レジスト膜上のポリシリコン膜がレジスト膜とともに除去されることにより（リフトオフ）、ゲート電極４０が形成される。
次に、層間絶縁膜５０を形成する工程が実施される。この工程では、まず図１１に示すように第１の主表面２０Ａ上を覆うように、たとえばＣＶＤによりＳｉＯ２膜からなる層間絶縁膜５０が形成される。次に、たとえば所望の領域に開口を有するレジスト膜が形成された後、当該レジスト膜をマスクとしてＲＩＥを実施することにより、層間絶縁膜５０に貫通孔が形成される。これにより、図１２に示すように、層間絶縁膜５０を厚み方向に貫通し、ｐ＋領域２３およびｎ＋ソース領域２２を露出させるコンタクトホール５０Ａが形成される。以上の手順により、ゲート電極４０を取り囲む層間絶縁膜５０が完成する。
次に、ソースオーミック電極６０およびドレインオーミック電極８０を形成する工程が実施される。具体的には、まず上記コンタクトホール５０Ａの形成に用いられたレジスト膜を残存させた状態で、第１の主表面２０Ａ上にＮｉ膜を形成する。その後、レジスト膜上のＮｉ膜をレジスト膜とともに除去することにより、層間絶縁膜５０に形成されたコンタクトホール５０Ａから露出するｐ＋領域２３およびｎ＋ソース領域２２に接触するように、Ｎｉ膜が残存する。そして、当該Ｎｉ膜が加熱されてシリサイド化されることにより、ＮｉＳｉからなるソースオーミック電極６０が完成する（図１３参照）。さらに、ｎ＋ＳｉＣ基板１０においてｎ−ＳｉＣ層２０が形成される側とは反対側の主表面上にＮｉ膜が形成された後、当該Ｎｉ膜がシリサイド化されることにより、ＮｉＳｉからなるドレインオーミック電極８０が形成される（図１４参照）。このソースオーミック電極６０の形成とドレインオーミック電極８０の形成は、製造工程簡略化のため、同時に実施されてもよい。
次に、ソース配線７０を形成する工程が実施される。この工程では、図１４および図１を参照して、たとえばソースオーミック電極６０上に接触するようにＡｌ膜を形成することにより、ソース配線７０が形成される。以上のプロセスにより、実施の形態１におけるＭＯＳＦＥＴ１が完成する。
ここで、上述のようにｐボディ２１の形成に用いるマスク層を、ｎ＋ソース領域２２の形成に用いたマスク層に対して等方エッチングを実施することにより作製した場合、ｐボディ２１およびｎ＋ソース領域２２の形状が従来の六角形形状であれば、ｐボディ２１の形成に用いられるマスクの開口部は、頂点付近において丸みを帯びた形状となり、実際に形成されるｐボディ２１の形状とｎ＋ソース領域２２に対して相似形状とすべきｐボディ２１の設計形状との差が大きくなる。その結果、得られるＭＯＳＦＥＴの耐圧を安定させることが難しくなる。
これに対し、上記ＭＯＳＦＥＴ１においては、セルの平面形状として円形形状を採用することにより、ｐボディ２１およびｎ＋ソース領域２２の平面形状が同心の円形形状を有している。そのため、たとえば上述のようにｐボディ２１の形成においてセルフアラインプロセスを採用した場合でも、ｐボディ２１形成時におけるマスクの開口部の形状とｎ＋ソース領域２２形成時におけるマスクの開口部の形状とを、相似形状に近い状態に維持することが容易となる。したがって、実際に形成されるｐボディ２１の形状と、ｎ＋ソース領域２２に対して相似形状とすべきｐボディ２１の設計形状との差を小さくすることができる。その結果、上記ＭＯＳＦＥＴ１は、耐圧の安定したＭＯＳＦＥＴとなっている。
また、上記ＭＯＳＦＥＴ１においては、セルの平面形状として円形形状が採用されているため、全ての方向においてチャネル長（図２においてｎ＋ソース領域２２を取り囲むｐボディ２１の厚み）が実質的に統一されている。そのため、従来の六角形のセルを採用した場合のような実効的に無効なチャネル領域の形成が抑制され、チャネル幅が実質的に大きくなっている。その結果、順バイアス時における単位面積あたりの抵抗、すなわちオン抵抗が低減されている。
以上のように、ＭＯＳＦＥＴ１は、耐圧が安定するとともにオン抵抗が低減された半導体装置となっている。
（実施の形態２）
次に、図１５を参照して、本発明の他の実施の形態である実施の形態２について説明する。なお、図１５は、図１の第１の主表面２０Ａを上方側から見た平面図であり、実施の形態１において説明した図２に相当する。
実施の形態２における半導体装置としてのＭＯＳＦＥＴ１は、基本的には上記実施の形態１におけるＭＯＳＦＥＴ１と同様の構成を有し、同様に製造可能であるとともに同様の効果を奏する。しかし、実施の形態２におけるＭＯＳＦＥＴ１は、ｐボディ２１、ｎ＋ソース領域２２およびｐ＋領域２３の平面形状、すなわちセルの平面形状において実施の形態１とは異なっている。
すなわち、図１５を参照して、実施の形態２におけるＭＯＳＦＥＴ１においては、ｐボディ２１は、平面的に見て正八角形形状を有している。また、ｎ＋ソース領域２２およびｐ＋領域２３は、平面的に見て、ｐボディ２１と重心が一致するように配置されるとともにｐボディ２１と相似形状を有している。
実施の形態２におけるＭＯＳＦＥＴ１では、セルの平面形状として正八角形形状を採用することにより、ｐボディ２１およびｎ＋ソース領域２２の平面形状が共通の重心を有する正八角形形状となっている。そのため、従来の六角形のセルを採用した場合に比べて各辺がなす角が大きくなっており、たとえば実施の形態１の場合と同様にｐボディ２１の形成においてセルフアラインプロセスを採用した場合でも、ｐボディ２１形成時におけるマスクの開口部の形状とｎ＋ソース領域２２形成時におけるマスクの開口部の形状とを、相似形状に近い状態に維持することが容易となる。したがって、実際に形成されるｐボディ２１の形状と、ｎ＋ソース領域２２に対して相似形状とすべきｐボディ２１の設計形状との差を小さくすることができる。その結果、実施の形態２におけるＭＯＳＦＥＴ１は、耐圧の安定したＭＯＳＦＥＴとなっている。
また、上記ＭＯＳＦＥＴ１においては、セルの平面形状として正八角形形状、つまり従来よりも円形に近い形状が採用されているため、方向によるチャネル長のばらつきが小さくなっている。そのため、従来の六角形のセルを採用した場合のような実効的に無効なチャネル領域の形成が抑制され、チャネル幅が実質的に大きくなっている。その結果、順バイアス時における単位面積あたりの抵抗、すなわちオン抵抗が低減されている。
以上のように、実施の形態２におけるＭＯＳＦＥＴ１は、耐圧が安定するとともにオン抵抗が低減された半導体装置となっている。
（実施の形態３）
次に、図１６および図１７を参照して、本発明のさらに他の実施の形態である実施の形態３について説明する。なお、図１６は、図１７の線分Ｂ−Ｂ’に沿う断面図に相当する。また、図１７は、図１６の第１の主表面１２０Ａを含む平面においてＪＦＥＴ２を切断した状態を上方側から見た断面図に相当する。
実施の形態３における半導体装置としてのＪＦＥＴ２は、セルの平面形状および配置において実施の形態１と同様の構成を有しており、同様の効果を奏する。また、各領域に導入される不純物や電極等についても、実施の形態１の場合と同様の元素を採用することができる。
具体的には、実施の形態３におけるＪＦＥＴ２は、ＳｉＣからなり、導電型がｎ型の基板であるｎ＋ＳｉＣ基板１１０と、導電型がｎ型の半導体層としてのｎ−ＳｉＣ層１２０と、導電型がｐ型のボディ領域としてのｐボディ１２１と、導電型がｎ型であるチャネル層１９０と、導電型がｐ型であるゲート領域２００と、導電型がｎ型であるのキャリア供給領域としてのｎ＋ソース領域１２２と、導電型がｐ型の高濃度第２導電型領域としてのｐ＋領域１２３とを備えている。ｎ＋ＳｉＣ基板１１０とｎ−ＳｉＣ層１２０とは、導電型がｎ型の半導体ウェハであるＳｉＣウェハ１１５を構成する。ｎ＋ＳｉＣ基板１１０、ｎ−ＳｉＣ層１２０およびｐボディ１２１は、実施の形態１におけるｎ＋ＳｉＣ基板１０、ｎ−ＳｉＣ層２０およびｐボディ２１に対応し、同様の構成を有している。また、図１７を参照して、ｐボディ１２１は複数個形成されており、当該ｐボディ１２１のそれぞれは、平面的に見て円形形状を有している。そして、ｐボディ１２１は、平面的に見て正六角形の各頂点に位置するように配置されている。
チャネル層１９０は、ｎ−ＳｉＣ層１２０の、ｎ＋ＳｉＣ基板１１０とは反対側の主表面である第１の主表面１２０Ａ上に形成され、ｐボディ１２１が形成されている領域上からｐボディ１２１が形成されていない領域上にまで延在している。また、ゲート領域２００は、チャネル層１９０に接触するようにチャネル層１９０上に延在するように配置されている。
ｎ＋ソース領域１２２は、外周面においてｐボディ１２１、チャネル層１９０およびゲート領域２００に接触する厚みを有するとともに、平面的に見て、ｐボディ１２１と同心に配置された円形形状を有しており、ｐボディ１２１と同様に正六角形の各頂点に位置するように配置されている。
ｐ＋領域１２３は、ｎ＋ソース領域１２２に取り囲まれるように形成されているとともに、平面的に見てｎ＋ソース領域１２２と同心に配置された円形形状を有しており、ｐボディ１２１およびｎ＋ソース領域１２２と同様に正六角形の各頂点に位置するように配置されている。
さらに、図１６を参照して、ＪＦＥＴ２は、ゲート電極１４０と、層間絶縁膜１５０と、ソースオーミック電極１６０と、ソース配線１７０と、ドレインオーミック電極１８０とを備えている。
ゲート電極１４０は、ゲート領域２００に接触し、ゲート領域２００およびチャネル層１９０を挟んでｐボディ１２１に対向する領域から、ｐボディ１２１に対向しない領域に至るように形成されている。
ソースオーミック電極１６０は、ｎ＋ソース領域１２２およびｐ＋領域１２３に接触するように形成されている。また、ソース配線１７０は、ソースオーミック電極１６０の上に、ソースオーミック電極１６０と接触するように形成されている。さらに、ドレインオーミック電極１８０は、ｎ＋ＳｉＣ基板１１０においてｎ−ＳｉＣ層１２０が形成される側とは反対側の主表面に接触して形成されている。
そして、層間絶縁膜１５０は、ゲート電極１４０を取り囲むようにソースオーミック電極１６０およびソース配線１７０とゲート電極１４０との間に配置されている。これにより、ゲート電極１４０とソース配線１７０およびソースオーミック電極１６０とは絶縁されている。
すなわち、実施の形態３における半導体装置としてのＪＦＥＴ２は、導電型がｎ型であるＳｉＣウェハ１１５と、ＳｉＣウェハ１１５の第１の主表面１２０Ａを含むように形成された導電型がｐ型の複数のｐボディ１２１と、平面的に見て複数のｐボディ１２１のそれぞれに取り囲まれる領域内に形成された導電型がｎ型のｎ＋ソース領域１２２とを備えている。ｐボディ１２１は、平面的に見て円形形状を有しており、ｎ＋ソース領域１２２は、平面的に見てｐボディ１２１と同心に配置された円形形状を有している。そして、複数のｐボディ１２１は、平面的に見て正六角形の各頂点に位置するように配置されている。
次に、ＪＦＥＴ２の動作について説明する。ＪＦＥＴの動作の型にはノーマリーオフ型とノーマリーオン型があり、チャネル層１９０の厚みや不純物濃度を調整することにより、いずれかを選択することができる。ここでは、ＪＦＥＴ２がノーマリーオン型である場合について説明する。
図１６を参照して、ゲート電極１４０の電位がソース配線１７０と同電位の状態では、チャネル層１９０においてゲート電極１４０とｐボディ１２１とで挟まれた領域は完全には空乏化されておらず、ソース配線１７０とドレインオーミック電極１８０とは、ソースオーミック電極１６０、ｎ＋ソース領域１２２、チャネル層１９０、ｎ−ＳｉＣ層１２０およびｎ＋ＳｉＣ基板１１０を介して電気的に接続された状態となっている。そのため、ソース配線１７０とドレインオーミック電極１８０との間に電圧が印加されることにより、ソース配線１７０とドレインオーミック電極１８０との間に電流が流れる。
一方、ソース配線１７０に対してゲート電極１４０の電位を低くしていくと、チャネル層１９０においてゲート電極１４０とｐボディ１２１とで挟まれた領域の空乏化が進行し、ｎ＋ソース領域１２２とｎ−ＳｉＣ層１２０との間が電気的に遮断された状態となる。そのため、ソース配線１７０とドレインオーミック電極１８０との間に電圧が印加されても電流が流れない状態となる。
次に、図１６〜図２８を参照して、実施の形態３におけるＪＦＥＴ２の製造方法について説明する。なお、図１８〜図２８は、図１６と同一の断面に対応する断面図である。
本実施の形態におけるＪＦＥＴ２の製造方法では、まずｎ＋ＳｉＣ基板１１０を準備する工程とｎ−ＳｉＣ層１２０を形成する工程とが実施される。これらの工程は、実施の形態１の場合と同様に実施することができる。これにより、図１８に示すようにｎ＋ＳｉＣ基板１１０上にｎ−ＳｉＣ層１２０が形成されたＳｉＣウェハ１１５が完成する。
次に、ｐボディ１２１を形成する工程が実施される。この工程では、まず所望のｐボディ１２１の形状に対応する開口を有する酸化膜からなるマスク層が形成される。そして、当該マスク層をマスクとして用いてイオン注入が実施されることにより、図１９に示すように円形の平面形状を有するｐボディ１２１が形成される。
次に、チャネル層１９０を形成する工程が実施される。具体的には、図２０を参照して、ｎ型不純物を含むチャネル層１９０が、たとえばエピタキシャル成長により第１の主表面１２０Ａ上に形成される。
次に、ｎ＋ソース領域１２２を形成する工程およびｐ＋領域１２３を形成する工程が実施される。具体的には、図２０および図２１を参照して、まず、チャネル層１９０の一部がエッチングにより除去される。これにより、円形形状を有するｐボディ１２１の中央部がチャネル層１９０から露出する。次に、図２１および図２２を参照して、上記ｐボディ１２１の場合と同様に、ｎ＋ソース領域１２２およびｐ＋領域１２３のそれぞれに応じた開口を有するマスク層の形成と、イオン注入とが順次実施されることにより、ｎ＋ソース領域１２２およびｐ＋領域１２３が形成される。
次に、ゲート領域２００を形成する工程が実施される。この工程では、図２３を参照して、上記ｎ＋ソース領域１２２を形成する工程およびｐ＋領域１２３においてイオン注入が実施されることなく残存したチャネル層１９０に応じた開口を有するマスク層が形成され、これをマスクとして用いてイオン注入が実施される。これにより、ｐ型不純物が導入された領域であるゲート領域２００が形成される。
次に、活性化アニール工程が実施される。この工程では、上記プロセスにおいてイオン注入が実施された領域が加熱されることにより、導入された不純物が活性化する。
次に、ゲート電極４０を形成する工程が実施される。この工程では、図２３および図２４を参照して、まず所望のゲート電極１４０の形状に対応した開口を有するレジスト膜が形成された後、たとえばＣＶＤによりポリシリコン膜が形成される。その後、レジスト膜上のポリシリコン膜がレジスト膜とともに除去されることにより、ゲート電極１４０が形成される。
次に、層間絶縁膜１５０を形成する工程が実施される。この工程では、まず図２５に示すように第１の主表面１２０Ａ上の領域全体を覆うように、たとえばＳｉＯ２膜からなる層間絶縁膜１５０が形成される。次に、所望の領域に開口を有するレジスト膜が形成された後、当該レジスト膜をマスクとしてＲＩＥを実施することにより、層間絶縁膜１５０に貫通孔が形成される。これにより、図２６に示すように、層間絶縁膜１５０を厚み方向に貫通し、ｐ＋領域１２３およびｎ＋ソース領域１２２を露出させるコンタクトホール１５０Ａが形成される。以上の手順により、ゲート電極１４０を取り囲む層間絶縁膜１５０が完成する。
次に、ソースオーミック電極１６０およびドレインオーミック電極１８０を形成する工程が実施される。具体的には、まず上記コンタクトホール１５０Ａの形成に用いられたレジスト膜を残存させた状態で、第１の主表面１２０Ａ上にＮｉ膜を形成する。その後、レジスト膜上のＮｉ膜をレジスト膜とともに除去することにより、層間絶縁膜１５０に形成されたコンタクトホール１５０Ａから露出するｐ＋領域１２３およびｎ＋ソース領域１２２に接触するように、Ｎｉ膜が残存する。そして、当該Ｎｉ膜が加熱されてシリサイド化されることにより、図２７に示すようにＮｉＳｉからなるソースオーミック電極１６０が完成する。さらに、ｎ＋ＳｉＣ基板１１０においてｎ−ＳｉＣ層１２０が形成される側とは反対側の主表面上にＮｉ膜が形成された後、当該Ｎｉ膜がシリサイド化されることにより、図２８に示すようにＮｉＳｉからなるドレインオーミック電極１８０が形成される。このソースオーミック電極１６０の形成とドレインオーミック電極１８０の形成は、製造工程簡略化のため、同時に実施されてもよい。
次に、ソース配線１７０を形成する工程が実施される。この工程では、図２８および図１６を参照して、ソースオーミック電極１６０上に接触するように、たとえばＡｌ膜を形成することにより、ソース配線１７０が形成される。以上のプロセスにより、実施の形態３におけるＪＦＥＴ２が完成する。
本実施の形態におけるＪＦＥＴ２においては、実施の形態１におけるＭＯＳＦＥＴ１の場合と同様に、セルの平面形状として円形形状が採用されている。そのため、ＪＦＥＴ２は、耐圧が安定するとともにオン抵抗が低減された半導体装置となっている。
なお、上記実施の形態３においては、セルの平面形状として円形形状が採用される場合について説明したが、円形形状に代えて頂点数が７以上の正多角形形状、たとえば実施の形態２と同様の正八角形形状が採用されてもよいし、さらに頂点数の多い多角形形状、たとえば頂点数が２０以上の正多角形形状が採用されてもよい。
また、上記実施の形態においては、本発明の半導体装置の一例として、ＭＯＳＦＥＴおよびＪＦＥＴについて説明したが、本発明の半導体装置はこれに限られず、たとえばＩＧＢＴであってもよい。さらに、上記実施の形態においては、本発明の半導体装置として基板および半導体層がＳｉＣからなる場合について説明したが、本発明の半導体装置はこれに限られない。本発明の半導体装置における基板および半導体層の素材としては、Ｓｉを採用してもよいし、ＧａＮ（窒化ガリウム）などのワイドバンドギャップ半導体を採用してもよい。
今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
本発明の半導体装置は、耐圧の安定やオン抵抗の低減が求められる半導体装置に、特に有利に適用され得る。
１ ＭＯＳＦＥＴ、２ ＪＦＥＴ、１０，１１０ ｎ＋ＳｉＣ基板、１５，１１５ ＳｉＣウェハ、２０，１２０ ｎ−ＳｉＣ層、２０Ａ，１２０Ａ 第１の主表面、２１，１２１ ｐボディ、２１Ａ チャネル領域、２２，１２２ ｎ＋ソース領域、２３，１２３ ｐ＋領域、３０ ゲート酸化膜、４０，１４０ ゲート電極、５０，１５０ 層間絶縁膜、５０Ａ，１５０Ａ コンタクトホール、６０，１６０ ソースオーミック電極、７０，１７０ ソース配線、８０，１８０ ドレインオーミック電極、１９０ チャネル層、２００ ゲート領域。

Claims (3)

  1. 第１導電型の半導体ウェハと、
    前記半導体ウェハの一方の主表面である第１の主表面を含むように形成された第２導電型の複数のボディ領域と、
    平面的に見て前記複数のボディ領域のそれぞれに取り囲まれる領域内に形成された第１導電型のキャリア供給領域とを備え、
    前記ボディ領域は、平面的に見て円形形状を有しており、
    前記キャリア供給領域は、平面的に見て前記ボディ領域と同心に配置された円形形状を有しており、
    前記複数のボディ領域は、平面的に見て正六角形の各頂点に位置するように配置されている、半導体装置。
  2. 第１導電型の半導体ウェハと、
    前記半導体ウェハの一方の主表面である第１の主表面を含むように形成された第２導電型の複数のボディ領域と、
    平面的に見て前記複数のボディ領域のそれぞれに取り囲まれる領域内に形成された第１導電型のキャリア供給領域とを備え、
    前記ボディ領域は、平面的に見て頂点数が７以上の正多角形形状を有しており、
    前記キャリア供給領域は、平面的に見て、前記ボディ領域と重心が一致するように配置されるとともに前記ボディ領域と相似形状を有しており、
    前記複数のボディ領域は、平面的に見て正六角形の各頂点に位置するように配置されている、半導体装置。
  3. 前記半導体ウェハはワイドバンドギャップ半導体からなっている、請求項１または２に記載の半導体装置。
JP2009189152A 2009-08-18 2009-08-18 半導体装置 Pending JP2011040675A (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2009189152A JP2011040675A (ja) 2009-08-18 2009-08-18 半導体装置
KR1020117006206A KR20120040682A (ko) 2009-08-18 2010-05-12 반도체 장치
PCT/JP2010/058019 WO2011021413A1 (ja) 2009-08-18 2010-05-12 半導体装置
EP10809759.3A EP2469600A4 (en) 2009-08-18 2010-05-12 SEMICONDUCTOR COMPONENT
CA2738680A CA2738680A1 (en) 2009-08-18 2010-05-12 Semiconductor device
US13/121,122 US8648349B2 (en) 2009-08-18 2010-05-12 Semiconductor device
CN2010800027610A CN102165595A (zh) 2009-08-18 2010-05-12 半导体器件
TW099115960A TW201133825A (en) 2009-08-18 2010-05-19 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009189152A JP2011040675A (ja) 2009-08-18 2009-08-18 半導体装置

Publications (1)

Publication Number Publication Date
JP2011040675A true JP2011040675A (ja) 2011-02-24

Family

ID=43606871

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009189152A Pending JP2011040675A (ja) 2009-08-18 2009-08-18 半導体装置

Country Status (8)

Country Link
US (1) US8648349B2 (ja)
EP (1) EP2469600A4 (ja)
JP (1) JP2011040675A (ja)
KR (1) KR20120040682A (ja)
CN (1) CN102165595A (ja)
CA (1) CA2738680A1 (ja)
TW (1) TW201133825A (ja)
WO (1) WO2011021413A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018018849A (ja) * 2016-07-25 2018-02-01 株式会社日立製作所 半導体装置およびその製造方法

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9224496B2 (en) 2010-08-11 2015-12-29 Shine C. Chung Circuit and system of aggregated area anti-fuse in CMOS processes
US9460807B2 (en) 2010-08-20 2016-10-04 Shine C. Chung One-time programmable memory devices using FinFET technology
US8488359B2 (en) 2010-08-20 2013-07-16 Shine C. Chung Circuit and system of using junction diode as program selector for one-time programmable devices
US9496033B2 (en) 2010-08-20 2016-11-15 Attopsemi Technology Co., Ltd Method and system of programmable resistive devices with read capability using a low supply voltage
US9042153B2 (en) 2010-08-20 2015-05-26 Shine C. Chung Programmable resistive memory unit with multiple cells to improve yield and reliability
US9019742B2 (en) 2010-08-20 2015-04-28 Shine C. Chung Multiple-state one-time programmable (OTP) memory to function as multi-time programmable (MTP) memory
US9818478B2 (en) 2012-12-07 2017-11-14 Attopsemi Technology Co., Ltd Programmable resistive device and memory using diode as selector
US9070437B2 (en) 2010-08-20 2015-06-30 Shine C. Chung Circuit and system of using junction diode as program selector for one-time programmable devices with heat sink
US10249379B2 (en) 2010-08-20 2019-04-02 Attopsemi Technology Co., Ltd One-time programmable devices having program selector for electrical fuses with extended area
US9251893B2 (en) 2010-08-20 2016-02-02 Shine C. Chung Multiple-bit programmable resistive memory using diode as program selector
US10916317B2 (en) 2010-08-20 2021-02-09 Attopsemi Technology Co., Ltd Programmable resistance memory on thin film transistor technology
US9236141B2 (en) 2010-08-20 2016-01-12 Shine C. Chung Circuit and system of using junction diode of MOS as program selector for programmable resistive devices
US9025357B2 (en) 2010-08-20 2015-05-05 Shine C. Chung Programmable resistive memory unit with data and reference cells
US10923204B2 (en) 2010-08-20 2021-02-16 Attopsemi Technology Co., Ltd Fully testible OTP memory
US9431127B2 (en) 2010-08-20 2016-08-30 Shine C. Chung Circuit and system of using junction diode as program selector for metal fuses for one-time programmable devices
US9349773B2 (en) 2010-08-20 2016-05-24 Shine C. Chung Memory devices using a plurality of diodes as program selectors for memory cells
US9824768B2 (en) 2015-03-22 2017-11-21 Attopsemi Technology Co., Ltd Integrated OTP memory for providing MTP memory
US10229746B2 (en) 2010-08-20 2019-03-12 Attopsemi Technology Co., Ltd OTP memory with high data security
US9711237B2 (en) 2010-08-20 2017-07-18 Attopsemi Technology Co., Ltd. Method and structure for reliable electrical fuse programming
US9076513B2 (en) 2010-11-03 2015-07-07 Shine C. Chung Low-pin-count non-volatile memory interface with soft programming capability
US9019791B2 (en) 2010-11-03 2015-04-28 Shine C. Chung Low-pin-count non-volatile memory interface for 3D IC
US8988965B2 (en) 2010-11-03 2015-03-24 Shine C. Chung Low-pin-count non-volatile memory interface
US9496265B2 (en) 2010-12-08 2016-11-15 Attopsemi Technology Co., Ltd Circuit and system of a high density anti-fuse
US8848423B2 (en) 2011-02-14 2014-09-30 Shine C. Chung Circuit and system of using FinFET for building programmable resistive devices
US10192615B2 (en) 2011-02-14 2019-01-29 Attopsemi Technology Co., Ltd One-time programmable devices having a semiconductor fin structure with a divided active region
US10586832B2 (en) 2011-02-14 2020-03-10 Attopsemi Technology Co., Ltd One-time programmable devices using gate-all-around structures
JP5733623B2 (ja) * 2011-06-10 2015-06-10 国立大学法人九州大学 半導体装置の製造方法
US9136261B2 (en) 2011-11-15 2015-09-15 Shine C. Chung Structures and techniques for using mesh-structure diodes for electro-static discharge (ESD) protection
US9324849B2 (en) 2011-11-15 2016-04-26 Shine C. Chung Structures and techniques for using semiconductor body to construct SCR, DIAC, or TRIAC
US8912576B2 (en) * 2011-11-15 2014-12-16 Shine C. Chung Structures and techniques for using semiconductor body to construct bipolar junction transistors
US9007804B2 (en) 2012-02-06 2015-04-14 Shine C. Chung Circuit and system of protective mechanisms for programmable resistive memories
US9076526B2 (en) 2012-09-10 2015-07-07 Shine C. Chung OTP memories functioning as an MTP memory
US9183897B2 (en) 2012-09-30 2015-11-10 Shine C. Chung Circuits and methods of a self-timed high speed SRAM
US9324447B2 (en) 2012-11-20 2016-04-26 Shine C. Chung Circuit and system for concurrently programming multiple bits of OTP memory devices
MY168468A (en) 2012-11-26 2018-11-09 D3 Semiconductor LLC Device architecture and method for improved packing of vertical field effect devices
US9412473B2 (en) 2014-06-16 2016-08-09 Shine C. Chung System and method of a novel redundancy scheme for OTP
US10535413B2 (en) 2017-04-14 2020-01-14 Attopsemi Technology Co., Ltd Low power read operation for programmable resistive memories
US10726914B2 (en) 2017-04-14 2020-07-28 Attopsemi Technology Co. Ltd Programmable resistive memories with low power read operation and novel sensing scheme
US11615859B2 (en) 2017-04-14 2023-03-28 Attopsemi Technology Co., Ltd One-time programmable memories with ultra-low power read operation and novel sensing scheme
US11062786B2 (en) 2017-04-14 2021-07-13 Attopsemi Technology Co., Ltd One-time programmable memories with low power read operation and novel sensing scheme
US10770160B2 (en) 2017-11-30 2020-09-08 Attopsemi Technology Co., Ltd Programmable resistive memory formed by bit slices from a standard cell library
US12483429B2 (en) 2021-06-01 2025-11-25 Attopsemi Technology Co., Ltd Physically unclonable function produced using OTP memory
CN116759464B (zh) * 2023-08-15 2023-11-28 苏州华太电子技术股份有限公司 一种横向SiC-JFET器件及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6180859A (ja) * 1984-09-28 1986-04-24 Hitachi Ltd パワ−ｍｏｓｆｅｔ
JPH02102580A (ja) * 1988-10-11 1990-04-16 Nec Corp 電界効果トランジスタ
JPH02178975A (ja) * 1988-12-29 1990-07-11 Fuji Electric Co Ltd Ｍｏｓ型半導体装置
JPH11204781A (ja) * 1998-01-07 1999-07-30 Nec Yamagata Ltd 半導体装置
JP2000077662A (ja) * 1998-09-02 2000-03-14 Hitachi Ltd 半導体スイッチング素子

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6010677A (ja) * 1983-06-30 1985-01-19 Nissan Motor Co Ltd 縦型ｍｏｓトランジスタ
JP3158973B2 (ja) * 1995-07-20 2001-04-23 富士電機株式会社 炭化けい素縦型ｆｅｔ
JP3230504B2 (ja) * 1998-12-11 2001-11-19 日本電気株式会社 Ｍｉｓ型半導体装置及びその製造方法
JP3773489B2 (ja) 2000-11-21 2006-05-10 松下電器産業株式会社 半導体装置およびその製造方法
US6724044B2 (en) * 2002-05-10 2004-04-20 General Semiconductor, Inc. MOSFET device having geometry that permits frequent body contact
JP4996848B2 (ja) * 2005-11-30 2012-08-08 株式会社東芝 半導体装置
US7772621B2 (en) * 2007-09-20 2010-08-10 Infineon Technologies Austria Ag Semiconductor device with structured current spread region and method
JP4800286B2 (ja) * 2007-10-16 2011-10-26 Ｏｋｉセミコンダクタ株式会社 半導体装置とその製造方法
JP5157843B2 (ja) * 2007-12-04 2013-03-06 住友電気工業株式会社 炭化ケイ素半導体装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6180859A (ja) * 1984-09-28 1986-04-24 Hitachi Ltd パワ−ｍｏｓｆｅｔ
JPH02102580A (ja) * 1988-10-11 1990-04-16 Nec Corp 電界効果トランジスタ
JPH02178975A (ja) * 1988-12-29 1990-07-11 Fuji Electric Co Ltd Ｍｏｓ型半導体装置
JPH11204781A (ja) * 1998-01-07 1999-07-30 Nec Yamagata Ltd 半導体装置
JP2000077662A (ja) * 1998-09-02 2000-03-14 Hitachi Ltd 半導体スイッチング素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018018849A (ja) * 2016-07-25 2018-02-01 株式会社日立製作所 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US8648349B2 (en) 2014-02-11
CA2738680A1 (en) 2011-02-24
CN102165595A (zh) 2011-08-24
WO2011021413A1 (ja) 2011-02-24
KR20120040682A (ko) 2012-04-27
TW201133825A (en) 2011-10-01
EP2469600A4 (en) 2014-05-07
EP2469600A1 (en) 2012-06-27
US20110180812A1 (en) 2011-07-28

Similar Documents

Publication Publication Date Title
JP2011040675A (ja) 半導体装置
JP6759563B2 (ja) 半導体装置および半導体装置の製造方法
JP6140823B2 (ja) 炭化珪素半導体装置
JP6911486B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP7087280B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN101834203A (zh) 半导体装置及半导体装置的制造方法
JP2011023675A (ja) 半導体装置及びその製造方法
US8643065B2 (en) Semiconductor device and method for manufacturing the same
JP2018110164A (ja) 半導体装置
JP2012164707A (ja) 半導体装置およびその製造方法
JP5985105B2 (ja) 半導体装置
JP2018046163A (ja) 半導体装置および半導体装置の製造方法
JP2011035322A (ja) 半導体装置およびその製造方法
JP6862782B2 (ja) 半導体装置および半導体装置の製造方法
TW201611286A (zh) 半導體裝置及其製造方法
WO2015076020A1 (ja) 半導体装置
JP6651801B2 (ja) 半導体装置および半導体装置の製造方法
JP2009194164A (ja) 絶縁ゲート型電界効果トランジスタおよびその製造方法
JP4948784B2 (ja) 半導体装置及びその製造方法
JP4972293B2 (ja) 半導体装置およびその製造方法
JP7074173B2 (ja) 半導体装置および半導体装置の製造方法
JP5439727B2 (ja) 半導体装置
JP2009194165A (ja) 半導体装置およびその製造方法
JP2008210899A (ja) 半導体装置及びその製造方法
JP5439856B2 (ja) 絶縁ゲート型電界効果トランジスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131022

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140304