TWI469311B - 聯合封裝的功率半導體元件 - Google Patents

Description

聯合封裝的功率半導體元件

本發明涉及一種功率半導體元件，特別是有關於一種將多個晶片等元器件聯合封裝在同一個功率半導體元件中的結構。

目前，典型的功率半導體元件中，通常將MOSFET晶片(金屬氧化物半導體場效電晶體)和控制晶片聯合封裝在同一個封裝體內，以減少週邊元件數量，同時提高電源等的利用效率。

對於DMOSFET(雙擴散金屬氧化物半導體場效電晶體)晶片來說，如果能將其設置在晶片上表面的源極與導線架的晶片基座連接，就能使該晶片基座的底面外露作為地極和散熱之用。

上述封裝結構的實現，需要將晶片翻轉後安裝在晶片基座上，這將面臨如下的一些問題：例如，如何使導線架外露的晶片基座具有盡可能大而簡單的外形，並使晶片源極與該晶片基座能有最大的連接，以獲取更好的散熱性能；如何在翻轉並安裝晶片至晶片基座時，使晶片上表面設置的閘極與該控制晶片之間具有可靠的電氣連接。

然而，圖1所示的現有一種具體的半導體元件，其是對應圖2的電路原理設置的，包含有P型高端MOSFET(HS)、N型低端MOSFET(LS)以及控制晶片，三者在導線架的同一個平面上安裝。那麼封 裝體的安裝空間很大程度上限制了該高端MOSFET、低端MOSFET以及控制晶片的尺寸，這對功率半導體元件的性能提高具有很大的影響。

而且，上述平面佈置的封裝結構中，如低端MOSFET等晶片上表面的電極，通過導線鍵合直接與其他晶片連接，或由導線連接至引腳後，再與連接至同一引腳的其他晶片或外部元器件連接。因此，該種封裝結構很難實現將晶片翻轉安裝，使其上表面的源極與晶片基座連接，也就無法獲得上述外露晶片基座作為地極和幫助散熱的效果。

本發明的目的是提供一種聯合封裝的功率半導體元件，能夠將多個半導體晶片立體封裝在同一個封裝體中，以減小半導體元件的整體尺寸；並能夠在同樣大小的封裝體內增大晶片的尺寸，來有效提高半導體元件的產品性能。進一步使翻轉設置的底層晶片的頂部源極能夠與晶片基座連接，將該晶片基座的底面最大面積外露後連接地極並幫助散熱。

為了達到上述目的，本發明的技術手段是提供一種聯合封裝的功率半導體元件，包含：分別具有底部汲極、頂部閘極和頂部源極的高端MOSFET晶片和低端MOSFET晶片；導線架，其設置有晶片基座，以及與晶片基座分隔且無電性連接的若干引腳；該低端MOSFET晶片翻轉黏接在該晶片基座上，使其頂部源極與該 晶片基座的頂面形成電性連接；該頂部源極，還通過與該晶片基座封裝後外露的底面電極電性連接，並進行散熱；第一金屬連接板，堆疊黏接在該低端MOSFET晶片的底部汲極上；該高端MOSFET晶片直接堆疊或翻轉後堆疊黏接在該第一金屬連接板上，使高端MOSFET晶片的底部汲極或者翻轉後的頂部源極，通過該第一金屬連接板與該低端MOSFET晶片的底部汲極形成電性連接；第二金屬連接板，堆疊黏接並電性連接在該高端MOSFET晶片的頂部源極，或翻轉後的該底部汲極上；控制晶片，也設置在該晶片基座上，其設置的若干電極，分別與該若干引腳之間，以及與該高端和低端的MOSFET晶片的該電極之間，對應形成電性連接。

一種較佳實施例中，該若干引腳包含低端閘極引腳，其設置有引出部分及內聯部分；對應該內聯部分的位置，在該晶片基座上開設有一相匹配的缺口，使該低端閘極引腳在該缺口內，與該晶片基座之間形成相互分離的對應設置；翻轉設置的該低端MOSFET晶片，其頂部閘極黏接在該內聯部分上，與該低端閘極引腳形成電性連接。

該低端閘極引腳的內聯部分，由底面向上設置有一半腐蝕區；該半腐蝕區在封裝時被塑封材料填充。

在與該內聯部分相對應的晶片基座側邊，由底面向上也設置有半 腐蝕區；該半腐蝕區，其寬度與該內聯部分的寬度相匹配，並在封裝時被塑封材料填充。

該控制晶片通過連接導線鍵合，形成與該低端閘極引腳的引出部分的電性連接。

另一種較佳實施例中，該聯合封裝的功率半導體元件還包含第二中間聯結件；翻轉安裝的該低端MOSFET晶片，其頂部閘極與該第二中間聯結件的導電的上表面對應黏接並形成電性連接，該第二中間聯結件，其下表面黏接在該晶片基座上，並與該晶片基座相絕緣。

該低端MOSFET晶片，其頂部源極通過加厚的導電黏接膠，電性連接在該晶片基座上；該加厚的導電黏接膠的厚度，與該晶片基座上設置第二中間聯結件及其上下方的黏接膠後的厚度相匹配。

該實施例的一種改進結構中，對應該低端MOSFET晶片的頂部閘極位置，在該晶片基座的頂面上形成有第二凹槽；該第二中間聯結件，對應黏接在相匹配的該第二凹槽內，並在其周邊與該晶片基座分離且相絕緣。

該第二中間聯結件是一導電金屬片，其下表面通過絕緣的黏接膠，固定貼附在該晶片基座上或該第二凹槽內。

或者，該第二中間聯結件設置有導電的金屬上層和絕緣體下層； 該絕緣體下層的底面通過導電或不導電的黏接膠，固定貼附在該晶片基座上或該第二凹槽內。

該控制晶片與該第二中間聯結件的上表面電性連接，以形成其與翻轉安裝的該低端MOSFET晶片的頂部閘極的電性連接。

還有一種較佳實施例，該控制晶片，其底面絕緣黏接在該晶片基座上；翻轉安裝的該低端MOSFET晶片，覆蓋在該控制晶片頂面的一部分；該被覆蓋頂面上的其中一些電極，與該低端MOSFET晶片的頂部閘極和一部分頂部源極直接黏接，形成電性連接。

該低端MOSFET晶片的其餘頂部源極，通過加厚的導電黏接膠，電性連接在該晶片基座上；該加厚的導電黏接膠的厚度，與該晶片基座上設置控制晶片及其上下方的黏接膠後的厚度相匹配。

該實施例的一種改進結構中，該晶片基座的頂面形成有晶片凹槽；該控制晶片對應黏接在相匹配的該晶片凹槽內，並在其周邊與該晶片基座相分離且相絕緣。

另外，該聯合封裝的功率半導體元件，還包含第一中間聯結件；翻轉安裝的該高端MOSFET晶片，其頂部閘極與該第一中間聯結件的導電的上表面對應黏接並形成電性連接；該第一中間聯結件，其下表面黏接在該第一金屬連接板上，並與 該第一金屬連接板相絕緣。

該高端MOSFET晶片，其頂部源極通過加厚的導電黏接膠，電性連接在該第一金屬連接板上；該加厚的導電黏接膠的厚度，與該第一金屬連接板上設置第一中間聯結件及其上下方的黏接膠後的厚度相匹配。

該實施例的一種改進結構中，對應該高端MOSFET晶片的頂部閘極位置，在該第一金屬連接板的頂面上形成有第一凹槽；該第一中間聯結件，對應黏接在相匹配的該第一凹槽內，並在其周邊與該第一金屬連接板分離且相絕緣。

該第一中間聯結件是一導電金屬片，其下表面通過絕緣的黏接膠，固定貼附在該第一金屬連接板上或該第一凹槽內。

或者，該第一中間聯結件設置有導電的金屬上層和絕緣體下層；該絕緣體下層的底面通過導電或不導電的黏接膠，固定貼附在該第一金屬連接板上或該第一凹槽內。

該控制晶片與該第一中間聯結件的上表面電性連接，以形成其與翻轉安裝的該高端MOSFET晶片的頂部閘極的電性連接。

該高端MOSFET晶片的頂部源極及頂部閘極，或者翻轉安裝的該高端MOSFET晶片的底部汲極，分別與該控制晶片通過連接導線鍵合形成電性連接。

該若干引腳包含開關引腳，其與該第一金屬連接板電性連接；該控制晶片，與該開關引腳通過連接導線鍵合，形成其與該第一金屬連接板的電性連接。

該若干引腳包含高端源極引腳；高端MOSFET晶片的頂部源極，通過該第二金屬連接板，與該高端源極引腳形成電性連接。

該若干引腳包含高端汲極引腳；翻轉安裝的該高端MOSFET晶片的底部汲極，通過該第二金屬連接板與所述高端汲極引腳形成電性連接。

本發明該聯合封裝的功率半導體元件，其優點在於：本發明由於在晶片基座上依次向上堆疊設置了低端MOSFET晶片、第一金屬連接板、高端MOSFET晶片和第二金屬連接板，實現了該些半導體晶片在同一封裝體中的立體封裝，減小了功率半導體元件的整體尺寸。

在上述一些較佳的實施例中，分別描述了在第一金屬連接板的頂面上，和/或晶片基座的頂面上，分別開設有第一、第二凹槽的結構，使第一、第二中間聯結件能夠絕緣設置在對應凹槽內，分別將翻轉安裝的高端和低端MOSFET晶片的頂部閘極引出，繼而通過連接導線鍵合實現與其他晶片或元器件的電性連接。

在另一些較佳實施例中，還描述了在晶片基座的頂面開設晶片凹槽的結構，其與上述第二凹槽的結構可同時或分別設置。絕緣固定在該晶片凹槽內的控制晶片，與其上方的低端MOSFET晶片的頂部源極、頂部閘極可直接對應電性黏接，節省連接導線，也簡化了封裝技術。而且，該結構將控制晶片也進行了立體封裝，進一步減小了功率半導體元件的整體厚度。

本發明所述翻轉安裝的低端MOSFET晶片，其至少一部分頂部源極，與晶片基座電性連接，並通過該晶片基座外露的底面與地極連 接的同時，有效進行散熱。

在一些實施例中，還可以在該低端閘極引腳的內聯部分，以及晶片基座上與之對應的側邊，從底面向上分別設置半腐蝕區；該半腐蝕區在封裝時被塑封材料填充，增加元件的連接強度同時，還能夠使該晶片基座的外露底面結構簡單美觀。

本發明上述使多個晶片堆疊設置，且使晶片基座底面外露的面積盡可能大的實施結構，可以方便地擴展至其他多個半導體晶片、控制器等其他各種元器件的立體封裝，形成各種半導體元件。相比現有半導體元件的封裝結構，本發明在同樣大的導線架上可充分擴展各晶片的尺寸，有效提高半導體元件的產品性能。

HS(P型)‧‧‧高端P型MOSFET晶片

HS(N型)‧‧‧高端N型MOSFET晶片

LS(N型)‧‧‧低端N型MOSFET晶片

G1‧‧‧高端P型MOSFET晶片的閘極

G2‧‧‧低端N型MOSFET晶片的閘極

G3‧‧‧高端N型MOSFET晶片的閘極

S1‧‧‧高端P型MOSFET晶片的源極

S2‧‧‧低端N型MOSFET晶片的源極

S3‧‧‧高端N型MOSFET晶片的源極

D1‧‧‧高端P型MOSFET晶片的汲極

D2‧‧‧低端N型MOSFET晶片的汲極

D3‧‧‧高端N型MOSFET晶片的汲極

Vin‧‧‧電源接入端

Gnd‧‧‧接地端

Lx‧‧‧開關端

IC控制晶片‧‧‧IC控制晶片

20‧‧‧低端MOSFET晶片

21‧‧‧低端MOSFET晶片頂部閘極

22‧‧‧低端MOSFET晶片頂部源極

23‧‧‧低端MOSFET晶片底部汲極

30‧‧‧高端MOSFET晶片

31‧‧‧高端MOSFET晶片頂部閘極

32‧‧‧高端MOSFET晶片頂部源極

33‧‧‧高端MOSFET晶片底部汲極

40‧‧‧控制晶片

51‧‧‧第一金屬連接板

511‧‧‧第一凹槽

52‧‧‧第二金屬連接板

61‧‧‧第一中間聯結件

62‧‧‧第二中間聯結件

71‧‧‧低端閘極引腳

711‧‧‧內聯部分

712‧‧‧引出部分

713、104‧‧‧半腐蝕區

72‧‧‧高端源極引腳

73‧‧‧高端汲極引腳

74‧‧‧開關引腳

75‧‧‧控制引腳

80‧‧‧連接導線

91‧‧‧導電型的黏接膠

92‧‧‧絕緣的黏接膠

100‧‧‧晶片基座

101‧‧‧缺口

102‧‧‧第二凹槽

103‧‧‧晶片凹槽

圖1 係為現有功率半導體元件的封裝結構示意圖；圖2 係為本發明中將N型和P型MOSFET晶片與控制晶片封裝的電路原理框圖；圖3 係為本發明中將N型和N型MOSFET晶片與控制晶片封裝的電路原理框圖；圖4 係為本發明所述功率半導體元件在實施例1-1中對應圖2的總體結構示意圖；圖5 係為本發明所述功率半導體元件在實施例1-2中對應圖3的總體結構示意圖；圖6 係為圖4或圖5中A-A位置的剖面圖；圖7 係為圖5或圖10或圖15中C-C位置的剖面圖； 圖8 係為圖4或圖5所述功率半導體元件封裝後外露的引腳示意圖；圖9 係為本發明所述功率半導體元件在實施例2-1中對應圖2的總體結構示意圖；圖10 係為本發明所述功率半導體元件在實施例2-2中對應圖3的總體結構示意圖；圖11 係為圖9或圖10中B-B位置的剖面圖；圖12 係為對應實施例2-1、2-2的另一種功率半導體元件的封裝結構在B’-B’位置的剖面圖；圖13 係為圖9或圖10或圖14或圖15所述功率半導體元件封裝後外露的引腳示意圖；圖14 係為本發明所述功率半導體元件在實施例3-1中對應圖2的總體結構示意圖；圖15 係為本發明所述功率半導體元件在實施例3-2中對應圖3的總體結構示意圖；圖16 係為圖14或圖15中D-D位置的剖面圖；圖17 係為對應實施例3-1、3-2的另一種功率半導體元件的封裝結構在D’-D’位置的剖面圖；以及圖18 係為對應實施例1-2、2-2、3-2的另一種功率半導體元件的封裝結構在C’-C’位置的剖面圖。

以下根據圖2~圖18，詳細說明本發明的一些較佳實施例，以更好的理解本發明的技術手段和有益效果。

以下實施例中，都是由2個MOSFET晶片分別作為高端MOSFET晶片和低端MOSFET晶片與控制晶片連接後，將三者聯合封裝在同一個封裝體內，形成獨立的功率半導體元件。但應當注意的是，這些具體描述及實例並非用來限制本發明的範圍。

如圖2所示，上述低端MOSFET(LS)是N型MOSFET晶片，高端MOSFET(HS)是P型MOSFET晶片。該高端和低端MOSFET晶片均具有底部汲極、頂部源極和頂部閘極；其中，高端MOSFET(HS)的閘極G1及低端MOSFET(LS)的閘極G2均與該控制晶片連接；高端MOSFET(HS)的源極S1連接電源接入端Vin，其汲極D1連接低端MOSFET(LS)的汲極D2連接，作為開關端Lx與該控制晶片連接；而低端MOSFET的源極S2與接地端Gnd連接，形成該功率半導體元件。

如圖3所示，上述低端MOSFET(LS)是N型MOSFET晶片，高端MOSFET(HS)也是N型MOSFET晶片。該高端和低端MOSFET晶片均具有底部汲極、頂部源極和頂部閘極；其中，高端MOSFET(HS)的閘極G3及低端MOSFET(LS)的閘極G2均與該控制晶片連接；高端MOSFET(HS)的汲極D3連接電源接入端Vin，其源極S3連接低端MOSFET(LS)的汲極D2連接，作為開關端Lx與該控制晶片連接；而低端MOSFET的源極S2與接地端Gnd連接，形成該功率半導體元件。

實施例1-1

請配合參見圖2、圖4、圖6所示，是本發明所述功率半導體元件的一種實施結構，其中圖4是該功率半導體元件的總體結構示意圖，圖6是圖4中A-A位置的剖面圖。對應圖2所示的電路原理圖可見，該功率半導體元件中將P型的高端MOSFET晶片30，N型的低端MOSFET晶片20和控制晶片40進行了聯合封裝。

該功率半導體元件中，包含一導線架，該導線架上設置有一晶片基座100，以及與該晶片基座100分隔且無電性連接的若干引腳。

該高端和低端MOSFET晶片分別設置有底部汲極、頂部源極和頂部閘極；與之對應，該若干引腳包含有高端源極引腳72、低端閘極引腳71、開關引腳74以及若干控制引腳75。

該晶片基座100的形狀大小，至少對應該低端MOSFET晶片20與控制晶片40在同一平面佈置時的形狀大小。

該低端閘極引腳71的一端作為引出部分712，另一端作為內聯部分711。對應該內聯部分711的位置，在該晶片基座100的側邊上開設有一相匹配的缺口101(見圖5)，使該低端閘極引腳71與該晶片基座100之間形成相互分離的對應設置。

該低端MOSFET晶片20翻轉後，通過導電型的黏接膠91固定貼附至該晶片基座100上，該低端MOSFET晶片20的主體覆蓋在晶片基座100的頂面一端，使其頂部源極22與該晶片基座100形成電性連接；同時其頂部閘極21對應覆蓋在該低端閘極引腳71的內聯部分711上，並通過導電的黏接膠91與該低端閘極引腳71黏接形成電性連接。

該低端閘極引腳71的內聯部分711，由低端閘極引腳71的底面向 上，設置有一半腐蝕區713，其在封裝時將被塑封材料填充，以增加該內聯部分711與低端MOSFET晶片20的連接強度。在與該內聯部分711對應的晶片基座100側邊，根據該內聯部分711的寬度，從晶片基座100的底面向上也設置有半腐蝕區104；該半腐蝕區104在封裝時也被塑封材料填充，以使該晶片基座100的外露底面形狀簡單。

由於，包含低端閘極引腳71的引出部分712的上述所有引腳，以及除該半腐蝕區104之外的晶片基座100底面部分，都將如圖8所示在封裝後暴露在該功率半導體元件的底面之外。該低端MOSFET晶片20的頂部源極22，通過該晶片基座100的底面與地極連接，形成了圖2中的接地端Gnd。同時，晶片基座100的底面大部分面積暴露在封裝體外，具有良好的散熱效果。

該控制晶片40，固定設置在該晶片基座100的頂面另一端。該控制晶片40頂面設置有若干電極，分別通過若干導線鍵合，使該若干控制引腳75，以及該低端閘極引腳71的引出部分712，分別與該控制晶片40形成電性連接。

第一金屬連接板51(或者也可以是金屬連接帶之類的金屬連接體)，通過導電的黏接膠91固定貼附在該低端MOSFET晶片20上，使該低端MOSFET晶片20的底部汲極23與該第一金屬連接板51的底面形成電性連接，並通過該第一金屬連接板51進一步與該開關引腳74形成電性連接。

該高端MOSFET晶片30，通過導電的黏接膠91固定貼附至該第一金屬連接板51上，使其底部汲極33與該第一金屬連接板51的頂面形 成電性連接，並經由該第一金屬連接板51同時與該低端MOSFET晶片20的底部汲極23及該開關引腳74形成電性連接。通過連接導線80鍵合，將該開關引腳74電性連接至該控制晶片40的電極上，形成如圖2中開關端Lx的電路連接。

該高端MOSFET晶片30的頂部閘極31、頂部源極32，與該控制晶片40之間，也分別通過連接導線80鍵合形成電性連接。

第二金屬連接板52，通過導電的黏接膠91固定貼附在該高端MOSFET晶片30上，使該高端MOSFET晶片30的頂部源極32與該第二金屬連接板52形成電性連接，並通過該第二金屬連接板52進一步與該高端源極引腳72實現電性連接，形成圖2中的電源接入端Vin。

實施例1-2

請配合參見圖3、圖5、圖6、圖7所示，其中圖5是該功率半導體元件的總體結構示意圖，圖6是圖5中A-A位置的剖面圖，圖7是圖5中C-C位置的剖面圖。對應圖3所示的電路原理圖可見，該功率半導體元件中聯合封裝了控制晶片40以及N型的高端和低端MOSFET晶片。

本實施例中所述晶片基座100以及與其相分隔的若干引腳的導線架結構與上述實施例中相同；控制晶片40、低端MOSFET晶片20在晶片基座100上連接設置的結構與上述實施例中也相同。現簡述如下：配合參見圖5、圖6和圖8所示，該低端MOSFET晶片20翻轉後黏接在晶片基座100上，其頂部源極22與該晶片基座100電性連接，其 頂部閘極21與該低端閘極引腳71的內聯部分711電性連接。第一金屬連接板51堆疊在該低端MOSFET晶片20上，形成該低端MOSFET晶片20的底部汲極23與該開關引腳74之間的電性連接。該控制晶片40也設置在該晶片基座100上，通過連接導線80鍵合，實現控制晶片40與若干控制引腳75、該低端閘極引腳71的引出部分712、該開關引腳74之間的電性連接。該晶片基座100與該低端閘極引腳71的內聯部分711相對應的位置，從底面向上分別設置有半腐蝕區104和713，並在封裝時由塑封材料填充該半腐蝕區104和713。所有引腳(含低端閘極引腳71的引出部分712)，以及除該半腐蝕區104之外的晶片基座100底面部分，都在封裝後暴露在該功率半導體元件的底面之外。

請配合參見圖3、圖5、圖7所示，與上述實施例中不同，由於該高端MOSFET晶片30是一N型MOSFET，其在翻轉後堆疊設置在該第一金屬連接板51上，使該高端MOSFET晶片30的頂部源極32與該第一金屬連接板51通過導電的黏接膠91固定並形成電性連接。此時，該高端MOSFET晶片30的頂部源極32與該低端MOSFET晶片20的底部汲極23，經由該第一金屬連接板51形成電性連接，並進一步通過該開關引腳74與該控制晶片40實現電性連接，形成圖3中的開關端Lx。

而翻轉安裝的該高端MOSFET晶片30，其頂部閘極31通過一第一中間聯結件61，固定設置在該第一金屬連接板51上，並通過該第一中間聯結件61形成該頂部閘極31與該控制晶片40的電性連接。

具體的，該第一金屬連接板51的頂面開設有一第一凹槽511，該第一凹槽511的形狀大小與該第一中間聯結件61相匹配，並與翻 轉安裝的該高端MOSFET晶片30的頂部閘極31位置相對應。

該第一中間聯結件61與其下方的該第一金屬連接板51之間相絕緣，而與其上方的該高端MOSFET晶片30的頂部閘極31之間電性連接。例如，該第一中間聯結件61可以是一導電金屬片，其下表面通過絕緣的黏接膠92貼附在該第一凹槽511內；或者該第一中間聯結件61也可以設置上表面為導電的金屬上層，下表面為玻璃層等絕緣體下層，此時，該絕緣體下層的底面可通過導電或不導電的黏接膠與該第一凹槽511固定連接。

該第一中間聯結件61的上表面與該高端MOSFET晶片30的頂部閘極31之間，通過導電的黏接膠91形成電性連接。該頂部閘極31不完全覆蓋該第一中間聯結件61的上表面，使該控制晶片40與該第一中間聯結件61之間由連接導線80鍵合，實現控制晶片40與該頂部閘極31之間的電性連接。

第二金屬連接板52，通過導電的黏接膠91固定貼附在該高端MOSFET晶片30上，使該高端MOSFET晶片30的底部汲極33與該第二金屬連接板52形成電性連接，並通過該第二金屬連接板52進一步與高端汲極引腳73實現電性連接，形成圖3中的電源接入端Vin。該控制晶片40與該底部汲極33之間也通過連接導線80鍵合形成電性連接。

實施例2-1

請配合參見圖2、圖9、圖11所示，其中圖9是該功率半導體元件的總體結構示意圖，圖11是圖9中B-B位置的剖面圖。對應圖2所示的電路原理圖可見，該功率半導體元件中將P型的高端MOSFET 晶片30，N型的低端MOSFET晶片20和控制晶片40進行了聯合封裝。

與實施例1-1中相類似，本實施例在導線架的晶片基座100一端設置了控制晶片40，在另一端向上堆疊設置了翻轉的低端MOSFET晶片20、第一金屬連接板51、高端MOSFET晶片30和第二金屬連接板52。其中，第一金屬連接板51在其頂面和底面，分別與該高端和低端MOSFET晶片的底部汲極23和33電性連接，並連接至該開關引腳74；進一步在開關引腳74上鍵合連接導線80實現與該控制晶片40的電性連接，形成圖2中開關端Lx。第二金屬連接板52在該高端MOSFET晶片30上，與其頂部源極32電性連接，並通過高端源極引腳72引出，形成圖2中電源輸入端Vin。該控制晶片40還通過若干連接導線80鍵合，分別與該高端MOSFET晶片30的頂部閘極31、頂部源極32，以及若干控制引腳75電性連接。

與上述實施例1-1中結構不同，本實施例中，與翻轉安裝的該低端MOSFET晶片20的頂部閘極21位置相對應，在該晶片基座100的頂面半腐蝕形成有一第二凹槽102。一第二中間聯結件62與該第二凹槽102相匹配，且對應固定在該第二凹槽102內，並保持與該晶片基座100分離且相絕緣。

具體的，與實施例1-2中類似，該第二中間聯結件62可以是一導電金屬片，其下表面通過絕緣的黏接膠92貼附在該第二凹槽102內；或者該第二中間聯結件62也可以設置上表面為導電的金屬上層，下表面為玻璃層等絕緣體下層，此時，該絕緣體下層的底面可通過導電或不導電的黏接膠與該第二凹槽102固定連接。

翻轉的該低端MOSFET晶片20，其頂部閘極21通過導電的黏接膠91，與該第二中間聯結件62的導電上表面形成電性連接。該頂部閘極21並不完全覆蓋該第二中間聯結件62，使該控制晶片40與該第二中間聯結件62的上表面之間由連接導線80鍵合，實現控制晶片40與該頂部閘極21之間的電性連接。

同時，該低端MOSFET晶片20的頂部源極22，通過導電的黏接膠91與該晶片基座100頂面形成電性連接，並通過該晶片基座100的底面與地極連接，形成了圖2中的接地端Gnd。

由於本實施例將該第二中間聯結件62設置在該晶片基座100上的第二凹槽102內，實施例1-1中低端閘極引腳71的引出部分712，可在本實施例中替換為一增設的控制引腳75。而且，由於不需要設置實施例1-1中晶片基座100和低端閘極引腳71底面向上的半腐蝕區，因而，如圖13所示，本實施例中晶片基座100的底面在封裝後可完全暴露在該功率半導體元件外，散熱面積更大。

實施例2-2

請配合參見圖3、圖7、圖10、圖11所示，其中圖10是該功率半導體元件的總體結構示意圖，圖7是圖10中C-C位置的剖面圖，圖11是圖10中B-B位置的剖面圖。對應圖3所示的電路原理圖可見，該功率半導體元件中聯合封裝了控制晶片40以及N型的高端和低端MOSFET晶片。

本實施例在導線架的晶片基座100一端設置了控制晶片40，在另一端向上堆疊設置了翻轉的低端MOSFET晶片20、第一金屬連接板51、翻轉的高端MOSFET晶片30和第二金屬連接板52。

其中，與上述實施例2-1中類似，本實施例中在該晶片基座100頂面的第二凹槽102內固定設置有該第二中間聯結件62，其與該晶片基座100相分離且絕緣連接。該低端MOSFET晶片20，翻轉安裝在該晶片基座100及該第二中間聯結件62上，分別通過該導電的黏接膠91，將該低端MOSFET晶片20的頂部源極22與該晶片基座100頂面形成電性連接，其頂部閘極21與該第二中間聯結件62的導電上表面形成電性連接。

與實施例1-2中相類似，本實施例中，該第一金屬連接板51堆疊在該低端MOSFET晶片20上，形成該低端MOSFET晶片20的底部汲極23與該開關引腳74之間的電性連接。

該第一金屬連接板51頂面開設有該第一凹槽511；該第一中間聯結件61絕緣固定在該第一凹槽511內。N型的該高端MOSFET晶片30翻轉後，使其頂部閘極31與該第一中間聯結件61的導電上表面電性連接。同時，該高端MOSFET晶片30的頂部源極32與該第一金屬連接板51的頂面電性連接，並進一步與該低端MOSFET晶片20的底部汲極23實現電性連接，通過該第一金屬連接板51引至該開關引腳74，形成圖3中的開關端Lx。

該高端MOSFET晶片30的底部汲極33，通過其上方的該第二金屬連接板52與高端汲極引腳73實現電性連接，形成圖3中的電源接入端Vin。

該控制晶片40，分別通過連接導線80鍵合，與該若干控制引腳75、該第一和第二中間聯結件62的上表面、該開關引腳74、該高端MOSFET晶片30的底部汲極33形成電性連接。

如圖13所示，本實施例中晶片基座100的整個底面在封裝後可完全暴露在該功率半導體元件外，形成低端MOSFET晶片20的頂部源極22與地極的電性連接，即圖3中的接地端Gnd。該外露的晶片基座100底面，能有效幫助散熱。

比較圖11、圖12所示，其中圖12是本發明實施例2-1、2-2中所述功率半導體元件的另一種可行的實施結構，其與上述結構的不同點在於，該晶片基座100上沒有設置固定連接該第二中間聯結件62的第二凹槽102。該低端MOSFET晶片20翻轉安裝在該晶片基座100上時，該第二中間聯結件62直接絕緣黏接在該晶片基座100上，第二中間聯結件62的上表面與該頂部閘極21之間導電粘結並形成電性連接。同時，該低端MOSFET晶片20的頂部源極22，通過一加厚的導電黏接膠91電性連接在該晶片基座100上；該加厚的導電黏接膠91厚度，與該晶片基座100上設置第二中間聯結件62及其上下方的黏接膠後的厚度相匹配。

實施例3-1

請配合參見圖2、圖14、圖16所示，其中圖14是該功率半導體元件的總體結構示意圖，圖16是圖14中A-A位置的剖面圖。對應圖2所示的電路原理圖可見，該功率半導體元件中將P型的高端MOSFET晶片30，N型的低端MOSFET晶片20和控制晶片40進行了聯合封裝。

本實施例在該導線架的晶片基座100上依次向上堆疊了翻轉的低端MOSFET晶片20、第一金屬連接板51、高端MOSFET晶片30、第二金屬連接板52。該些晶片與連接板的佈置位置及相互連接的結構 ，與上述實施例1-1、2-1中類似。現簡述如下：該第一金屬連接板51在其頂面和底面，分別與該高端和低端MOSFET晶片的底部汲極23和33電性連接，並進一步連接至該開關引腳74，形成圖2中開關端Lx。第二金屬連接板52在該高端MOSFET晶片30上，與其頂部源極32電性連接，並進一步連接至高端源極引腳72，形成圖2中電源輸入端Vin。

與上述實施例中不同，本實施例中所述晶片基座100的頂面半腐蝕形成有一晶片凹槽103；該晶片凹槽103與該控制晶片40相匹配，使該控制晶片40能夠對應固定在該晶片凹槽103內，並在其周邊與該晶片基座100相分離且相絕緣。

例如，控制晶片40高度為4μm，因而向下半腐蝕4μm形成晶片凹槽103，使設置在晶片凹槽103內的該控制晶片40，其頂面能與該晶片基座100的頂面齊平。

該低端MOSFET晶片20翻轉後對應覆蓋在控制晶片40的一部分頂面上，使其頂部閘極21和一部分頂部源極22，分別通過導電的黏接膠91，直接與控制晶片40頂面上的其中一些電極形成電性連接，減少了鍵合的連接導線80，也簡化了封裝技術。同時，低端MOSFET晶片20的其餘頂部源極22，另外設置導電的黏接膠91與晶片凹槽103以外的該晶片基座100頂面形成電性連接，該晶片基座100的底面在封裝後可完全暴露在該功率半導體元件外(圖13)，使低端MOSFET晶片20的該部分頂部源極22與地極連接，形成圖2中的接地端Gnd。該外露的晶片基座100底面，能有效幫助散熱。

該控制晶片40，還分別通過連接導線80鍵合，與該若干控制引腳75、該開關引腳74、該高端MOSFET晶片30的頂部閘極31和頂部源極32形成電性連接。

上述各實施例中都將控制晶片40與低端MOSFET晶片20在晶片基座100的同一平面佈置安裝，與之相比，實施例中使低端MOSFET晶片20疊設在晶片凹槽103內的控制晶片40上，形成立體的封裝結構。因而，在相同面積的晶片基座100上，本實施例中低端MOSFET晶片20與控制晶片40，可在不同的平面上，分別擴展其各自的晶片面積，有效幫助功率半導體元件的性能提升。

實施例3-2

請配合參見圖3、圖7、圖15、圖16所示，其中圖15是該功率半導體元件的總體結構示意圖，圖7是圖15中C-C位置的剖面圖，圖16是圖15中D-D位置的剖面圖。對應圖3所示的電路原理圖可見，該功率半導體元件中聯合封裝了控制晶片40以及N型的高端和低端MOSFET晶片。

與實施例3-1相類似，本實施例中，該低端MOSFET晶片20，絕緣設置在該晶片基座100頂面半腐蝕形成的晶片凹槽103內，並與該晶片基座100相分離。

該低端MOSFET晶片20翻轉後對應覆蓋在控制晶片40的一部分頂面上，使其頂部閘極21和一部分頂部源極22，分別與控制晶片40頂面上的其中一些電極直接形成電性連接。該立體的封裝結構，可在相同面積的晶片基座100上，分別擴展低端MOSFET晶片20與控制晶片40的面積，有效幫助功率半導體元件的性能提升。

同時，低端MOSFET晶片20的其餘頂部源極22，與晶片凹槽103以外的該晶片基座100頂面形成電性連接；該晶片基座100的底面在封裝後可完全暴露在該功率半導體元件外(圖13)，使低端MOSFET晶片20的該部分頂部源極22與地極連接，形成圖3中的接地端Gnd。該外露的晶片基座100底面，能有效幫助散熱。

本實施例在翻轉的低端MOSFET晶片20上依次向上堆疊第一金屬連接板51、翻轉的高端MOSFET晶片30、第二金屬連接板52的結構，與實施例1-2、2-2中相類似。

其中，該第一金屬連接板51在該低端MOSFET晶片20上，形成該低端MOSFET晶片20的底部汲極23與該開關引腳74之間的電性連接。該第一金屬連接板51頂面上開設有該第一凹槽511；並在其中絕緣設置有該第一中間聯結件61。

N型的該高端MOSFET晶片30翻轉後，使其頂部閘極31與該第一中間聯結件61的導電上表面電性連接。同時，該高端MOSFET晶片30的頂部源極32與該第一金屬連接板51的頂面電性連接，並進一步與該低端MOSFET晶片20的底部汲極23實現電性連接，通過該第一金屬連接板51引至該開關引腳74，形成圖3中的開關端Lx。

該高端MOSFET晶片30的底部汲極33，通過其上方的該第二金屬連接板52與高端汲極引腳73實現電性連接，形成圖3中的電源接入端Vin。

除了該低端MOSFET晶片20的頂部閘極21、頂部源極22是直接與該控制晶片40電性連接的；該控制晶片40，還分別通過連接導線80鍵合，實現與若干控制引腳75、該開關引腳74、該第一中間聯結 件61的上表面、該高端MOSFET晶片30的底部汲極33形成電性連接。

比較圖16、圖17所示，其中圖17是本發明實施例3-1、3-2中所述功率半導體元件的另一種可行的實施結構，其與上述結構的不同點在於，該晶片基座100上沒有設置固定連接該控制晶片40的晶片凹槽103。該控制晶片40直接絕緣固定在該晶片基座100上；該低端MOSFET晶片20翻轉安裝時直接覆蓋在該控制晶片40頂面的一部分，使其頂部閘極21和一部分頂部源極22，分別與控制晶片40頂面的其中一些電極直接粘結並形成電性連接。同時，該低端MOSFET晶片20的其餘頂部源極22，通過加厚的導電黏接膠91電性連接在該晶片基座100上；該加厚的導電黏接膠91厚度，與該晶片基座100上設置控制晶片40及其上下方的黏接膠後的厚度相匹配。

比較圖7、圖18所示，其中圖18是本發明實施例1-2、2-2、3-2中所述功率半導體元件的另一種可行的實施結構，其與上文所述結構的不同點在於，該第一金屬連接板51的上表面沒有設置固定連接第一中間聯結件61的該第一凹槽511。此時，該高端MOSFET晶片30翻轉安裝在該第一金屬連接板51上時，該第一中間聯結件61直接絕緣黏接在該第一金屬連接板51上，第一中間聯結件61的上表面與該頂部閘極31導電粘結並形成電性連接。同時，該高端MOSFET晶片30的頂部源極32，通過一加厚的導電黏接膠91電性連接在該第一金屬連接板51上；該加厚的導電黏接膠91厚度，與該第一金屬連接板51上設置第一中間聯結件61及其上下方的黏接膠後的厚度相匹配。

綜上所述，本發明所述聯合封裝的功率半導體元件，在晶片基座上依次向上堆疊設置了低端MOSFET晶片、第一金屬連接板、高端MOSFET晶片和第二金屬連接板，實現了該些半導體晶片在同一封裝體中的立體封裝，減小了功率半導體元件的整體尺寸。

在上述一些較佳的實施例中，分別描述了在第一金屬連接板的頂面上，和/或晶片基座的頂面上，分別開設有第一、第二凹槽的結構，使第一、第二中間聯結件能夠絕緣設置在對應凹槽內，分別將翻轉安裝的高端和低端MOSFET晶片的頂部閘極引出，繼而通過連接引線鍵合實現與其他晶片或元器件的電性連接。

在另一些較佳實施例中，還描述了在晶片基座的頂面開設晶片凹槽的結構，其與上述第二凹槽的結構可同時或分別設置。絕緣固定在該晶片凹槽內的控制晶片，與其上方的低端MOSFET晶片的頂部源極、頂部閘極可直接對應電性黏接，節省連接導線，也簡化了封裝技術。而且，該結構將控制晶片也進行了立體封裝，進一步減小了功率半導體元件的整體厚度。

本發明所述翻轉安裝的低端MOSFET晶片，其至少一部分頂部源極，與晶片基座電性連接，並通過該晶片基座外露的底面與地極連接的同時，有效進行散熱。

在一些實施例中，還可以在該低端閘極引腳的內聯部分，以及晶片基座上與之對應的側邊，從底面向上分別設置半腐蝕區；該半腐蝕區在封裝時被塑封材料填充，增加元件的連接強度同時，還能夠使該晶片基座的外露底面結構簡單美觀。

本發明上述使多個晶片堆疊設置，且使晶片基座底面外露的面積 最大的實施結構，可以方便地擴展至其他多個半導體晶片、控制器等其他各種元器件的立體封裝，形成各種半導體元件。相比現有半導體元件的封裝結構，本發明在同樣大的導線架上可充分擴展各晶片的尺寸，有效提高半導體元件的產品性能。

儘管本發明的內容已經通過上述較佳實施例作了詳細介紹，但應當認識到上述的描述不應被認為是對本發明的限制。在本領域技術人員閱讀了上述內容後，對於本發明的多種修改和替代都將是顯而易見的。因此，本發明的保護範圍應由所附的申請專利範圍來限定。

20‧‧‧低端MOSFET晶片

30‧‧‧高端MOSFET晶片

33‧‧‧高端MOSFET晶片底部汲極

40‧‧‧控制晶片

51‧‧‧第一金屬連接板

511‧‧‧第一凹槽

52‧‧‧第二金屬連接板

61‧‧‧第一中間聯結件

71‧‧‧低端閘極引腳

713、104‧‧‧半腐蝕區

73‧‧‧高端汲極引腳

74‧‧‧開關引腳

75‧‧‧控制引腳

80‧‧‧連接導線

100‧‧‧晶片基座

101‧‧‧缺口

Claims (23)

1. 一種聯合封裝的功率半導體元件，其中，包含：一高端MOSFET晶片和一低端MOSFET晶片，係分別具有一底部汲極、一頂部閘極和一頂部源極；一導線架，其設置有一晶片基座，以及與該晶片基座分隔且無電性連接的若干引腳；該低端MOSFET晶片翻轉黏接在該晶片基座上，使其該頂部源極與該晶片基座的頂面形成電性連接；該頂部源極，還通過與該晶片基座封裝後外露的底面電極電性連接，並進行散熱；一第一金屬連接板，堆疊黏接在該低端MOSFET晶片的該底部汲極上；該高端MOSFET晶片直接堆疊或翻轉後堆疊黏接在該第一金屬連接板上，使該高端MOSFET晶片的該底部汲極或者翻轉後的該頂部源極，通過該第一金屬連接板與該低端MOSFET晶片的該底部汲極形成電性連接；一第二金屬連接板，堆疊黏接並電性連接在該高端MOSFET晶片的該頂部源極，或翻轉後的該底部汲極上；一控制晶片，也設置在該晶片基座上，其設置的若干電極，分別與該若干引腳之間，以及與該高端和低端的MOSFET晶片的該電極之間，對應形成電性連接；其中，該若干引腳包含一低端閘極引腳，其設置有一引出部分及一內聯部分； 對應該內聯部分的位置，在該晶片基座上開設有一相匹配的一缺口，使該低端閘極引腳在該缺口內，與該晶片基座之間形成相互分離的對應設置；翻轉設置的該低端MOSFET晶片，其該頂部閘極黏接在該內聯部分上，與該低端閘極引腳形成電性連接。
2. 如申請專利範圍第1項所述之的聯合封裝的功率半導體元件，其中，該低端閘極引腳的該內聯部分，由底面向上設置有一半腐蝕區；該半腐蝕區在封裝時被塑封材料填充。
3. 如申請專利範圍第2項所述之的聯合封裝的功率半導體元件，其中，在與該內聯部分相對應的該晶片基座側邊，由底面向上也設置有一半腐蝕區；該半腐蝕區，其寬度與該內聯部分的寬度相匹配，並在封裝時被塑封材料填充。
4. 如申請專利範圍第1項所述之的聯合封裝的功率半導體元件，其中，該控制晶片通過一連接導線鍵合，形成與該低端閘極引腳的該引出部分的電性連接。
5. 一種聯合封裝的功率半導體元件，其中，包含：一高端MOSFET晶片和一低端MOSFET晶片，係分別具有一底部汲極、一頂部閘極和一頂部源極；一導線架，其設置有一晶片基座，以及與該晶片基座分隔且無電性連接的若干引腳；該低端MOSFET晶片翻轉黏接在該晶片基座上，使其該頂部源極與該晶片基座的頂面形成電性連接；該頂部源極，還通過與該晶片基座封裝後外露的底面電極電性連接，並進行散熱；一第一金屬連接板，堆疊黏接在該低端MOSFET晶片的該底部汲極上； 該高端MOSFET晶片直接堆疊或翻轉後堆疊黏接在該第一金屬連接板上，使該高端MOSFET晶片的該底部汲極或者翻轉後的該頂部源極，通過該第一金屬連接板與該低端MOSFET晶片的該底部汲極形成電性連接；一第二金屬連接板，堆疊黏接並電性連接在該高端MOSFET晶片的該頂部源極，或翻轉後的該底部汲極上；一控制晶片，也設置在該晶片基座上，其設置的若干電極，分別與該若干引腳之間，以及與該高端和低端的MOSFET晶片的該電極之間，對應形成電性連接；一第二中間聯結件；翻轉安裝的該低端MOSFET晶片，其該頂部閘極與該第二中間聯結件的導電的上表面對應黏接並形成電性連接；該第二中間聯結件，其下表面黏接在該晶片基座上，並與該晶片基座相絕緣。
6. 如申請專利範圍第5項所述之的聯合封裝的功率半導體元件，其中，該低端MOSFET晶片，其該頂部源極通過一加厚的導電黏接膠，電性連接在該晶片基座上；該加厚的導電黏接膠的厚度，與該晶片基座上設置該第二中間聯結件及其上下方的黏接膠後的厚度相匹配。
7. 如申請專利範圍第5項所述之的聯合封裝的功率半導體元件，其中，對應該低端MOSFET晶片的該頂部閘極位置，在該晶片基座的頂面上形成有一第二凹槽；該第二中間聯結件，對應黏接在相匹配的該第二凹槽內，並在其周邊與該晶片基座分離且相絕緣。
8. 如申請專利範圍第5項至第7項之任一項所述之的聯合封裝的功率 半導體元件，其中，該第二中間聯結件是一導電金屬片，其下表面通過一絕緣的黏接膠，固定貼附在該晶片基座上或該第二凹槽內。
9. 如申請專利範圍第5項至第7項之任一項所述之的聯合封裝的功率半導體元件，其中，該第二中間聯結件設置有一導電的金屬上層和一絕緣體下層；該絕緣體下層的底面通過一導電或不導電的黏接膠，固定貼附在該晶片基座上或該第二凹槽內。
10. 如申請專利範圍第5項至第7項之任一項所述之的聯合封裝的功率半導體元件，其中，該控制晶片與該第二中間聯結件的上表面電性連接，以形成其與翻轉安裝的該低端MOSFET晶片的該頂部閘極的電性連接。
11. 一種聯合封裝的功率半導體元件，其中，包含：一高端MOSFET晶片和一低端MOSFET晶片，係分別具有一底部汲極、一頂部閘極和一頂部源極；一導線架，其設置有一晶片基座，以及與該晶片基座分隔且無電性連接的若干引腳；該低端MOSFET晶片翻轉黏接在該晶片基座上，使其該頂部源極與該晶片基座的頂面形成電性連接；該頂部源極，還通過與該晶片基座封裝後外露的底面電極電性連接，並進行散熱；一第一金屬連接板，堆疊黏接在該低端MOSFET晶片的該底部汲極上；該高端MOSFET晶片直接堆疊或翻轉後堆疊黏接在該第一金屬連接板上，使該高端MOSFET晶片的該底部汲極或者翻轉後的該頂部源極，通過該第一金屬連接板與該低端MOSFET晶片的該底部汲極形成電性連接； 一第二金屬連接板，堆疊黏接並電性連接在該高端MOSFET晶片的該頂部源極，或翻轉後的該底部汲極上；一控制晶片，也設置在該晶片基座上，其設置的若干電極，分別與該若干引腳之間，以及與該高端和低端的MOSFET晶片的該電極之間，對應形成電性連接；其中，該控制晶片，其底面絕緣黏接在該晶片基座上；翻轉安裝的該低端MOSFET晶片，覆蓋在該控制晶片頂面的一部分；被覆蓋的該控制晶片頂面上的其中一些電極，與該低端MOSFET晶片的該頂部閘極和一部分該頂部源極直接黏接，形成電性連接。
12. 如申請專利範圍第11項所述之的聯合封裝的功率半導體元件，其中，該低端MOSFET晶片的其餘該頂部源極，通過一加厚的導電黏接膠，電性連接在該晶片基座上；該加厚的導電黏接膠的厚度，與該晶片基座上設置該控制晶片及其上下方的黏接膠後的厚度相匹配。
13. 如申請專利範圍第11項所述之的聯合封裝的功率半導體元件，其中，該晶片基座的頂面形成一晶片凹槽；該控制晶片對應黏接在相匹配的該晶片凹槽內，並在其周邊與該晶片基座相分離且相絕緣。
14. 一種聯合封裝的功率半導體元件，其中，包含：一高端MOSFET晶片和一低端MOSFET晶片，係分別具有一底部汲極、一頂部閘極和一頂部源極；一導線架，其設置有一晶片基座，以及與該晶片基座分隔且無電性連接的若干引腳；該低端MOSFET晶片翻轉黏接在該晶片基座上，使其該頂部源極與 該晶片基座的頂面形成電性連接；該頂部源極，還通過與該晶片基座封裝後外露的底面電極電性連接，並進行散熱；一第一金屬連接板，堆疊黏接在該低端MOSFET晶片的該底部汲極上；該高端MOSFET晶片直接堆疊或翻轉後堆疊黏接在該第一金屬連接板上，使該高端MOSFET晶片的該底部汲極或者翻轉後的該頂部源極，通過該第一金屬連接板與該低端MOSFET晶片的該底部汲極形成電性連接；一第二金屬連接板，堆疊黏接並電性連接在該高端MOSFET晶片的該頂部源極，或翻轉後的該底部汲極上；一控制晶片，也設置在該晶片基座上，其設置的若干電極，分別與該若干引腳之間，以及與該高端和低端的MOSFET晶片的該電極之間，對應形成電性連接；一第一中間聯結件；翻轉安裝的該高端MOSFET晶片，其該頂部閘極與該第一中間聯結件的導電的上表面對應黏接並形成電性連接；該第一中間聯結件，其下表面黏接在該第一金屬連接板上，並與該第一金屬連接板相絕緣。
15. 如申請專利範圍第14項所述之的聯合封裝的功率半導體元件，其中，該高端MOSFET晶片，其該頂部源極通過一加厚的導電黏接膠，電性連接在該第一金屬連接板上；該加厚的導電黏接膠的厚度，與該第一金屬連接板上設置該第一中間聯結件及其上下方的黏接膠後的厚度相匹配。
16. 如申請專利範圍第14項所述之的聯合封裝的功率半導體元件，其中，對應該高端MOSFET晶片的該頂部閘極位置，在該第一金屬連 接板的頂面上形成有一第一凹槽；該第一中間聯結件，對應黏接在相匹配的該第一凹槽內，並在其周邊與該第一金屬連接板分離且相絕緣。
17. 如申請專利範圍第14項至第16項之任一項所述之的聯合封裝的功率半導體元件，其中，該第一中間聯結件是一導電金屬片，其下表面通過一絕緣的黏接膠，固定貼附在該第一金屬連接板上或該第一凹槽內。
18. 如申請專利範圍第14項至第16項之任一項所述之的聯合封裝的功率半導體元件，其中，該第一中間聯結件設置有一導電的金屬上層和一絕緣體下層；該絕緣體下層的底面通過一導電或不導電的黏接膠，固定貼附在該第一金屬連接板上或該第一凹槽內。
19. 如申請專利範圍第14項至第16項之任一項所述之的聯合封裝的功率半導體元件，其中，該控制晶片與該第一中間聯結件的上表面電性連接，以形成其與翻轉安裝的該高端MOSFET晶片的該頂部閘極的電性連接。
20. 一種聯合封裝的功率半導體元件，其中，包含：一高端MOSFET晶片和一低端MOSFET晶片，係分別具有一底部汲極、一頂部閘極和一頂部源極；一導線架，其設置有一晶片基座，以及與該晶片基座分隔且無電性連接的若干引腳；該低端MOSFET晶片翻轉黏接在該晶片基座上，使其該頂部源極與該晶片基座的頂面形成電性連接；該頂部源極，還通過與該晶片基座封裝後外露的底面電極電性連接，並進行散熱；一第一金屬連接板，堆疊黏接在該低端MOSFET晶片的該底部汲極上； 該高端MOSFET晶片直接堆疊或翻轉後堆疊黏接在該第一金屬連接板上，使該高端MOSFET晶片的該底部汲極或者翻轉後的該頂部源極，通過該第一金屬連接板與該低端MOSFET晶片的該底部汲極形成電性連接；一第二金屬連接板，堆疊黏接並電性連接在該高端MOSFET晶片的該頂部源極，或翻轉後的該底部汲極上；一控制晶片，也設置在該晶片基座上，其設置的若干電極，分別與該若干引腳之間，以及與該高端和低端的MOSFET晶片的該電極之間，對應形成電性連接；其中，該高端MOSFET晶片的該頂部源極及該頂部閘極，或者翻轉安裝的該高端MOSFET晶片的該底部汲極，分別與該控制晶片通過一連接導線鍵合形成電性連接。
21. 如申請專利範圍第20項所述之的聯合封裝的功率半導體元件，其中，該若干引腳包含一開關引腳，其與該第一金屬連接板電性連接；該控制晶片，與該開關引腳通過連接導線鍵合，形成其與該第一金屬連接板的電性連接。
22. 如申請專利範圍第20項所述之的聯合封裝的功率半導體元件，其中，該若干引腳包含一高端源極引腳；該高端MOSFET晶片的該頂部源極，通過該第二金屬連接板，與該高端源極引腳形成電性連接。
23. 如申請專利範圍第20項所述之的聯合封裝的功率半導體元件，其中，該若干引腳包含一高端汲極引腳；翻轉安裝的該高端MOSFET晶片的該底部汲極，通過該第二金屬連接板與該高端汲極引腳形成電性連接。