TWI469305B - 交錯耦合電路的積體電路佈局模式 - Google Patents
交錯耦合電路的積體電路佈局模式 Download PDFInfo
- Publication number
- TWI469305B TWI469305B TW98128536A TW98128536A TWI469305B TW I469305 B TWI469305 B TW I469305B TW 98128536 A TW98128536 A TW 98128536A TW 98128536 A TW98128536 A TW 98128536A TW I469305 B TWI469305 B TW I469305B
- Authority
- TW
- Taiwan
- Prior art keywords
- diffusion region
- gate
- circuit
- diffusion
- gate layer
- Prior art date
Links
- 230000008878 coupling Effects 0.000 title description 14
- 238000010168 coupling process Methods 0.000 title description 14
- 238000005859 coupling reaction Methods 0.000 title description 14
- 238000009792 diffusion process Methods 0.000 claims description 171
- 239000004020 conductor Substances 0.000 claims description 42
- 238000000034 method Methods 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 238000005516 engineering process Methods 0.000 description 5
- 239000011295 pitch Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 108010076504 Protein Sorting Signals Proteins 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/10—Integrated device layouts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
- H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
- H10D64/519—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their top-view geometrical layouts
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
本發明係關於積體電路佈局之領域。本發明尤其係更關於適用於交錯耦合電路的積體電路佈局。
積體電路內經常之電路基本件涉及用以在相鄰擴散區內控制閘極的信號之交錯耦合。一沿一第一擴散區形成之閘極的序列將具有控制該等閘極之信號的一給定序列，且在一第二相鄰擴散區中有效率的係用跟隨相同序列之控制信號提供閘極，以致閘極層可在擴散區間延伸。然而，與另一擴散區相較，在交錯耦合電路(其實際上頗普通)之情況下，在一擴散區中之兩信號的次序係反轉。
第1圖說明一對於以上交錯耦合問題之已知佈局解決方案。在此解決方案中，一第一擴散區2係形成在實質上平行於一第二擴散區4之一基材中。閘極層6、8、10、12(典型由多晶矽形成)之一序列係接著如圖示重疊擴散區2、4來形成。其中閘極層6、8、10、12重疊擴散區2、4，該處係形成閘極電極14、16、18、20、22、24、26及28。如說明，用於第一擴散區2之閘極電極14、16、18、20(考慮如第1圖中所示從左至右)之控制信號的序列包括關於閘極電極16、18之控制信號序列「A」繼而為「B」。關於在第二擴散區4形成上之閘極電極24、26的控制信號之此次序被反轉。
為了適應此交錯耦合，將見到閘極層8具有一直線形式，其包括一平行於第一擴散區2及第二擴散區4延伸的部分。閘極層10係經由一在閘極層6、8、10、12上沈積的第一金屬層中所形成的橋接導體30連接，以致連接至重疊第二擴散區4形成之此閘極層10'的剩餘部分。橋接導體30因此亦直線。
直線閘極層8、橋接導體30、自橋接導體30向下至閘極層10、10'之連接及至擴散區的連接之隔開需求，係使得閘極層的一節距(pitch)(多晶矽節距)必須在閘極層8及10、10'間失去。此具有第1圖之結構消耗四多晶矽節距的結果。
使用第1圖之配置的一漸嚴重問題係當裝置幾何尺寸縮小時閘極層8的直線形式變得難以精確地形成。以45nm製程而言，直線形式用現存處理(例如現存微影)技術形成時會有問題。然而，隨著製程幾何尺寸向下朝32nm及22nm進展時，第1圖中所說明之閘極層8的直線形式表示對於精確形式之一明顯問題。類似困難隨著橋接導體30產生，雖然此等不如具有閘極層8那麼嚴重。
自一態樣檢視，本發明提供一種用於一積體電路之電路，該電路包含：一第一共線擴散區；一第二共線擴散區，其相對於該第一擴散區隔開及實質上平行該第一擴散區；一N共線閘極層之序列，其實質上彼此平行地配置且垂直於該第一擴散區及該第二擴散區，及各重疊該第一擴散區及該第二擴散區之一或兩者以形成閘極電極；其中該序列中之一第一閘極層，其重疊該第一擴散區以於其間形成一閘極電極及不重疊該第二擴散區；該序列中之一下一(N-2)閘極層，其重疊該第一擴散區及該第二擴散區兩者以形成各自的閘極電極；及該序列中之一第N閘極層，其重疊該第二擴散區以於其間形成一閘極電極及不重疊該第一擴散區；及更包含一橋接導體，其電連接通過該等(N-2)閘極層之該第一閘極層及該第N閘極層而不電連接至該等(N-2)閘極層之至少一些閘極層。
本技術認知一替代佈局係可能，其不消耗更大數目的多晶矽節距且又無須提供直線閘極層。此係藉由利用一沿在交錯耦合信號之序列的末端處之擴散層的各者之零位置，使得該序列中不在邊緣處的閘極層可為重疊兩擴散區之純共線形式，且在邊緣處的閘極層可類似地為僅重疊擴散區之一的純共線形式。接著可用一橋接導體電連接該序列中的最外部閘極層。
在一具體實施例中，該第一擴散區及該第二擴散區可各包含一單一鄰接擴散區。在此類型之具體實施例中，該第一閘極層不重疊該第二擴散區及該第N閘極層不重疊該第一擴散區。雖然此佈局僅需要共線閘極層，其確實需要一直線橋接導體(L形或曲柄形)，以橫越經測量兼平行於該等擴散區且垂直於該等擴散區之該第一及該第N閘極層間之位移。
在另一具體實施例中，該第一擴散區係一單一鄰接擴散區且該第二擴散區包含兩第二擴散子區，其係藉由一擴散區間隙分離及藉由一跳接導體電連接。依此方法提供一在其內具有一擴散區間隙之第二擴散區允許該第一閘極層延伸穿過擴散區間隙(及不與第二擴散區重疊-因而不形成閘極電極)。電連接兩第二擴散子區之跳接導體允許此等在電性上(而非實體上)動作猶如其係一依正常方式之單一相連擴散區。
提供具有此一擴散區間隙之第二擴散區允許該第一閘極層延伸穿過該擴散區間隙且此繼而允許橋接導體成為一實質上平行於第一擴散區及第二擴散區之共線橋接導體，因為經測量垂直於擴散區之該第一閘極層及該第N閘極層間之分離可被移除。此促進橋接導體的製造。
應瞭解，該序列內之閘極間隔的數目可取決於經形成之電路基本件的複雜性及需求變化。當N=3時及當N=5時本技術提供一特定優點，雖然其可用於包括至少藉由N=5+(i*4)(其中i係一正整數)給定之值的N之較大值。
應瞭解，該閘極層序列可能不足以形成在大多數情況下將會需要的電路基本件(電路單元)。因此，在一些實例佈局中一或多數另外閘極層係配置成鄰接該序列的至少一側。
熟習此項技術領域人士應瞭解，閘極層可依各種不同材料形成。本技術可有利地使用之特別適合閘極層材料係多晶矽及金屬。多晶矽閘極層在幾何大小之積體電路的生產中係普遍而金屬閘極係日漸普遍。
應瞭解橋接導體及跳接導體可藉由用於形成該佈局之製程依各種不同方式提供。提供此等元件的一合宜方法係作為一重疊閘極層之一第一金屬層的部分。
自另一態樣檢視，本發明提供一種形成一用於一積體電路之電路的方法，該方法包含以下步驟：形成一第一共線擴散區；形成一第二共線擴散區，其相對於該第一擴散區隔開及實質上平行該第一擴散區；形成N共線閘極層之一序列，其實質上彼此平行地配置且垂直於該第一擴散區及該第二擴散區，及各重疊該第一擴散區及該第二擴散區之一或兩者以形成閘極電極；其中該序列中之一第一閘極層重疊該第一擴散區以形成一閘極電極且不重疊該第二擴散區；該序列中之一下一(N-2)閘極層重疊該第一擴散區及該第二擴散區兩者以形成各自的閘極電極；及該序列中之一第N閘極層重疊該第二擴散區以形成一閘極電極且不重疊該第一擴散區；及更包含以下步驟形成一橋接導體，其電連接通過該等(N-2)閘極層之該第一閘極層及該第N閘極層而不電連接至該等(N-2)閘極層之至少一些閘極層。
本發明之以上及其他目的、特徵及優點將可自以下結合附圖讀取之說明性具體實施例的實施方式瞭解。
第2圖示意地說明一電路佈局，其係用於在一積體電路內形成一電路基本件或電路單元。應瞭解到除了第2圖中說明之佈局以外，將經常提供許多其他電路元件及佈局層。為了清楚緣故，已省略此等額外元件及層。電路32包括在一基材內形成之一第一擴散區34及一第二擴散區36-此等擴散區係具有不同擴散類型，即其一產生P型閘極及其一產生N型閘極。由多晶矽形成之閘極層垂直於擴散區34、36延伸且在所說明實例中係有重疊第一擴散區34之閘極層38、40、42及44。一閘極層46係提供僅重疊第二擴散區36。閘極層38、42及44重疊第一擴散區34及第二擴散區36兩者。最外部兩閘極層38及44係藉由實例顯示且非本技術之電路配置的部分。在閘極層38、40、42、44、46重疊擴散區34、36之處係形成閘極電極48、50、52、54、56、58、60、62。一具有L形之橋接導體64係形成以致電連接閘極層40及46及供應閘極信號至其。一閘極信號導體65提供控制信號至閘極層42。橋接導體64、閘極導體65及在以下圖式中所示之導體上的交錯指示一連接係自金屬之此第一層製成向下至下方閘極層或其他下方層。如第2圖所示自左至右橫越第一擴散區34，閘極電極50及52上之信號序列係「A」繼而為「B」。反之，在第二擴散區36上，當同樣地從左讀至右時，控制閘極電極60及58之信號係依次序「B」繼而為「A」。因此，閘極信號係在兩擴散區34、36間交錯耦合。
第2圖之配置仍消耗四多晶矽節距。因此，相較於第1圖之配置，(為了有關金屬層之供應的原因，其在65nm及以下之技術的目前世代中包括一跨越節距)。然而，在第2圖之配置中，閘極層係全部由純共線多晶矽形成。此係明顯較易於製造。
在第2圖之實例中，形成交錯耦合電路之芯部分的閘極層之序列包含三閘極間隔，即N=3。
第3圖說明另一實例之具體實施例。在此實例之具體實施例中，一第一擴散區66係形成為一單一鄰接擴散區。一第二擴散區係形成為兩第二擴散子區68、70。此等子區係經由一跳接連接72電連接，其可形成為閘極層上之第一金屬層的部分。一擴散區間隙係在兩第二擴散子區68、70間形成。
一第一閘極層76重疊第一擴散區66及於其上形成閘極電極78。第一閘極層76接著在第一擴散區及第二擴散區68、70間通過，穿過擴散區間隙74以在第二擴散區68、70之上延伸而不覆蓋第二擴散區68、70。第一閘極層76依此方法的延伸移除在垂直於第一閘極層76及第N閘極層80間之擴散區的方向中之分離。此允許一共線橋接導體82之使用。一閘極信號導體83提供控制信號至閘極層77。相較於第2圖之直線橋接導體64，此共線橋接導體82係較易於形成。在第二擴散區中形成一中斷以致提供擴散區間隙74之額外需求及形成跳接導體72之需求，係多於藉由起因於在第3圖中說明之配置內僅使用共線形式的增加容易製造所要補償的。應注意到第3圖的配置具有其中N=3之一閘極層序列。
第4圖說明類似於第2圖的另一實例具體實施例。在此實例具體實施例中，該序列已延伸至包括五閘極層且N=5。
依一類似方法，第5圖說明一類似於第3圖之具體實施例，其中該序列中之閘極層的數目再次延伸以致N=5。
在第2、3、4及5圖的實例具體實施例之各者中，應注意到閘極層係提供在閘極層之序列的各側處且此等另外之閘極層形成在擴散區上的額外閘極電極。依此方法，許多不同電路基本件(電路單元)可利用以上所述佈局技術形成，其允許信號之交錯耦合(在不同擴散區中切換其次序)而維持共線形式用於至少閘極層及視需要之橋接導體。
第6A、6B、6C及6D圖示意地說明可使用第2、3、4及5圖的佈局技術實施之實例電路的較高程度表示法。應瞭解到利用諸如第6A、6B、6C及6D圖中說明之信號「s」及「ns」的交錯耦合信號之電路的許多其他形式亦係可行。
第7圖說明一有關此技項術領域人士將熟悉第6圖的電路之Oiler路徑追蹤。此等Oiler路徑技術係用來提供在諸如第6A圖中說明的電路及如第2、3、4及5圖中說明的佈局配置間之更有效率的映對。尤其係可追蹤透過P型閘極的路徑及所注意之閘極信號。接著可將此等閘極信號的次序與在透過該電路之N型閘極中所需的閘極信號比較。若此等路徑利用閘極信號的相同序列，則可能對準該等閘極層及在相鄰擴散區間形成共同閘極層，其分別提供追蹤路徑中之閘極電極。
如第7圖中說明，用於第6A圖的電路之Oiler路徑追蹤顯示閘極信號的序列在兩層間係不相同，因為「ns」及「s」信號在兩路徑間次序係反轉。此係其中第1圖的技術已先使用之一交錯耦合狀況。然而，以目前技術，Oiler路徑追蹤可被分析及(在兩通過中)零插入控制信號的序列中(此等對應於在未形成一閘極電極之該處的一擴散區上之位置)以便相鄰路徑間之閘極信號對準地更好且因此可在相鄰擴散區中更有效率地執行。因此，依一形式之本技術可視為Oiler路徑分析的一修改形式，其中零被插入擴散區的閘極位置中，以致當一交錯耦合信號序列在擴散區(Oiler路徑)間被識別時在擴散區間對準閘極信號。
較高階具體實施例亦可能具有N之較高值。在一些具體實施例中，多晶矽之一或多數測試層可在嵌入閘極層的序列內之擴散區間延伸，但不形成閘極層的序列之部分。此協助符合其他設計需要，使得一閘極層不應藉由承載互補信號的相鄰閘極層毗鄰。在電路之交錯耦合區段的中間可能有任何組合且藉由基本模式限制。此等變化係有用且包括在本技術內。
第8圖示意地說明一具有三閘極層100、102及104之一中心序列的實例具體實施例，其交錯耦合類似於第3圖及亦使用平行於閘極層之局部互連層106、108、110及112。橫跨平行於擴散區的第8圖之電路的中心延伸之線係金屬層。
雖然本文中已參考附圖詳述本發明之說明性具體實施例，但應理解本發明不受限於該等精確具體實施例，且各種改變及修改可藉由熟習此項技術人士在其中產生效用，而不脫離如藉由隨附申請專利範圍所定義之本發明的範疇及精神。
2．．．第一擴散區
4．．．第二擴散區
6．．．閘極層
8．．．閘極層
10．．．閘極層
10'．．．閘極層
12．．．閘極層
14．．．閘極電極
16．．．閘極電極
18．．．閘極電極
20．．．閘極電極
22．．．閘極電極
24．．．閘極電極
26．．．閘極電極
28．．．閘極電極
30．．．橋接導體
32．．．電路
34．．．擴散區
36．．．第二擴散區
38．．．閘極層
40．．．閘極層
42．．．閘極層
44．．．閘極層
46．．．閘極層
48．．．閘極電極
50．．．閘極電極
52．．．閘極電極
54．．．閘極電極
56．．．閘極電極
58．．．閘極電極
60．．．閘極電極
62．．．閘極電極
64．．．橋接導體
65．．．閘極信號導體
66．．．第一擴散區
68．．．第二擴散子區
70．．．第二擴散子區
72．．．跳接連接
74．．．擴散區間隙
76．．．第一閘極層
78．．．閘極電極
80．．．第N閘極層
82．．．共線橋接導體
83．．．閘極信號導體
100．．．閘極層
102．．．閘極層
104．．．閘極層
106．．．局部互連層
108．．．局部互連層
110．．．局部互連層
112．．．局部互連層
第1圖示意地說明一已知電路佈局；
第2圖示意地說明一電路佈局，其允許於不同擴散區上形成之閘極電極間的交錯耦合信號而維持共線閘極層；
第3圖係一其中可使用一共線橋接導體之另一實例的具體實施例；
第4圖係其中在第2圖之閘極層的該序列內之閘極層的數目已增加之另一實例的具體實施例；
第5圖係其中允許一共線橋接導體之第4圖的具體實施例之變動的另一具體實施例；
第6A、6B、6C及6D圖係可能需求用如先前討論之積體電路佈局形成之實例交錯耦合電路的一較高程度之表示法；
第7圖說明如何可調適Oiler路徑追蹤技術以產生利用本技術之佈局模式；及
第8圖示意地說明一具有三閘極層之一中心序列的實例之具體實施例，其具有類似於第3圖之交錯耦合且亦使用平行於閘極層之局部互連層。
32．．．電路
34．．．擴散區
36．．．第二擴散區
38．．．閘極層
40．．．閘極層
42．．．閘極層
44．．．閘極層
46．．．閘極層
48．．．閘極電極
50．．．閘極電極
52．．．閘極電極
54．．．閘極電極
56．．．閘極電極
58．．．閘極電極
60．．．閘極電極
62．．．閘極電極
64．．．橋接導體
65．．．閘極信號導體
66．．．第一擴散區
Claims (16)
- 一種用於一積體電路之電路，該電路包含：一第一共線擴散區；一第二共線擴散區，其相對於該第一擴散區隔開及實質上平行於該第一擴散區；一N共線閘極層之序列，其實質上彼此平行地配置且垂直於該第一擴散區及該第二擴散區，及各覆蓋該第一擴散區及該第二擴散區之一或兩者以形成閘極電極；其中該序列中之一第一閘極層，其覆蓋該第一擴散區以於其間形成一閘極電極及不覆蓋該第二擴散區；該序列中之一下一(N-2)閘極層，其覆蓋該第一擴散區及該第二擴散區兩者以形成各自的閘極電極；及該序列中之一第N閘極層，其覆蓋該第二擴散區以於其間形成一閘極電極及不覆蓋該第一擴散區；及更包含一橋接導體，其電連接通過該等(N-2)閘極層之該第一閘極層及該第N閘極層而不電連接至該等(N-2)閘極層之至少一些閘極層。
- 如申請專利範圍第1項所述之電路，其中該第一擴散區及該第二擴散區各係一單一鄰接擴散區。
- 如申請專利範圍第2項所述之電路，其中該橋接導體包括一第一部分，其實質上平行於該第一擴散區及該第二擴散區；及一第二部分，其實質上垂直於該第一擴散區及該第二擴散區及一第二部分。
- 如申請專利範圍第1項所述之電路，其中該第二擴散區包含兩第二擴散子區，其係藉由一擴散區間隙分離及藉由一跳接導體電連接。
- 如申請專利範圍第4項所述之電路，其中該第一閘極層延伸穿過該擴散區間隙以致不覆蓋該兩第二擴散子區。
- 如申請專利範圍第4項所述之電路，其中該第一擴散區係一單一鄰接擴散區且該第N閘極層不覆蓋該第一擴散區。
- 如申請專利範圍第5項所述之電路，其中該橋接導體包含一共線橋接導體，其實質上平行於該第一擴散區及該第二擴散區，且電連接該第N閘極層與延伸穿過該擴散區間隙的該第一閘極層之一部分。
- 如申請專利範圍第1項所述之電路，其中N=3。
- 如申請專利範圍第1項所述之電路，其中N=5。
- 如申請專利範圍第1項所述之電路，其中N=5+(i*4)，其中i係一正整數。
- 如申請專利範圍第1項所述之電路，該電路包含一或多數另外的閘極層，其係配置成鄰接該序列的至少一側，該一或多數另外的閘極層彼此平行地配置且垂直於該第一擴散區及該第二擴散區，及各覆蓋該第一擴散區及該第二擴散區兩者以形成閘極電極。
- 如申請專利範圍第1項所述之電路，其中該等閘極層係由多晶矽形成。
- 如申請專利範圍第1項所述之電路，其中該等閘極層係由金屬形成。
- 如申請專利範圍第1項所述之電路，其中該橋接導體係覆蓋該等閘極層之一第一金屬層的部分。
- 如申請專利範圍第4項所述之電路，其中該跳接導體係覆蓋該等閘極層之一第一金屬層的部分。
- 一種形成一用於一積體電路之電路的方法，該方法包含以下步驟：形成一第一共線擴散區；形成一第二共線擴散區，其相對於該第一擴散區隔開及實質上平行該第一擴散區；形成N共線閘極層之一序列，其實質上彼此平行地配置且垂直於該第一擴散區及該第二擴散區，及各覆蓋該第一擴散區及該第二擴散區之一或兩者以形成閘極電極；其中該序列中之一第一閘極層覆蓋該第一擴散區以形成一閘極電極且不覆蓋該第二擴散區；該序列中之一下一(N-2)閘極層覆蓋該第一擴散區及該第二擴散區兩者以形成各自的閘極電極；及該序列中之一第N閘極層覆蓋該第二擴散區以在其間形成一閘極電極且不覆蓋該第一擴散區；及更包含以下步驟形成一橋接導體，其電連接通過該等(N-2)閘極層之該第一閘極層及該第N閘極層而不電連接至該等(N-2)閘極層之至少一些閘極層。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/285,795 US7960759B2 (en) | 2008-10-14 | 2008-10-14 | Integrated circuit layout pattern for cross-coupled circuits |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201015689A TW201015689A (en) | 2010-04-16 |
| TWI469305B true TWI469305B (zh) | 2015-01-11 |
Family
ID=42098083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW98128536A TWI469305B (zh) | 2008-10-14 | 2009-08-25 | 交錯耦合電路的積體電路佈局模式 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7960759B2 (zh) |
| CN (1) | CN101728387B (zh) |
| TW (1) | TWI469305B (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2614364A1 (en) * | 2010-09-10 | 2013-07-17 | Hitachi Chemical Co., Ltd. | Individually addressable band electrode arrays and methods to prepare the same |
| US8741763B2 (en) * | 2012-05-07 | 2014-06-03 | Globalfoundries Inc. | Layout designs with via routing structures |
| US9767248B2 (en) | 2014-09-18 | 2017-09-19 | Samsung Electronics, Co., Ltd. | Semiconductor having cross coupled structure and layout verification method thereof |
| US10026661B2 (en) | 2014-09-18 | 2018-07-17 | Samsung Electronics Co., Ltd. | Semiconductor device for testing large number of devices and composing method and test method thereof |
| US9704862B2 (en) | 2014-09-18 | 2017-07-11 | Samsung Electronics Co., Ltd. | Semiconductor devices and methods for manufacturing the same |
| US9811626B2 (en) | 2014-09-18 | 2017-11-07 | Samsung Electronics Co., Ltd. | Method of designing layout of semiconductor device |
| US10095825B2 (en) | 2014-09-18 | 2018-10-09 | Samsung Electronics Co., Ltd. | Computer based system for verifying layout of semiconductor device and layout verify method thereof |
| KR102254031B1 (ko) | 2014-10-10 | 2021-05-20 | 삼성전자주식회사 | 반도체 소자 및 이의 제조 방법 |
| US10114918B2 (en) | 2016-01-27 | 2018-10-30 | Arm Limited | Physical placement control for an integrated circuit based on state bounds file |
| US10373962B2 (en) * | 2017-05-26 | 2019-08-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device including trimmed-gates and method for generating layout of same |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5223733A (en) * | 1988-10-31 | 1993-06-29 | Hitachi, Ltd. | Semiconductor integrated circuit apparatus and method for designing the same |
| US5684311A (en) * | 1994-05-10 | 1997-11-04 | Texas Instruments Incorporated | Base cell for BiCMOS and CMOS gate arrays |
| US6144241A (en) * | 1997-07-02 | 2000-11-07 | Pericom Semiconductor Corp. | Versatile gate-array cell with interstitial transistors for compact flip-flops with set or clear |
| US20040089881A1 (en) * | 2002-10-31 | 2004-05-13 | Yamaha Corporation | Semiconductor integrated circuit device and its manufacture using automatic layout |
| US6800883B2 (en) * | 2000-09-21 | 2004-10-05 | Matsushita Electric Industrial Co., Ltd. | CMOS basic cell and method for fabricating semiconductor integrated circuit using the same |
| US20080105904A1 (en) * | 2004-03-19 | 2008-05-08 | Matsushita Electric Industrial Co., Ltd. | Method for variability constraints in design of integrated circuits especially digital circuits which includes timing closure upon placement and routing of digital circuit or network |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7638822B1 (en) * | 2007-01-03 | 2009-12-29 | Xilinx, Inc. | Memory cell with single-event-upset tolerance |
-
2008
- 2008-10-14 US US12/285,795 patent/US7960759B2/en active Active
-
2009
- 2009-08-25 TW TW98128536A patent/TWI469305B/zh active
- 2009-10-14 CN CN2009102042243A patent/CN101728387B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5223733A (en) * | 1988-10-31 | 1993-06-29 | Hitachi, Ltd. | Semiconductor integrated circuit apparatus and method for designing the same |
| US5684311A (en) * | 1994-05-10 | 1997-11-04 | Texas Instruments Incorporated | Base cell for BiCMOS and CMOS gate arrays |
| US6144241A (en) * | 1997-07-02 | 2000-11-07 | Pericom Semiconductor Corp. | Versatile gate-array cell with interstitial transistors for compact flip-flops with set or clear |
| US6800883B2 (en) * | 2000-09-21 | 2004-10-05 | Matsushita Electric Industrial Co., Ltd. | CMOS basic cell and method for fabricating semiconductor integrated circuit using the same |
| US20040089881A1 (en) * | 2002-10-31 | 2004-05-13 | Yamaha Corporation | Semiconductor integrated circuit device and its manufacture using automatic layout |
| US20080105904A1 (en) * | 2004-03-19 | 2008-05-08 | Matsushita Electric Industrial Co., Ltd. | Method for variability constraints in design of integrated circuits especially digital circuits which includes timing closure upon placement and routing of digital circuit or network |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101728387A (zh) | 2010-06-09 |
| US7960759B2 (en) | 2011-06-14 |
| CN101728387B (zh) | 2013-08-07 |
| US20100090260A1 (en) | 2010-04-15 |
| TW201015689A (en) | 2010-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI469305B (zh) | 交錯耦合電路的積體電路佈局模式 | |
| CN104699349B (zh) | 一种阵列基板及其制作方法、显示面板 | |
| CN102623397B (zh) | 显示面板的阵列基板结构及其制作方法 | |
| CN103488330B (zh) | 触摸屏面板 | |
| CN100492142C (zh) | 阵列基板及其制造方法 | |
| WO2018152923A1 (zh) | 触控面板及其制作方法、触控显示屏 | |
| TW201340181A (zh) | 觸控面板及其觸碰感應層的製造方法 | |
| TWI451105B (zh) | 觸控面板及其製造方法 | |
| TWI489361B (zh) | 觸控面板及其製造方法 | |
| KR102229409B1 (ko) | 가열되는 감지 층을 가진 가스 센서 | |
| TW201447450A (zh) | 觸控顯示面板及其製造方法 | |
| US10642424B2 (en) | Capacitive sensor element and method for the production thereof | |
| CN108254952B (zh) | 内嵌式(in-cell)触控显示面板 | |
| US8614515B2 (en) | Wiring method for semiconductor integrated circuit, semiconductor-circuit wiring apparatus and semiconductor integrated circuit | |
| CN104182103A (zh) | 触控面板 | |
| US20160117027A1 (en) | Touch screen panel and manufacturing method thereof | |
| TW201214670A (en) | Dynamic array architecture | |
| US20080042919A1 (en) | Field effect transistor and a linear antenna switch arm | |
| TWI598790B (zh) | 觸控模組及其製造方法 | |
| TWI756952B (zh) | 電子裝置 | |
| JP2010008357A (ja) | 磁気センサ | |
| TWI640910B (zh) | 顯示面板、電容式觸控電路及其製法 | |
| KR20160103276A (ko) | 반도체 장치의 전원 라인 배치구조 | |
| CN118655994A (zh) | 触控面板及其修复方法、显示面板、显示装置 | |
| JP2007165619A (ja) | 半導体集積回路 |