TWI469345B

TWI469345B - A field effect transistor using an oxide semiconductor, and a method for manufacturing the same

Info

Publication number: TWI469345B
Application number: TW97148190A
Authority: TW
Inventors: 矢野公規; 川嶋浩和; 井上一吉; 笘井重和; 笠見雅司
Original assignee: 出光興產股份有限公司
Priority date: 2007-12-13
Filing date: 2008-12-11
Publication date: 2015-01-11
Also published as: CN103258857A; CN103258857B; US8981369B2; KR20100094509A; JPWO2009075281A1; TW200937638A; JP2014029032A; US20100289020A1; KR101518091B1; CN101897031A; WO2009075281A1; JP5829659B2; US8384077B2; US20130146452A1; CN101897031B

Description

使用氧化物半導體之場效型電晶體及其製造方法

發明領域

本發明係有關於將氧化物半導體膜使用於通道層之場效型電晶體及其製造方法。

發明背景

薄膜電晶體(TFT)等之場效型電晶體係作為半導體記憶積體電路的單位電子元件、高頻信號增幅元件、液晶驅動用元件等而廣泛地被使用，是目前最被實用化的電子裝置。

其中，近年來隨著顯示裝置的顯著發展，液晶顯示裝置(LCD)、電致發光顯示裝置(EL)、場發射型顯示器(FED)等的各種顯示裝置中，作為施加驅動電壓於顯示元件來驅動顯示裝置開關元件，多半使用TFT。

作為場效型電晶體之主要部件的半導體層(通道層)的材料，矽半導體化合物是最為廣泛使用的。需要高速動作的高頻增幅元件或積體電路用元件等，一般使用矽單結晶。另一方面，液晶驅動用元件等因為有大面積化的需求，而使用非晶性矽半導體(非晶矽)。

例如，作為TFT，其在玻璃等的基板上，具有將閘極電極、閘極絕緣層、氫化非晶矽(a-Si：H)等的半導體層、源極及汲極電極予以積層的逆交錯構造。該TFT小至作為影像感測器，一直到使用作為大面積裝置領域中的代表主動陣列型的液晶顯示器之平面顯示器等的驅動元件。其等之用途隨著使用習知非晶矽者的高機能化，也要求運作的高速化。

目前，作為驅動顯示裝置的開關元件，以使用矽系半導體膜的元件為主流，原因除了是因為矽薄膜的安定性、加工性良好之外，也因為開關速度快等種種的性能良好之故。且，如此之矽系薄膜一般藉由化學蒸氣沈積法(CVD)來製造。

順道一提，結晶性的矽系薄膜在進行結晶化時，例如，800℃以上的高溫是必要的，構成於玻璃基板上或有機物基板上是困難的。因此，只能形成於矽晶片或石英等之耐熱性高的高價基板，又，在製造時，有需要大量能量與步驟數的問題。

又，結晶性的矽系薄膜，一般TFT元件構造被限定於頂閘極構造，因此，遮罩枚數的減少等之降低成本是困難的。

另一方面，非晶矽之薄膜雖可在較低溫下形成，相較於結晶性者之開關速度較慢，因此，在使用作為驅動顯示裝置之開關元件時，而有無法跟隨高速的動畫顯示的情形。

又，半導體活性層若照射到可見光，則會表現出導電性，而產生電流的洩漏而有造成失誤之虞等，亦有作為開關元件之性能劣化的問題。因此，已知有設置用來阻斷可見光的遮光層之方法。例如金屬薄膜係使用來作為遮光層。

然而，若設置由金屬薄膜所形成的遮光層，不僅步驟會增加，由於會變成具有浮動電位之故，而有必要將遮光層設置為接地級，此時也有發生所謂寄生電容的問題。

具體而言，解析度為VGA的液晶電視，可使用移動率為0.5~1cm² /Vs的非晶矽，但是若解析度為SXGA、UXGA、QXGA或此等級以上，則要求2cm² /Vs以上的移動率。又，若為了提高畫質而提高驅動頻率，則需要更高的移動率。

又，由於有機EL顯示器變成是由電流驅動之故，使用因直流應力(DC stress)而特性改變的非晶矽，則會有因長時間使用產生畫質低下的問題。

另外，若將結晶矽使用於該等用途，則無法因應大面積的產品，且由於需要高溫熱處理，而有製造成本變成的問題。

如此之狀況下，近年來，較矽系半導體薄膜更為安定性優異者之使用氧化物之氧化物半導體薄膜倍受矚目。

例如，專利文獻1中，記載使用氧化鋅作為半導體層的TFT。

然而，該半導體層的場效移動率為1cm² /V‧sec的低值，開關比(on-off ratio)也很小。此外，由於容易產生電流洩漏的現象，產業上的實用化是困難的。又，關於含有使用氧化鋅結晶質的氧化物半導體，雖然有許多的研究在進行，在使用產業上一般所進行的濺鍍法進行成膜時，有以下的問題。

即，移動率低、開關比低、電流洩漏大、夾止(pinch-off)不明確、容易變成常開型(normally on)等，而使得TFT的性能有變低之虞。又，由於耐藥品性不良，而有溼式蝕刻困難等製造過程或使用環境之限制。且，為提高性能而有高壓力下成膜的必要，而有成膜速度變慢，必需在700℃以上進行高溫處理等工業上的問題。又，使用底閘極(Bottom Gate)構造，有電解移動率等的TFT性能不良的問題，為提高性能，有必需使用頂閘極的構造，而有必要將膜厚形成為50nm以上等的TFT元件構造上的限制。

為了解決此種問題，已對於使用由氧化銦與氧化鋅所形成的非晶質之氧化物半導體膜的TFT進行研究(專利文獻2參照)。

但，該氧化物半導體膜在作為電晶體時，有關電流高、難以得到開關比等的問題點。

又，如專利文獻3所記載者，以往，將研究作為透明導電膜之含有銦、鋅及鎵元素的複合氧化物，研究應用在TFT之上(非專利文獻1參照)。

然而，關於使用由該複合氧化物所形成的半導體膜之TFT，在抑制成小的S值、減少因應力所產生的臨界值偏移(threshold valve shift)，需要施加相當的熱歷程(例如，350℃以上的高溫下，進行1小時以上的熱處理等)。又，亦有容易受到光或大氣等的周圍影響的問題。

專利文獻1：日本特開2003-86808號公報

專利文獻2：US2005/0199959

專利文獻3：日本特開2000-44236號公報

非專利文獻1：由Kim及Chang Jung等人於2006年電子裝置會刊(Electron Devices Meeting 2006. IEDM ’06. International；ISBN：1-4244-0439-8)所發表之用於主動陣列有機發光二極體顯示器應用之高穩定性Ga₂ O₃ -In₂ O₃ -ZnO的薄膜電晶體(Highly Stable Ga₂ O₃ -In₂ O₃ -ZnO TFT for Active-Matrix Organic Light-Emitting Diode Display Application)。

本發明係為有鑑於上述之情事而作成者，而目的是提供移動率高、S值低的場效型電晶體。

又，本發明的目的亦提供藉由低溫或短時間的熱歷程亦能得到良好性能之場效型電晶體的製造方法。

發明概要

藉由本發明，提供以下的場效型電晶體等。

1.一種場效型電晶體，其於基板上至少具有半導體層、半導體層之保護層、源極電極、汲極電極、閘極絕緣膜、閘極電極；前述源極電極與前述汲極電極係透過前述半導體層相連接；前述閘極電極與前述半導體層之間具有前述閘極絕緣膜；於前述半導體層的至少一面側上具有前述保護層；前述半導體層係由含有下述式(1)~(3)之原子比的In(銦)元素、Zn(鋅)元素及Ga(鎵)元素之複合氧化物所形成者，

In/(In+Zn)=0.2~0.8　(1)

In/(In+Ga)=0.59~0.99　(2)

Zn/(Ga+Zn)=0.29~0.99　(3)。

2.如第1項之場效型電晶體，其中前述複合氧化物又滿足下述式(4)之原子比，

Ga/(In+Zn+Ga)=0.01~0.2　(4)。

3.如第1或2項之場效型電晶體，其中前述半導體層係非晶質膜，前述半導體層之非定域能級(non-localized level)之能寬(energy width；E₀ )係為14meV以下。

4.如第1~3項中任一項之場效型電晶體，其中前述半導體層係非晶質膜，且維持氧化銦之方鐵錳礦構造的共脊構造(ridge sharing structure)之至少一部份。

5.如第1~4項中任一項之場效型電晶體，其中場效移動率係1cm² /Vs以上，開關比係10⁶ 以上，關電流係1pA以下，S值係0.8V/dec以下，臨界電壓係0V以上、10V以下，在50℃下施加10μA的直流電壓100小時前後的臨界電壓偏移量係1.5V以下。

6.如第1~5項中任一項之場效型電晶體，其具有將前述半導體層予以遮光的構造。

7.如第1~6項中任一項之場效型電晶體，其中前述半導體層之保護層係非晶質氧化物或非晶質氮化物。

8.如第1~7項中任一項之場效型電晶體，其中前述源極電極、前述汲極電極及前述閘極電極之至少一者係由含銅之合金所形成者。

9.如第1~8項中任一項之場效型電晶體，其中前述半導體層與前述源極電極、前述汲極電極及前述閘極電極三者中至少一者之間係具有接觸層。

10.如第1~9項中任一項之場效型電晶體，其中前述半導體層與前述閘極絕緣膜之間、及/或前述半導體層與前述保護層之間，具有較前述半導體層電阻高的氧化物電阻層。

11.如第1~10項中任一項之場效型電晶體，其中前述半導體層又含有100~10000原子ppm的選自於由Sn(錫)、Ge(鍺)、Si(矽)、Ti(鈦)、Zr(鋯)及Hf(鉿)所組成之群的1個以上的元素。

12.一種場效型電晶體之製造方法，該場效型電晶體係如第1~11項中任一項之場效型電晶體，該製造方法係包含：

半導體層的成膜步驟，其使用複合氧化物的燒結靶，藉由直流(DC)濺鍍或交流(AC)濺鍍來進行半導體層的成膜；

熱處理步驟，其在形成前述半導體層與該半導體層之保護層之後，在70~350℃下進行熱處理。

13.一種液晶顯示器或有機電致發光顯示器，其使用如第1~11項中任一項之場效型電晶體。

14.一種由複合氧化物所形成之氧化物半導體用的燒結靶，該複合氧化物係含有下述式(1)~(3)之原子比的In(銦)元素、Zn(鋅)元素及Ga(鎵)元素，

In/(In+Zn)=0.2~0.8　(1)

In/(In+Ga)=0.59~0.99　(2)

Zn/(Ga+Zn)=0.29~0.99　(3)。

15.如第14項之由複合氧化物所形成之氧化物半導體用燒結靶，其又含有100~10000原子ppm的選自於由Sn(錫)、Ge(鍺)、Si(矽)、Ti(鈦)、Zr(鋯)及Hf(鉿)所組成之群的1個以上的元素。

藉由本發明，可得到移動率高、S值低的場效型電晶體。又，可在低溫或短時間的熱歷程下，製造場效型電晶體。

圖式簡單說明

第1圖係本發明之一實施形態之場效型電晶體的概略截面圖。

第2圖係場效型電晶體1的概略俯視圖。

第3圖係本發明之其他實施形態之場效型電晶體的概略截面圖。

第4圖係本發明之其他實施形態之場效型電晶體的概略截面圖。

第5圖係本發明之其他實施形態之場效型電晶體的概略截面圖。

第6圖係本發明之其他實施形態之場效型電晶體的概略截面圖。

第7圖係本發明之其他實施形態之場效型電晶體的概略截面圖。

第8圖係顯示轉移特性(transfer curve)例的圖式，第8(a)圖為遲滯後現象較少的例子，第8(b)圖為具有遲滯後現象的例子。

第9圖係由比較例2等所製作之場效型電晶體的概略截面圖。

第10圖係由實施例21及實施例22所製作之半場效型電晶體的概略截面圖。

第11圖係由實施例23及實施例24所製作之半場效型電晶體的概略截面圖。

較佳實施例之詳細說明

本發明之場效型電晶體於基板上，至少具有半導體層、半導體層之保護層、源極電極、汲極電極、閘極絕緣膜、閘極電極。

第1圖係本發明之一實施形態之場效型電晶體的概略截面圖。

場效型電晶體1中，在具有熱氧化膜11之矽基板10上，閘極電極12係形成為條狀。具有用以覆蓋該閘極電極12之閘極絕緣膜13。又，於該閘極絕緣膜13上且於閘極電極12上，形成有半導體層14(活性層)。

與閘極電極12垂直方向上的源極電極15係與半導體層14的一端部14a相連接。又，汲極電極16係與另一端部14b相連接，該另一端部係與半導體層14的一端部14a相面對。

保護層17係形成為用以覆蓋半導體層14、源極電極15及汲極電極16。

第2圖係顯示閘極電極12、半導體層14、源極電極15及汲極電極16的位置關係的概略俯視圖。為了方便位置關係之可視化，有省略一部份的部件。

本發明之場效型電晶體之特徵在於：該場效型電晶體具有半導體層之保護層。若沒有半導體層之保護層，在真空中或低壓下，半導體層的表面層中的氧會脫離，關電流會變高，臨界電壓會有變成負值之虞。又，在大氣下也會受到濕度等周圍之影響，臨界電壓等的電晶體特性的變化會有變大之虞。

又，本發明中，半導體層的特徵在於：該半導體層係由含有下述式(1)~(3)之比率(原子比)之In(銦)元素、Zn(鋅)元素及Ga(鎵)元素的複合氧化物所形成者。

In/(In+Zn)=0.2~0.8　(1)

In/(In+Ga)=0.59~0.99　(2)

Zn/(Ga+Zn)=0.29~0.99　(3)

藉由使用上述之複合氧化物來形成半導體層，可得到移動率高、S值低的場效型電晶體。又，在低溫或短時間的熱歷程下，亦可形成具有高性能的場效型電晶體。

上述式(1)中，若In的比率小於0.2，則會有移動率變低、S值變大、耐濕性變差、對於酸或鹼等的耐藥品性變差之虞。另一方面，若In的比率大於0.8，則會有關電流或閘極漏電電流變大、S值變大、臨界值變負而變成常開型之顧慮。

In/(In+Zn)較佳是0.3~0.75，更佳是0.35~0.7。

上述式(2)中，若In的比率小於0.59，則會有移動率變低、S值變大、臨界電壓變高之虞。另一方面，若In的比率大於0.99，則會有關電流或閘極漏電電流變大、臨界值變負而變成常開型、臨界電壓之偏移變大之虞。

In/(In+Ga)較佳是0.6~0.98，更佳是0.65~0.98，特別佳是0.7~0.97。

上述式(3)中，若Zn之比率小於0.29，則會有移動率變低、S值變大、為了使其安定而變成需要進行高溫或長時間之熱處理、而有溼式蝕刻速度變慢之虞。另一方面，若Zn之比率大於0.99，則會有移動率變低、S值變大、熱安定性或耐熱性變差、耐濕性變差、對於酸或鹼等的耐藥品性變差、臨界電壓之偏移變大之虞。

Zn/(Ga+Zn)較佳是0.45~0.98，更佳是0.6~0.98，特別佳是0.7~0.97。

本發明中，半導體層又以滿足下述式(4)之比率(原子比)為較佳。

Ga/(In+Zn+Ga)=0.01~0.2　(4)

上述式(4)中，若Ga之比率大於0.2，則會有S值變大、移動率變低、臨界電壓變大之虞。另一方面，若Ga之比率小於0.01，則會有熱安定性或耐熱性變差、耐濕性變差、對酸或鹼等的耐藥品性變差、臨界電壓之偏移變大之虞。

為了降低S值且提高開關比，Ga/(In+Zn+Ga)較佳是0.01~0.05，特別佳是0.02~0.05。

又，為了抑制臨界電壓之偏移且提高開關比，較佳是0.05~0.2，更佳是0.05~0.12，特別佳是0.05~0.1。

又，特別佳是，半導體層可依據用途，分別滿足下述式(5)或(6)之比率(原子比)。

In/(In+Zn+Ga)=0.3~0.5　(5)

In/(In+Zn+Ga)=0.5~0.7(不含0.5)　(6)

上述式(5)之比率係可容易降低關電流而提高開關比。又，成膜條件或後處理條件之邊限也是寬的。若滿足上述式(6)之比率，則可提高移動率、減小臨界電壓。

本發明之場效型電晶體的構造並不限於第1圖所示之場效型電晶體1。例如，可舉例為下列第3圖~第7圖所示之構造。

第3圖係本發明之其他實施形態之場效型電晶體的概略截面圖。場效型電晶體2係構造成在半導體層14上，積層了保護層21。其他的部份則與上述場效型電晶體1相同。

第4圖係顯示頂閘極型之場效型電晶體的例子的概略截面圖。

場效型電晶體3中，基板30上形成有源極電極35及汲極電極36，且設置有半導體層34，用以覆蓋源極電極35及汲極電極36之間隙及該等電極的一部份。接著，閘極電極32係以閘極絕緣膜33界於其間而形成於半導體層34上。

電晶體3中，基板30係作為保護層37的角色。

另，保護層係如第1圖及3所示之電晶體，以利用於底閘極型構造為較佳。底閘極型之電晶體若無保護層，則半導體層的主要部分會露出來，因此保護層之效果較大。

本發明之場效型電晶體中，較佳是具有將半導體層予以遮光的構造(例如，遮光層)。

第5圖係本發明之其他實施形態之場效型電晶體的概略截面圖。為了將半導體層14予以遮光，場效型電晶體4係於保護層17上具有遮光層22。其他的部份則與上述場效型電晶體1相同。另，基板10側的閘極電極12係具有遮光層的功能。

若無遮光構造，則半導體層14上有光照射時，載電子(carrier electron)會被激發，而有關電流變高之虞。

遮光層形成於半導體層的上部或下部皆無所謂，但是以形成於上部及下部兩者為較佳。又，遮光層也可以兼作為閘極絕緣膜或黑矩陣(black matrix)等。若遮光層只設置在單側，則為使光線不會照射到無遮光層之側，在構造上必需下一番功夫。

本發明之場效型電晶體中，半導體層與源極電極、汲極電極及閘極電極三者之至少一者之間，以具有接觸層為較佳。

第6圖係本發明之其他實施形態之場效型電晶體的概略截面圖。場效型電晶體5係在半導體層14與源極電極15之間、及半導體層14與汲極電極16之間，各別具有接觸層23。其他結構係與上述場效型電晶體1相同。

另，接觸層亦可藉由改質半導體層14的端部來形成。

該電晶體係將半導體層的端部14a、14b改質，而形成接觸層23’。

以下說明關於本發明之場效型電晶體的構成部件。

1.基板

無特別的限制，可使用本技術分野中所知之物。例如，可使用矽酸鹼系玻璃、無鹼玻璃、石英玻璃等的玻璃基板、矽基板、壓克力塑膠、聚碳酸酯、聚萘二甲酸乙二酯(polyethylene naphthalate；PEN)等的樹脂基板、聚對苯二甲酸乙二酯(PET)、聚醯胺等的高分子膜基材等。

基板或基材的厚度一般為0.1~10mm，較佳是0.3~5mm。玻璃基板的情況是以經過化學強化或熱強化者為較佳。

在要求透明性或平滑性的情況下，較佳是玻璃基板、樹脂基板，尤其以玻璃基板為更佳。在要求輕量化的情況下，則以樹脂基板或高分子基材為較佳。

2.半導體層

半導體層係如上述之含有滿足上述式(1)~(3)之比率的In(銦)元素、Zn(鋅)元素及Ga(鎵)元素的複合氧化物所形成者，較佳是滿足式(1)~(4)之比率。

如此之半導體層可使用例如滿足上述式(1)~(3)或式(1)~(4)之比率的靶形成薄膜，來製作該半導體層。

靶係以例如含有滿足上述的元素比率的氧化銦、氧化鋅及氧化鎵的混合粉體作為原料。使用球磨機等設備將原料粉體進行微粉體化之後，可藉由將其燒製成形為靶狀等來製作該靶。

另，所使用的原料粉體亦可將靶的邊料或使用過的靶等之含高純度氧化銦之廢料進行回收所製造者。特別是，由ITO靶所回收者，因其適度含有作為不純物的Sn(錫)，因此較佳。氧化銦的回收可使用日本特開2002-069544號所記載的方法等及已知的方法進行。

又，較佳是，該原料含有100~10000原子ppm之選自於由Sn(錫)、Ge(鍺)、Si(矽)、Ti(鈦)、Zr(鋯)及Hf(鉿)所組成之群的1個以上的元素，而添加該1個以上的元素至該原料。

各原料粉的純度一般是99.9%(3N)以上，較佳是99.99%(4N)以上，更佳是99.995%以上，特別佳是99.999%(5N)以上。若各原料粉的純度少於99.9%(3N)，則會有因不純物而導致有半導體特性變差、信頼性變差等之虞。

關於原料粉，較佳是，氧化銦粉的比表面積為8~10m² /g、氧化鎵粉的比表面積為5~10m² /g、氧化鋅粉的比表面積為2~4m² /g。或，較佳是，氧化銦粉的中號(median size)為1~2μm，氧化鎵粉的中號為1~2μm，氧化鋅粉的中號為0.8~1.6μm。

另，較佳是使用氧化銦粉的比表面積與氧化鎵粉的比表面積幾乎相同的粉末。藉此，可更有效率的粉碎混合。具體而言，較佳是，比表面積的差在5m² /g以下。若比表面積差距太大，無法有效率的進行粉碎混合，會有在燒結體中殘留氧化鎵粒子的情形。

例如，使用濕式介質攪拌磨粉機，將混合粉體進行混合粉碎。此時，較佳是粉碎成：相較原料混合粉體的比表面積，粉碎後的比表面積更增加了1.5~2.5m² /g，或粉碎後的平均中號係為0.6~1μm。藉由使用調整為如此之原料粉，完全不需要預燒步驟，就可以得到高密度之氧化物燒結體。又，亦不需要還原步驟。

另，若原料混合粉體的比表面積的增加量少於1.0m² /g或粉碎後的原料混合粉的平均中號超過1μm，會有燒結密度無法完全變大的情況。另一方面，若是原料混合粉體的比表面積的增加量超過3.0m² /g或粉碎後的平均中號少於0.6μm，則由粉碎時的粉碎器機等而來的污染(不純物混入量)會有增加的情況。

此處，各粉體的比表面積係使用BET法所測定之值。各粉體的粒度分布的中號係使用粒度分布計所測定之值。該等值係可藉由乾式粉碎法、濕式粉碎法等將粉體粉碎來進行調整。

使用噴霧乾燥機等將粉碎步驟後的原料進行乾燥之後而進行成形。成形可採用已知的方法，例如，加壓成形法、冷靜水壓加壓法。

接著，將所得成形物進行燒結而得到燒結體。燒結較佳是在1200~1600℃燒結2~20小時，更佳是在1250~1400℃。若小於1200℃未満，則無法提高密度，又，若超過1600℃，會有鋅蒸發、燒結體的組成產生變化、靶的平均結晶粒徑變得過大、因蒸發而使得燒結體中產生孔隙(空隙)的情況。

又，燒結係可藉由流通氧而在氧氛圍下進行燒結，或是在加壓下進行燒結。藉此，可抑制鋅的蒸發，而可得到無孔隙(無空隙)之燒結體。

藉此所製得之燒結體由於密度較高，使用時發生結核(nodule)或結粒(particle)的情形較少，因此，可製作膜特性優異之氧化物半導體膜。

氧化物燒結體係藉由施加研磨等的加工而形成靶。具體而言，例如，使用平面磨床將燒結體進行研磨，使表面粗糙度Ra為5μm以下。且，對於靶之濺鍍面施加鏡面加工，使得平均表面粗糙度Ra為1000埃以下亦可。該鏡面加工(研磨)係可使用機械研磨、化學研磨、機械化學研磨(機械研磨與化學研磨之併用)等之已知研磨技術。例如，可藉由下列方式獲得：使用固定研磨粒拋光機(拋光液：水)，在＃2000以上的參數下進行拋光，或使用遊離研磨粒研磨具(研磨材：SiC糊漿等)進行研磨後，將研磨材換成鑽石糊進行研磨。如此之研磨方法並無特別的限定。

藉由將所得之靶結合至冷卻板(bucking plate)，而可裝設於各種成膜裝置來使用。成膜法可舉例為，例如，濺鍍法、脈衝雷射蒸鍍(PLD；Pulsed Laser Deposition)法、真空蒸鍍法、離子鍍法等。

另，靶之清洗處理，可使用氣流清洗或流水清洗等。以氣流除去異物時，由噴嘴側以集塵器進行吸氣，可有效的除去異物。

除了氣流清洗或流水清洗之外，亦可進行超音波清洗等。在頻率25~300KHz之間使被清洗物多重振動的方式進行超音波清洗是有效的。例如，在頻率25~300KHz之間，以25KHz為間隔的12種頻率，可使其多重振動來進行超音波清洗。

另，將靶作為濺鍍靶來使用的情況下，靶的體電阻(bulk resistor)係以少於20mΩcm為佳，較佳是少於10mΩcm，更佳是少於5mΩcm，特別佳是少於2mΩcm。靶的體電阻為20mΩcm以上，持續長時間直流濺鍍時，會有因異常放電而產生火花、靶破裂、因火花使得飛出的粒子附著於成膜基板上、氧化物半導體膜的性能變差的情況。又，放電時靶亦會有破裂之虞。

另，體電阻係使用電阻計而藉由四點探針的方法所測定之值。

氧化物燒結體中的各化合物之粒徑各以20μm以下為較佳，更佳是10μm以下。另，粒徑係使用電子探測微分析儀(EPMA)所測定之平均粒徑。結晶粒徑可藉由調整諸如原料氧化銦、氧化鎵、及氧化鋅之各粉體的配合比或原料粉體的粒徑、純度、昇溫時間、燒結溫度、燒結時間、燒結氛圍、降溫時間而得到。

本發明中，半導體層係以非晶質膜為較佳。

藉由非晶質膜，可改善半導體層與絕緣膜或保護膜之間附著性，且即使是大面積亦可容易地得到均勻的電晶體特性。

此處，半導體層是否為非晶質膜，可藉由X射線結晶構造分析進行確認。若無觀測到明確的波峰時，則為非晶質。

在形成非晶質膜時，較佳是：成膜時之基板溫度為350℃以下、總壓為2Pa以下、氧含有率為5%以下。又，更佳是，水或氫的分壓為10^-6 Pa以上。

又，較佳是，半導體層為非晶質膜，而半導體層之非定域能級的能寬(E₀ )為14meV以下。若非定域能級之能寬(E₀ )大於14meV，則會有移動率變差、臨界值或S值過大之虞。半導體層之非定域能級的能寬(E₀ )太大時，被認為會反映出非晶質膜之短距離規律性(short-range orderliness)是差的。

半導體層之非定域能級的能寬(E₀ )較佳是10meV以下，更佳是8meV以下，特別佳是6meV以下。

另，半導體層之非定域能級的能寬(E₀ )在4~300K變化溫度，可由使用霍爾效應所測定之載子濃度(carrier concentration)與活性化能之間的關係求得。

要將非定域能級之能寬(E₀ )設定為14meV以下，較佳是，氮氣或氬氣等的惰性氣體中，氧分壓為10^-3 Pa以下的環境下、或將半導體層覆蓋保護層之後，在70~350℃進行熱處理。

又，成膜時的水分壓係以10^-3 Pa以下為較佳。

又，較佳是，半導體層含有氧化銦，而維持氧化銦的方鐵錳礦構造之共脊構造(ridge sharing structure)的至少一部份。藉此，可以期待的是，銦原子間的距離變短，而銦原子們之s軌道重疊性變大而移動率提升。

含有氧化銦的非晶質膜是否能維持氧化銦的方鐵錳礦構造之共脊構造的至少一部份，可藉由使用高輝度的同步輻射等的掠入射小角度X光散射(GIXS)而求得的徑向分布函數(RDF)，表示In-X(X是In、Ga、Zn)的波峰為0.30~0.36nm之間之事來進行確認。關於詳情，可參考下述之文獻。

F.Utsuno等於薄固體膜期刊(Thin Solid Films)之2006年第496卷第95-98頁所發表之著作。

要維持方鐵錳礦構造之共脊構造的至少一部份，較佳是在氮氣或氬氣等的惰性氣體中，氧分壓為10^-1 Pa以下之環境下、或將半導體層覆蓋保護層之後，在70~350℃下進行熱處理。又，成膜時之水分壓係以10^-3 Pa以下為較佳。

作為惰性氣體，較佳是N₂ 、He、Ne、Ar、Kr、Xe。

本發明之半導體層中，又，A是原子間距離為0.30~0.36nm之間的RDF的最大值，而B是原子間距離為0.36~0.42nm之間的RDF的最大值的情況下，較佳是滿足A/B>0.7之關係，更佳是A/B>0.85，又更佳是A/B>1，特別佳是A/B>1.2。

若A/B為0.7以下，則在半導體層使用作為電晶體之活性層的情況下，會有移動率變差、臨界值或S值變過大之虞。A/B太小，被認為反映出非晶質膜的短距離規律性是差的。

又，In-In的平均結合距離係以0.3~0.322nm為較佳，特別佳是0.31~0.32nm。In-In的平均結合距離係可藉由X射線吸收光譜法求得。藉由X射線吸收光譜法之測定可顯示從升起至數百eV的高能量處廣泛的延伸X射線吸收微結構(EXAFS)。EXAFS的產生是藉由被激發的原子周圍之原子，而使得電子的後方散射所引起的。射出的電子波與後方散射波相互產生干涉效果。干涉係仰賴電子狀態的波長與朝周圍原子移動的光徑長。將EXAFS經由傅立葉轉換可得到徑向分布函數(RDF)。由RDF的波峰可計算出平均結合距離。

較佳是，半導體層又含有100~10000原子ppm的選自於由Sn(錫)、Ge(鍺)、Si(矽)、Ti(鈦)、Zr(鋯)及Hf(鉿)所組成之群的1個以上的元素，特佳是含有200~2000ppm。若不含此等元素時，半導體層無法均勻形成，而有不均勻之虞。

半導體層之膜厚通常是0.5~500nm，較佳是1~150nm，更佳是3~80nm，特別佳是10~60nm。若比0.5nm薄時，則工業上難以均勻成膜。另一方面，若比500nm厚時，成膜時間變長工業上不予採用。又，若於3~80nm之範圍內，則移動率及開關比等的TFT特性會特別良好。

又，半導體層較佳是，其電子載子濃度為10¹³ ~10¹⁸ /cm³ ，其能帶隙為2.0~5.0eV之非晶質膜。能帶隙更佳是2.8~4.8eV。若能帶隙小於2.0eV，則會吸收可見光，而有場效型電晶體失誤之虞。若能帶隙大於5.0eV，則會有場效型電晶體機能喪失之虞。

又，半導體層較佳是顯示熱活性型的非退化半導體。退化半導體與載子過多，則會有關電流及/或閘極漏電電流現象增加、臨界值變負而成為常開型之虞。

半導體層之表面粗糙度(RMS)較佳是1nm以下，更佳是0.6nm以下，特別佳是0.3nm以下。若表面粗糙度大於1nm，則會有移動率變差之虞。

3.半導體層之保護層

形成半導體之保護層的材料並無特別限制，但較佳是由非晶質氧化物或非晶質氮化物所形成者。

例如，可使用SiO₂ 、SiNx、Al₂ O₃ 、Ta₂ O₅ 、TiO₂ 、MgO、ZrO₂ 、CeO₂ 、K₂ O、Li₂ O、Na₂ O、Rb₂ O、Sc₂ O₃ 、Y₂ O₃ 、Hf₂ O₃ 、CaHfO₃ 、PbTi₃ 、BaTa₂ O₆ 、SrTiO₃ 、AlN等。其中，較佳是使用SiO₂ ，SiNx，Al₂ O₃ ，Y₂ O₃ ，Hf₂ O₃ ，CaHfO₃ ，更佳是SiO₂ ，SiNx，Y₂ O₃ ，Hf₂ O₃ ，CaHfO₃ 、特別佳是SiO₂ ，Y₂ O₃ ，Hf₂ O₃ ，CaHfO₃ 等之氧化物。該等氧化物之氧的數目不一定要與化學計量比一致(例如，可以是SiO₂ ，也可以是SiOx)。又，SiNx含氫元素亦可。

如此之保護層亦可為不同的2層以上之絕緣膜所積層之構造。

又，保護層亦可為結晶質、多結晶質、非晶質之任一者，但較佳是工業上易製造之多結晶質或非晶質。特別是，保護層係以非晶質為較佳。若保護層不是非晶質膜，則會有界面的平滑性變差而使得移動率差、臨界電壓或S值變得過大之虞。

又，若保護層不是氧化物，則半導體中的氧會移動至保護層側，而有關電流變高、臨界電壓變負而顯示常關型之虞。

又，半導體層之保護層亦可使用聚(4-乙烯苯酚)(PVP)或聚對二甲苯基等的有機絕緣膜。且，半導體層之保護層亦可具有無機絕緣膜及有機絕緣膜的2層以上積層構造。

4.閘極絕緣膜

形成閘極絕緣膜之材料並無特別的限制。在不會喪失本發明之效果的範圍，可任意選擇一般所使用者。例如，可使用SiO₂ 、SiNx、Al₂ O₃ 、Ta₂ O₅ 、TiO₂ 、MgO、ZrO₂ 、CeO₂ 、R₂ O、Li₂ O、Na₂ O、Rb₂ O、Sc₂ O₃ 、Y₂ O₃ 、Hf₂ O₃ 、CaHfO₃ 、PbTi₃ 、BaTa₂ O₆ 、SrTiO₃ 、AlN等。其中，較佳是使用SiO₂ 、SiNx、Al₂ O₃ 、Y₂ O₃ 、Hf₂ O₃ 、CaHfO₃ ，更佳是SiO₂ 、SiNx、Y₂ O₃ 、Hf₂ O₃ 、CaHfO₃ ，特別佳是SiO₂ 、Y₂ O₃ 、Hf₂ O₃ 、CaHfO₃ 等的氧化物。該等氧化物之氧的數目不一定要與化學計量比一致(例如，可以是SiO₂ ，也可以是SiOx)。又，SiNx亦可含有氫元素。

如此之閘極絕緣膜亦可為不同的2層以上之絕緣膜所積層之構造。在經積層的情況下，較佳是與半導體層連接之側為SiO₂ 等的氧化膜。又，閘極絕緣膜亦可為結晶質、多結晶質、非晶質之任一者，但較佳是工業上易於製造的多結晶質或非晶質。特別佳是界面為平坦的非晶質膜。

又，閘極絕緣膜亦可使用聚(4-乙烯苯酚)(PVP)或聚對二甲苯基等的有機絕緣膜。且，閘極絕緣膜亦可具有無機絕緣膜及有機絕緣膜之2層以上積層構造。

5.電極

形成閘極電極、源極電極及汲極電極之各電極的材料並無特別的限制，在不喪失本發明之效果的範圍內，可任意選擇一般所使用者。例如，可使用銦錫氧化物(ITO)、銦鋅氧化物、ZnO、SnO₂ 等的透明電極或Al、Ag、Cr、Ni、Mo、Au、Ti、Ta、Cu等的金屬電極、或含有該等金屬之合金之金屬電極。又，較佳是，將其等積層為2層以上，降低接觸電阻，提高界面強度者。

本發明中，較佳是源極電極、汲極電極及閘極電極之至少一者為含銅合金所形成者。含銅合金的電阻低，若與移動率高的半導體層組合在一起，則可實現大畫面高精細的顯示器。作為含銅合金，可舉例為Cu-Mg、Cu-Mn等。其中，銅-錳合金(Cu-Mn)的電阻低，且剝離或表面氧化的問題較少，而為較佳。

若不含銅，則配線的電阻變高，會有不適於作為大畫面高精細的顯示器之虞。又，若只有銅，則會因剝離或表面氧化而有產生接觸電阻的問題之虞。

6.遮光層

作為遮光層，較佳是使用對於波長500nm以下之領域具有大的吸收或反射的材料。

例如，可使用Cr、Ni-Mo、Ni-Mo-Fe等的金屬或合金之薄膜，以及將碳或Ti分散於光阻的黑色樹脂(resin black)等。

7.接觸層

接觸層的形成材料可使用與上述之半導體層相同的組成之複合氧化物。即，接觸層較佳是含有In、Zn及Ga之各元素。若不含有該等元素，則在接觸層與半導體層之間，會有元素移動的發生，而有進行應力試驗等時，臨界電壓之偏移變大之虞。

接觸層的製造方法並無特別的限定，但亦可藉由下列方式來進行：改變成膜條件，將與半導體層具有相同組成比的接觸層予以成膜；或者是將與半導體層之組成比不同的層予以成膜；或者是藉由將與半導體層之電極接觸的部份進行電漿處理或臭氧處理，提高電阻之方式來構成；或者是在成膜半導體層之時，藉由氧分壓等之成膜條件來構成具有提高電阻之層。

另，本發明之場效型電晶體較佳是：在半導體層與閘極絕緣膜之間，及/或半導體層與保護層之間，具有較半導體層更高電阻之氧化物電阻層。若無氧化物電阻層，則會有關電流發生而使得臨界電壓變負，而有成為常開型之虞。又，保護膜成膜或蝕刻等之後處理步驟時，會有半導體層變質而導致性質劣化之虞。

作為氧化物電阻層，可例示為以下之物。

．在較半導體膜成膜時更高的氧分壓下，與成膜之半導體層具有同一組成之非晶質氧化物膜；

．在含有In、Zn及Ga之各元素的氧化物中，又加入選自Cu、Co、Ni、Mn、Fe、Mg、Ca、Sr、Ba、Ag、Au之1種以上的元素之非晶質氧化物膜；

．以氧化銦作為主成份的多結晶氧化物膜；

．以氧化銦作為主成分，摻雜1種以上的Zn、Cu、Co、Ni、Mn、Mg等之正二價元素的多結晶氧化物膜。

在含有In、Zn及Ga之各元素的氧化物中，再加入1種以上之選自Cu、Co、Ni、Mn、Fe、Mg、Ca、Sr、Ba、Ag、Au之元素的非晶質氧化物膜之情況下，較佳是In組成比相較半導體層更少。又，較佳是，Ga組成比相較半導體層更多。

較佳是，氧化物電阻層係含有In、Zn及Ga之各元素的氧化物。若不含其等，則在氧化物電阻層與半導體層之間會發生元素的移動，而在進行應力試驗等之時，臨界電壓之偏移有變大之虞。

接著，說明關於本發明之場效型電晶體之製造方法。

本發明之製造方法的特徵在於其包含：使用複合氧化物之燒結靶，藉由直流(DC)濺鍍或交流(AC)濺鍍來進行成膜半導體層之步驟，以及在半導體層與半導體層之保護層形成後，在70~350℃下進行熱處理的步驟。

另，上述之場效型電晶體的各構成部件(層)可藉由本技術領域中已知的手法(方法)來形成。

具體而言，作為成膜方法，可使用：噴灑法、浸液法、CVD法等之化學成膜方法、或濺鍍法、真空蒸鍍法、離子鍍法、脈衝雷射蒸鍍法等的物理成膜方法。由於容易控制載子密度，且容易提升膜性質，較佳是使用物理成膜方法，由於生產性高，更佳是使用生產性高的濺鍍法。

濺鍍可以利用：使用複合氧化物之燒結靶的方法、使用複數燒結靶之共濺鍍的方法、使用合金靶而使用反應性濺鍍的方法等。但是，使用複數燒結靶而使用共濺鍍的方法，或是使用合金靶而使用反應性濺鍍之方法，會有均勻性或再現性變差的情況，或是非定域能級的能寬(E₀ )變大的情況，而有移動率差、臨界電壓變大等的電晶體性能變差之虞。較佳是，使用複合氧化物的燒結靶。

可藉由將形成的膜進行各種蝕刻法，來形成圖案。

本發明係使用複合氧化物的燒結靶，藉由直流(DC)濺鍍或交流(AC)濺鍍來進行成膜。相較於RF濺鍍的情況，藉由使用直流濺鍍或交流濺鍍，可減少成膜時的損壞造成的情形。因此，可期待場效型電晶體的臨界電壓偏移降低、移動率提升、臨界電壓之減少、S值的減少等的效果。

又，本發明在形成半導體層與半導體之保護層之後，在70~350℃下進行熱處理。若溫度低於70℃，則所得的電晶體之熱安定性或耐熱性是差的，而會有移動率變差、S值變大、臨界電壓變高之虞。另一方面，若溫度高於350℃，則會有無法使用無耐熱性之基板之虞，或者是有需花費熱處理用的設備費用之虞，或者是有保護層、絕緣膜或半導體層之界面劣化之虞，或者是水分壓下降的情況下成膜時會結晶化，而有無法得到非晶質膜之虞。

熱處理溫度較佳是80~260℃，更佳是90~180℃，又更佳是100~150℃。特別是，只要是熱處理溫度在180℃以下，由於可利用PEN等的耐熱性低之樹脂基板或便宜的玻璃基板(鹼石灰玻璃或低鹼玻璃)，來作為基板，因此是較佳的。

熱處理時間，通常是1秒~24小時，較佳是依照處理溫度來進行調整。

例如，處理溫度為70~180℃時，則較佳是10分至24小時，更佳是20分至6小時，特別佳是30分~3小時。處理溫度為180~260℃時，則較佳是6分至4小時，更佳是15分至2小時。處理溫度為260~300℃時，較佳是30秒至4小時，特別佳是1分至2小時。處理溫度為300~350℃時，較佳是1秒至1小時，特別佳是2秒至30分。

熱處理較佳是：在惰性氣體中，在氧分壓為10^-3 Pa以下的環境下進行，或是在半導體層予以覆蓋保護層之後來進行。若在上述條件下，可提高再現性。

半導體層之成膜時的水分壓，較佳是10^-3 Pa以下，更佳是10^-4 Pa以下，又更佳是10^-5 Pa以下。若水分壓大於10^-3 Pa，則會有非定域能級之能寬(E₀ )變大、In-In的平均結合距離變大、載子之散射變大之虞。又，在作為電晶體使用之時，會有移動率變差、臨界電壓變大之虞。雖確認是很難的，但是此事被認為是由於氧化銦中的羥基生成之故。

本發明之場效電晶體，較佳是移動率為1cm² /Vs以上，更佳是3cm² /Vs以上，特別佳是8cm² /Vs以上。若移動率少於1cm² /Vs，則開關速度變慢，會有無法使用於大畫面高精細顯示器之虞。

又，開關比較佳是10⁶ 以上，更佳是10⁷ 以上，特別佳是10⁸ 以上。

關電流較佳是2pA以下，更佳是1pA以下。若關電流大於2pA，則閘極漏電電流較佳是1pA以下。

又，臨界電壓較佳是0~10V，更佳是0~4V，又更佳是0~3V，特別佳是0~2V。若臨界電壓小於0V，則會變成常開型，在關閉時必需耗費電壓，會有耗電量變大之虞。另一方面，若臨界電壓大於10V，則驅動電壓會變大，耗電量變大，而有高移動率變為必要之虞。

又，S值較佳是0.8V/dec以下，更佳是0.3V/dec以下，又更佳是0.25V/dec以下，特別佳是0.2V/dec以下。若S值大於0.8V/dec，則驅動電壓會變大，會有耗電量變大之虞。特別是，在使用於有機EL顯示器的情況下，由於是直流驅動，若S值為0.3V/dec以下，則可大幅降低耗電量，因此S值較佳為0.3V/dec以下。

另，S值(Swing Factor)是指由關閉狀態增加閘極電壓之時，關閉狀態至開啟狀態之間，汲極電流嶮峻上升，表示該嶮峻度之值。如下述式所定義者，汲極電流上升1位數(10倍)時的閘極電壓之增量，則為S值。

S值=dVg/dlog(Ids)

S值愈小，則會形成嶮峻的上升(「薄膜電晶體技術之全部」，鵜飼育弘著，2007年刊，工業調查會)。

若S值很大時，由開啟狀態切換至關閉狀態時，必需耗費大的閘極電壓，而有耗電量變大之虞。

又，在50℃下施加100小時的10μA直流電壓之前後的臨界電壓之偏移量，較佳是1.5V以下，更佳是1.0V以下，特別佳是0.5V以下。若大於1.5V，則在利用作為有機EL顯示器的電晶體時，會有畫質變化之虞。

又，較佳是，轉移特性中，昇降閘極電壓的情況下的遲滯後現象小，或是在大氣下測定時(周圍氛圍的變動)之臨界電壓變化小。

另，轉移特性之例係顯示於第8圖。第8圖(a)是遲滯後現象較少的例子，第8圖(b)是有遲滯後現象之例子。

又，通道寬W與通道長L之比W/L(第2圖參照)通常是0.1~100，較佳是0.5~20，特別佳是1~8。若W/L超過100，則電流洩漏會增加，而有開關比降低之虞。若W/L小於0.1，則會有場效移動率差，夾止變得不明確之虞。

又，通道長L通常是0.1~1000μm，較佳是1~100μm更佳是2~10μm。少於0.1μm在工業上的製造困難，又會有電流洩漏變大之虞，超過1000μm，則元件過大，不受青睞。

本發明之電解效果型電晶體可適用於邏輯電路、記憶電路、訊差放大電路等的積體電路。特別是，可使用作為使液晶顯示器或有機EL顯示器驅動之開關元件。

本發明之液晶顯示器或有機EL顯示器中，使用上述本發明之電解效果型電晶體作為驅動元件。關於其他的構造，可適當採用液晶顯示器或有機EL顯示器的領域中已知之物。

[實施例]

實施例1

A.靶I的製作

作為原料，將5N(純度99.999%)之氧化銦(株式會社高純度化學研究所社製INO04PB)、5N之氧化鋅(株式會社高純度化學研究所社製ZNO04PB)及5N之氧化鎵(株式會社高純度化學研究所社製GAO03PB)之粉末，以原子比[In/(In+Zn+Ga)]=0.42、原子比[Zn/(In+Zn+Ga)]=0.42、原子比[Ga/(In+Zn+Ga)]=0.16的方式，進行混合。將其供應至濕式球磨機，進行72小時的混合粉碎，而得到原料微粉末。

將所得之原料微粉末進行造粒之後，加壓成形為直徑10cm、厚度5mm之尺寸，將其置入於燒成爐，在1500℃、12小時的條件下進行燒成，得到燒結體(靶)。

另，將靶予以粉碎，使用發光分光分析(ICP)進行分析，發現Sn(錫)、Ge(鍺)、Si(矽)、Ti(鈦)、Zr(鋯)、Hf(鉿)等之不純物少於100ppm。又，靶的體電阻係30mΩ、理論相對密度為0.95。

B.半導體層之評價試料之製作

(1)半導體層之形成

將上述A所得之濺鍍靶I裝設於直流磁控管濺鍍法(直流濺鍍法之一種)的成膜裝置，在玻璃基板(康寧；Corning 1737)上，將透明導電膜(半導體層)予以成膜。

此處之濺鍍條件中，基板溫度：25℃、到達壓力：1×10^-6 Pa、氛圍氣體：Ar99%及氧1.0%、濺鍍壓力(總壓)：2×10^-1 Pa、投入電力：100W、成膜時間：8分鐘、S-T距離：100mm。

成膜前，將腔室進行充份地烘烤，充份地降低到達壓力，使用裝載鎖(load lock)將基板置入，降低成膜時的水分壓。使用四極柱質量分析器(Q-mass)，分析濺鍍腔室中的H₂ O(水)，測定成膜時的水分壓為1×10^-6 Pa以下。

其結果，在玻璃基板上，形成有膜厚為70nm之氧化物薄膜。

使用ICP法分析所得膜之組成，原子比[In/(In+Zn+Ga)]為0.42，原子比[Zn/(In+Zn+Ga)]為0.42，原子比[Ga/(In+Zn+Ga)]為0.16。

(2)半導體層之熱處理

將半導體層置於氮氣環境下，在150℃下進行2小時之熱處理。

(3)薄膜物性之評價

藉由霍爾測定裝置，測定上述(2)所得之半導體層之載子濃度及霍爾移動率。結果顯示為n型，載子濃度為8×10¹⁶ cm^-3 、霍爾移動率為1cm² /Vs。

霍爾測定裝置及其之測定條件係如下述所示。

[霍爾測定裝置]

東陽公司製(TOYO Corporation)：Resi Test 8310

[測定條件]

測定溫度：室溫(25℃)

測定磁場：0.5T

測定電流：10^-12 ~10^-4 A

測定模式：交流磁場霍爾測定

又，藉由X射線結晶構造解析，無法觀測到明確的波峰，因此斷定其為非晶質。藉由原子力顯微鏡(AMF)所測定之表面粗糙度(RMS)為0.2nm。又，光學上求得的能帶隙為3.9eV。

且，在77~300K之範圍內，變化測定溫度來測定霍爾效應，其顯示為熱活性型，可確認半導體膜為非退化半導體。

又，變化溫度並使用霍爾效應所測定之載子濃度，由載子濃度與活性化能的關係所求得之非定域能級之能寬(E₀ )為6meV以下。

且，藉由X射線散射測定所求得之徑向分布函數(RDF)，表示In-In之波峰可在0.35nm附近觀測到，可確認殘留有氧化銦之方鐵錳礦構造的共脊構造。A是原子間距離為0.30~0.36nm之間的RDF最大值，B是原子間距離為0.36~0.42之間的RDF最大值之情況下，A/B為1.5。藉由X射線吸收光譜法所求得的In-In平均結合距離為0.317nm。

C.場效型電晶體之製作

除了使用玻璃基板作為基板之外，製作與第1圖所示之場效型電晶體相同的電晶體。

在玻璃基板上，使用室溫RF濺鍍，積層200nm的鉬金屬之後，以溼式蝕刻的方式形成圖案，製作閘極電極。

接著，藉由電漿化學氣相成長裝置(PECVD)，在具有閘極電極的基板上，在300℃下將SiNx予以成膜(厚度為200nm)，形成閘極絕緣膜。

接著，使用靶I，以上述B(1)之條件，將薄膜予以成膜，之後再形成圖案而形成半導體層。

接著，使用剝離(liftoff)製程及RF磁控管濺鍍(室溫、Ar100%)，形成由In₂ O₃ -ZnO所構成的源極/汲極電極。

其之上，形成了SiO₂ 保護層(鈍化膜)，之後，在氮氣環境、150℃下，進行2小時的熱處理，而製造出場效型電晶體(第2圖之W為20μm、L為5μm的底閘極型之場效型電晶體)。

關於該場效型電晶體，進行了下述之評價。

(1)場效移動率(μ)、開關比、關電流、閘極漏電電流、S值、臨界電壓(Vth)

使用半導體參數分析器(keithley 4200)在室溫、真空中(10^-3 Pa)且遮光環境下進行測定。

另，大氣下中，Vth之評價亦同樣使用半導體參數分析器。

(2)遲滯後現象

使用半導體參數分析器，測定昇電壓時的轉移特性(I-V特性)與降電壓時之轉移特性(I-V特性)，昇降時的電壓差為ΔVg(第8圖(b)參照)。ΔVg之最大值為0.5V以下者為「少」，0.5~3V者為「有」，3V以上者為「大」。

(3)應力試驗

應力條件係在閘極電壓15V，50℃下，施加100小時之10μA直流電壓。比較施加應力的前後之Vth，測定臨界電壓之偏移量(ΔVth)。

測定結果顯示於表1。

實施例2~13、比較例1~11

除了原料氧化銦、氧化鋅及氧化鎵之混合比調製成如表1~4所示之組成之外，其他藉由與實施例1相同的方式，來製造濺鍍靶。

使用上述之濺鍍靶，除了將成膜條件變更為如表1~4所示之條件之外，其他藉由與實施例1相同的方式，進行半導體層之評價及製作場效型電晶體，並進行評價。

另，實施例5中，閘極電極使用Cu-Mn合金來取代鉬金屬。又，形成了半導體層與閘極絕緣膜之間的氧化物電阻層。且，將半導體層之源極電極及汲極電極之相連接處予以電漿處理，而形成了接觸層。接觸層及氧化物電阻層之形成條件如以下所示。

‧氧化物電阻層之形成

除了使用原子比[In/(In+Zn+Ga)]為0.34、原子比[Zn/(In+Zn+Ga)]為0.34、原子比[Ga/(In+Zn+Ga)]為0.32之靶，且氛圍氣體設定為Ar：97%、O₂ ：3%之外，其他藉由與半導體層相同的成膜條件，成膜為20nm之氧化物電阻層。

‧接觸層之形成

處理方法：氫電漿、20W、30秒

另，使用UV照射(水銀燈、20分)，形成接觸層，亦可得到幾乎相同的效果。

比較例2、3、5、6、8-11未形成保護層。該場效型電晶體係顯示於第9圖。

實施例12及比較例係使用RF濺鍍進行半導體層之形成。

具體而言，將靶裝設於RF磁控管濺鍍成膜裝置(神港精機株式會社製)而進行成膜。濺鍍條件設定為基板溫度：25℃、到達壓力：5×10^-6 Pa、氛圍氣體：Ar99.5%、氧0.5%、濺鍍壓力(總壓)：2×10^-1 Pa、投入電力：100W、成膜時間：8分鐘、S-T距離：100mm。

在成膜前，將腔室進行充份烘烤，降低到達壓力，使用裝載鎖(load lock)將基板置入，降低成膜時的水分壓。使用四極柱質量分析器(Q-mass)，分析濺鍍腔室中的H₂ O(水)，測定成膜時的水分壓為1×10^-6 Pa以下。

另，比較例4之薄膜，藉由X射線吸收光譜法所求得之In-In平均結合距離為0.321nm。且，由使用霍爾效應所測定之載子濃度與活性化能之關係所求得之非定域能級之能寬(E₀ )係20meV。

比較例2、8、9、11未發揮作為場效型電晶體之機能。

實施例14(靶II之製作)

作為原料，可將由使用過的ITO靶所回收之氧化銦、5N之氧化鋅(株式會社高純度化學研究所社製ZNO04PB)及5N之氧化鎵(株式會社高純度化學研究所社製GAO03PB)的粉末，以原子比[In/(In+Zn+Ga)]為0.42、原子比[Zn/(In+Zn+Ga)]為0.42、原子比[Ga/(In+Zn+Ga)]為0.16的方式進行混合。將其供應至濕式球磨機，經過72小時混合粉碎而得到原料微粉末。

將所得之原料微粉末進行造粒之後，加壓成形為直徑10cm、厚度5mm的尺寸，再將其置入燒成爐，以1500℃、12小時的條件下進行燒成，得到燒結體(靶)。

將靶粉碎，使用ICP分析的結果，含有不純物Sn(錫)500ppm。又，靶的體電阻為3mΩ，理論相對密度為0.99。又，可得均勻色澤而外觀均勻性高的靶。

實施例15~19(靶III~VII)

使Ge、Si、Ti、Zr或Hf元素相較於原料中的金屬元素全體具有500原子ppm，而以氧化物的型式個別添加之外，其他與靶II相同的步驟來進行製作。靶雖為具有與靶II幾乎相同的品質之物，但可得到外觀更均勻且美觀之物。

除了使用靶II~VII之外，藉由與實施例1之B(1)相同的方式，形成薄膜。其結果，即使使用靶II~VII亦可得到與實施例1幾乎相同的結果。又，長期間持續放電時，與使用靶I的情況相較起來，可確認濺鍍時之異常放電頻度或黃色片狀物(yellow flake)的量之減少。

實施例20

除了將原料氧化銦、氧化鋅及氧化鎵之混合比係依表5所示之組成調製之外，其他藉由與實施例1相同的方式來製造濺鍍靶。

使用上述濺鍍靶，除了將成膜條件變更為如表5所示者之外，其他藉由與實施例1相同的方式，進行半導體層之評價及製作場效型電晶體，並進行評價。

實施例21及22

但，實施例21及實施例22係製作成第10圖所示之構造的半場效型電晶體。

實施例23

除了將原料氧化銦、氧化鋅及氧化鎵之混合比是依表5所示之組成調製之外，其他藉由與實施例1相同的方式來製造濺鍍靶。

使用上述濺鍍靶，依據表5所示之條件進行半導體層之製作及評價。又，將第11圖所示之半場效型電晶體藉由以下之步驟製作，與實施例1相同的方式，進行評價。

玻璃基板上，藉由室溫之RF濺鍍積層200nm的鉬金屬之後，以溼式蝕刻來形成圖案，製作閘極電極。

接著，在已製作閘極電極之基板上，藉由電漿化學氣相成長裝置(PECVD)，在300℃下將SiOx予以成膜(厚度為200nm)，來作為閘極絕緣膜。

接著，使用已製造之靶，將薄膜予以成膜，之後形成圖案，進而形成半導體層。

接著，藉由電漿化學氣相成長裝置(PECVD)，在300℃下，將SiOx予以成膜(厚度為200nm)，在塗布正型光阻之後，將閘極電極作為遮罩，藉由背面曝光的方式，將光阻形成圖案。

接著，藉由電漿化學氣相成長裝置(PECVD)，將SiNx：H膜成膜，以作為第二保護膜。此時，藉由氫電漿，半導體層被還原而電阻下降，而成為源極電極及/或汲極電極。製造接觸孔(contact hole)，成為金屬配線的接點。

源極電極及/或汲極電極與半導體層係同質接頭(homojunction)，而得到共平面型的閘極電極與半導體層自行整合之W=20μm、L=10μm的場效型電晶體(第11圖)。

所得之電晶體係以SiNx：H膜作為第二保護膜，因此，耐濕性是提升的。

實施例24

使用Ar電漿來取代氫電漿，將半導體層予以還原，使用四乙基正矽酸鹽化學氣相沉積(Tetra-Ethyl-Ortho-Silicate CVD；簡稱TEOS-CVD)，將SiOx予以成膜，作為第二保護膜，除此之外，其他藉由與實施例23相同的方式，製造共平面型之閘極電極與半導體層自行整合之W=20μm、L=10μm的場效型電晶體。

相較實施例23之電晶體，實施例24所製造之電晶體的關電流及S值有改善，此推測是由於半導體膜中的氫未擴散之故。

產業上可利用性

本發明之電解效果型電晶體可適用於邏輯電路、記憶電路、訊差放大電路等的積體電路。特別是，較佳是可使用於作為使液晶顯示器或有機EL顯示器驅動之開關元件。

1‧‧‧場效型電晶體

2‧‧‧場效型電晶體

3‧‧‧場效型電晶體

4‧‧‧場效型電晶體

5‧‧‧場效型電晶體

6‧‧‧場效型電晶體

10‧‧‧基板

11‧‧‧熱氧化膜

12‧‧‧閘極電極

13‧‧‧閘極絕緣膜

14‧‧‧半導體層

14a‧‧‧半導體層之一端部

14b‧‧‧半導體層之另一端部

15‧‧‧源極電極

16‧‧‧汲極電極

17‧‧‧保護層

21‧‧‧保護層

22‧‧‧遮光層

23‧‧‧接觸層

23’‧‧‧接觸層

30‧‧‧基板

32‧‧‧閘極電極

33‧‧‧閘極絕緣層

34‧‧‧半導體層

35‧‧‧源極電極

36‧‧‧汲極電極

37‧‧‧保護層

40‧‧‧第2保護層

50‧‧‧金屬配線

第1圖係本發明之一實施形態之場效型電晶體的概略截面圖。

第2圖係場效型電晶體1的概略俯視圖。

第9圖係由比較例2等所製作之場效型電晶體的概略截面圖。

1．．．場效型電晶體

10．．．基板

11．．．熱氧化膜

12．．．閘極電極

13．．．閘極絕緣膜

14．．．半導體層

15．．．源極電極

16．．．汲極電極

17．．．保護層

Claims

一種場效型電晶體，其於基板上至少具有半導體層、半導體層之保護層、源極電極、汲極電極、閘極絕緣膜、閘極電極；前述源極電極與前述汲極電極係透過前述半導體層相連接；前述閘極電極與前述半導體層之間具有前述閘極絕緣膜；於前述半導體層的至少一面側上具有前述保護層；前述半導體層係由含有下述式(1)~(3)之原子比的In(銦)元素、Zn(鋅)元素及Ga(鎵)元素之複合氧化物所形成者，In/(In+Zn)=0.2~0.8 (1) In/(In+Ga)=0.59~0.99 (2) Zn/(Ga+Zn)=0.29~0.99 (3)，其中前述半導體層係非晶質膜，前述半導體層之非定域能級(non-localized level)之能寬(energy width；E₀ )係14meV以下。
如申請專利範圍第1項之場效型電晶體，其中前述複合氧化物又滿足下述式(4)之原子比，Ga/(In+Zn+Ga)=0.01~0.2 (4)。
如申請專利範圍第1項之場效型電晶體，其中前述半導體層係非晶質膜，且維持氧化銦之方鐵錳礦構造的共脊構造(ridge sharing structure)之至少一部份。
如申請專利範圍第1項之場效型電晶體，其中場效移動率係1cm² /Vs以上，開關比係10⁶ 以上，關電流係1pA以下，S值係0.8V/dec以下，臨界電壓係0V以上且10V以下，在50℃下施加10μA的直流電壓100小時前後的臨界電壓偏移量係1.5V以下。
如申請專利範圍第1項之場效型電晶體，其具有將前述半導體層予以遮光的構造。
如申請專利範圍第1項之場效型電晶體，其中前述半導體層之保護層係非晶質氧化物或非晶質氮化物。
如申請專利範圍第1項之場效型電晶體，其中前述源極電極、前述汲極電極及前述閘極電極之至少一者係由含銅之合金形成。
如申請專利範圍第1項之場效型電晶體，其中前述半導體層與前述源極電極、前述汲極電極及前述閘極電極三者中至少一者之間具有接觸層。
如申請專利範圍第1項之場效型電晶體，其中前述半導體層與前述閘極絕緣膜之間、及/或前述半導體層與前述保護層之間，具有較前述半導體層電阻高的氧化物電阻層。
如申請專利範圍第1~9項中任一項之場效型電晶體，其中前述半導體層又含有100~10000原子ppm的選自於由Sn(錫)、Ge(鍺)、Si(矽)、Ti(鈦)、Zr(鋯)及Hf(鉿)所組成之群的1個以上的元素。
一種場效型電晶體之製造方法，該場效型電晶體係如申請專利範圍第1~10項中任一項之場效型電晶體，該製造方法包含以下步驟：半導體層的成膜步驟，其使用複合氧化物的燒結靶，藉由直流(DC)濺鍍或交流(AC)濺鍍來進行半導體層的成膜；及熱處理步驟，其在形成前述半導體層與該半導體層之保護層之後，在70~350℃下進行熱處理。
一種使用申請專利範圍第1~10項中任一項之場效型電晶體的液晶顯示器或有機電致發光顯示器。
一種由複合氧化物所形成之氧化物半導體用的燒結靶，該複合氧化物含有下述式(1)~(3)之原子比的In(銦)元素、Zn(鋅)元素及Ga(鎵)元素，In/(In+Zn)=0.2~0.8 (1) In/(In+Ga)=0.59~0.99 (2) Zn/(Ga+Zn)=0.29~0.99 (3)。
如申請專利範圍第13項之由複合氧化物所形成之氧化物半導體用燒結靶，其又含有100~10000原子ppm的選自於由Sn(錫)、Ge(鍺)、Si(矽)、Ti(鈦)、Zr(鋯)及Hf(鉿)所組成之群的1個以上的元素。