[go: up one dir, main page]

TWI464876B - 用於以氮為主之電晶體的帽蓋層和或鈍化層，電晶體結構與其製造方法 - Google Patents

用於以氮為主之電晶體的帽蓋層和或鈍化層，電晶體結構與其製造方法 Download PDF

Info

Publication number
TWI464876B
TWI464876B TW094126664A TW94126664A TWI464876B TW I464876 B TWI464876 B TW I464876B TW 094126664 A TW094126664 A TW 094126664A TW 94126664 A TW94126664 A TW 94126664A TW I464876 B TWI464876 B TW I464876B
Authority
TW
Taiwan
Prior art keywords
layer
transistor
cap layer
cap
region
Prior art date
Application number
TW094126664A
Other languages
English (en)
Other versions
TW200620666A (en
Inventor
威廉 塞斯勒 亞當
夏帕 史考特
彼得 史密斯 理查
Original Assignee
克立公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=35457428&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=TWI464876(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 克立公司 filed Critical 克立公司
Publication of TW200620666A publication Critical patent/TW200620666A/zh
Application granted granted Critical
Publication of TWI464876B publication Critical patent/TWI464876B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H10P14/69433—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H10P14/2901—
    • H10P14/2904—
    • H10P14/3416—
    • H10P14/3448—
    • H10W74/137—
    • H10W74/43—

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Description

用於以氮為主之電晶體的帽蓋層和或鈍化層，電晶體結構與其製造方法
本發明係有關於半導體裝置，尤其是結合以氮化物為主之主動層的電晶體。
比如矽(Si)與砷化鎵(GaAs)的材料在用於低功率以及(如果是Si)低頻應用的半導體裝置中，已經發現到很廣泛的應用。然而更加熟悉的是，這些半導體材料可能非常不適用於較高功率及/或高頻的應用，因為有非常低的能隙(室溫下對Si是1.12 eV而對GaAs是1.42)及/或非常小的崩潰電壓。
鑑於Si與GaAs所展現出的困難，對於高功率、高溫及/或高頻應用與裝置的興趣已經轉移到寬能隙半導體材料，比如碳化矽(室溫下對阿爾發SiC是2.996 eV)與第III族氮化物(比如室溫下對GaN是3.36 eV)。通常，與砷化鎵以及矽比較起來，這些材料具有較高電場崩潰強度與較高電子飽和速度。
對高功率及/或高頻應用具特殊興趣的裝置是高電子游動率電晶體(HEMT)，在某方面來說是已知的調變摻雜場效電晶體(MODFET)。這些裝置可以提供在許多情況下的操作優點，因為二維電子氣(2DEG)是在二具有不同能隙之半導體材料的異質接面上形成，而且較小能隙的材料具有較高的電子親合力。該2DEG是一在未摻雜("未特定摻雜")且較小能隙材料中的累積層，而且能包含很高的片電子濃度，例如超過101 3 載子/cm2 。此外，一開始在較寬能隙半導體中的電子會傳送到2DEG，因降低的離子化雜質散射而有高電子游動率。
該高載子濃度與高載子游動率的結合能帶給HEMT非常大的傳導，並且比起金屬半導體場效電晶體(MESFET)，可以提供很強的性能優點給高頻應用。
在氮化鎵/氮化鋁鎵(GaN/AlGaN)材料系統中製造出來的高電子游動率電晶體，因為結合材料特性而具有產生大量RF功率的潛力，包括上述高崩潰電場、寬能隙、大傳導帶補偏，及/或高飽和電子漂移速度。2DEG內電子的主要部分是由於AlGaN的極化。GaN/AlGaN系統內的HEMT已經被揭露過。美國專利編號第5,192,987案與第5,296,395案描述AlGaN/GaN的HEMT結構以及製造方法。Sheppard等人的美國專利編號第6,316,793案，一般是已讓與並在此合併當作參考資料，該專利案描述一HEMT，該HEMT具有一半絕緣碳化矽基板、一在該基板上的氮化鋁緩衝層、一在該緩衝層上的絕緣氮化鎵層、一在該氮化鎵層上的氮化鋁鎵阻障層、與一在該氮化鋁鎵主動結構上的鈍化層。
本發明的一些實施例提供第III族氮化物高電子游動率電晶體，以及製造第III族氮化物高電子游動率電晶體的方法，該電晶體包括一以第III族氮化物為主的通道層、一在該通道層上以第III族氮化物為主的阻障層、以及一在該阻障層上以非均勻組成AlGaN為主的帽蓋層。比起該以AlGaN為主之帽蓋層內區域出現的Al濃度，該以非均勻組成AlGaN為主的帽蓋層在相鄰到遠離阻障層之該帽蓋層表面上，具有較高的Al濃度。具貫穿過該帽蓋層之閘極凹陷區的本發明特定實施例中，較高的Al濃度延伸到該帽蓋層內約30至1000。該帽蓋層上具閘極的本發明特定實施例中，較高的Al濃度延伸到該帽蓋層內約2.5至100。
在本發明的另一實施例中，以AlGaN為主的帽蓋層包括一在該帽蓋層表面上的Alx Ga1 － x N第一區，其中x≦1，以及一在該以AlGaN為主之帽蓋層內的Aly Ga1 － y N第二區，其中y<1且y<x。x的數值可以從約0.2到約1，而y的數值可以從約0.15到約0.3。在本發明的特定實施例中，可以選取x與y之間的差及/或帽蓋層的厚度來防止第二2DEG在帽蓋層內形成。在本發明的其它實施例中，其中閘極是凹陷貫穿過帽蓋層但沒有接觸到帽蓋層，可以選取x與y之間的差及/或帽蓋層的厚度來防止第二2DEG在帽蓋層內形成。
在本發明的其它實施例中，以AlGaN為主的帽蓋層進一步包括一Alz Ga1 － z N第三區，在阻障層與以AlGaN為主的帽蓋層之間的界面上，其中z≦1且z≠y。在某些實施例中，z>y。在其它實施例中，z>x。在另外的實施例中，z≦x。
在本發明的特定實施例中，該通道層包括一GaN層，該阻障層包括一AlGaN層，而該帽蓋層包括一AlGaN層。
本發明有些實施例提供第III族氮化物高電子游動率電晶體以及製造第III族氮化物高電子游動率電晶體的方法，該電晶體包括一以第III族氮化物為主的通道層、一在該通道層上以第III族氮化物為主的阻障層，以及一在該阻障層上以GaN為主的帽蓋層。該以GaN為主的帽蓋層具有一摻雜區，相鄰到該帽蓋層的表面並遠離該阻障層。
在某些實施例中，該摻雜區是被n型雜質摻雜過的區域。在沒有閘極凹陷區的本發明特定實施例中，該摻雜區延伸到該帽蓋層內約2.5至約50。在有閘極凹陷區的本發明特定實施例中，該摻雜區延伸到該帽蓋層內約20至約5000。該摻雜區可以提供約101 8 至約102 1 cm－ 3 的摻雜濃度。該n型雜質可以是Si、Ge或O。在本發明的特定實施例中，該摻雜區可以是一個或多個突變摻雜區，在該帽蓋層的界面上或接近該帽蓋層的界面處，例如，具有約101 1 至約101 5 cm－ 2 的摻雜濃度。在本發明的特定實施例中，該雜質是O，延伸到該帽蓋層內約20。
在其它實施例中，該摻雜區是被p型雜質摻雜過的區域。在沒有閘極凹陷區的本發明特定實施例中，該摻雜區延伸到該帽蓋層內約2.5至約50。在有閘極凹陷區的本發明特定實施例中，該摻雜區延伸到該帽蓋層內約30至約5000。該摻雜區可以提供約101 6 至約102 2 cm－ 3 的摻雜濃度。該p型雜質可以是Mg、B、Zn、Ca或C。在本發明的特定實施例中，該摻雜區可以是一個或多個突變摻雜區，在該帽蓋層的界面上或接近該帽蓋層的界面處，例如，具有約101 1 至約101 5 cm－ 2 的摻雜濃度。
在其它實施例中，該摻雜區是被深度雜質摻雜過的區域。在沒有閘極凹陷區的本發明特定實施例中，該摻雜區延伸到該帽蓋層內約2.5至約100。在有閘極凹陷區的本發明特定實施例中，該摻雜區延伸到該帽蓋層內約30至約5000。該摻雜區可以提供約101 6 至約102 2 cm－ 3 的摻雜濃度。該深度雜質可以是Fe、C、V、Cr、Mn、Ni、Co或其它稀土元素。
在本發明的其它實施例中，該摻雜區是一第一摻雜區，而該帽蓋層進一步包括一第二摻雜區。該第二摻雜區具有一摻雜濃度，小於第一摻雜區的摻雜濃度。該第二摻雜區可以是該帽蓋層未在第一摻雜區的殘留部分。在特定的實施例中，該通道層包括一GaN層，該阻障層包括一AlGaN層，而該帽蓋層包括一GaN層或AlGaN層。
本發明的某些實施例提供用以鈍化寬能隙半導體裝置表面的方法，包括在至少一部分寬能隙半導體裝置的寬能隙半導體材料區域上，形成一石墨及/或非定形BN層。也提供相對應的結構。
在本發明另外實施例中，寬能隙半導體裝置是第III族氮化物的半導體裝置。例如，該寬能隙半導體裝置可以是一以GaN為主的半導體裝置。此外，該寬能隙半導體裝置可以是第III族氮化物的高電子游動率電晶體。
在本發明另外實施例中，形成石墨及/或非定形BN層是在小於該寬能隙半導體裝置內寬能隙半導體材料之分解溫度的溫度下進行。形成石墨及/或非定形BN層可以在小於約1100℃的溫度下進行，在某些實施例中是小於約1000℃的溫度，而且在特定實施例中是小於約900℃的溫度。而且，該BN層可以形成非單晶。該石墨及/或非定形BN層可以形成厚度約3至約1 μm。
本發明的某些實施例提供對第III族氮化物半導體裝置的表面進行鈍化處理的方法，藉在至少一部分第III族氮化物半導體裝置的第III族氮化物半導體材料區域上形成一SiC層。也提供相對應的結構。
在某些實施例中，第III族氮化物半導體裝置可以是一以GaN為主的半導體裝置。在另外的實施例中，第III族氮化物半導體裝置可以是一第III族氮化物高電子游動率電晶體。
在本發明另外實施例中，形成SiC層是在小於該第III族氮化物半導體裝置內第III族氮化物半導體材料之分解溫度的溫度下進行。例如，形成SiC層是在小於約1100℃的溫度下進行，在某些實施例中是小於約1000℃的溫度，而且在特定實施例中是小於約900℃的溫度。而且，該SiC層可以形成非單晶。在特定實施例中，形成SiC層包括形成一3C的SiC層。該SiC層可以形成厚度約3至約1 μm。
本發明另外實施例包括提供給寬能隙半導體裝置用的鈍化結構，比如第III族氮化物半導體裝置，包括於含氧環境下直接在第III族氮化物層上，對鈍化層進行退火處理。例如，該鈍化層可以是SiN、BN、MgN及/或SiC。在另外的實施例中，鈍化層包括SiO2 、MgO、Al2 O3 、Sc2 O3 及/或AlN。
該退火處理可以在約100℃至約1000℃的溫度下進行一段約10秒至約1小時的時間。該含氧環境可以只是氧、N2 中的氧、比如氬氣之另一惰性氣體中的氧、乾空氣中的氧、CO、CO2 、NO、NO2 及/或臭氧。該退火處理可以在某一溫度下進行一段時間，該時間還不足以將鈍化層底下的結構氧化掉但卻足夠從鈍化層中去除掉至少某些氫。某些碳也可以從鈍化層中去除掉。
本發明的另外實施例提供製造出給第III族氮化物半導體裝置用之鈍化結構的方法，藉直接在至少一部分II族氮化物半導體裝置的第III族氮化物半導體材料區表面上形成鈍化層，並對D2 及/或D2 O鈍化層進行退火處理。在某些實施例中，鈍化層包括BN及/或SiC。在其它實施例中，鈍化層包括SiO2 、MgO、Al2 O3 、Sc2 O3 及/或AlN。
該退火處理可以在某一溫度下進行一段時間，該時間還不足以將鈍化層底下的結構氧化掉，但卻足夠從鈍化層中去除掉至少某些氫，或用重氫交換某些氫。此外，第III族氮化物半導體材料可以是以GaN為主的材料。
本發明的另外實施例提供第III族氮化物高電子游動率電晶體以及製造第III族氮化物高電子游動率電晶體的方法，該電晶體包括一以第III族氮化物為主的通道層、一在該通道層上以第III族氮化物為主的阻障層以及一在該阻障層上的AlN帽蓋層。該電晶體可以進一步包括一凹陷到該AlN帽蓋層內的閘極接觸區。在該等實施例中，AlN帽蓋層具有約5至約5000的厚度。在本發明的某些實施例中，AlN層可以不接觸到底層、可以是非單晶、可以是非現場形成及/或可以藉較低品質形成處理來形成，比如用PVD而非CVD。該電晶體也可以包括一閘極接觸區，在該AlN帽蓋層上且並不凹陷到該Al帽蓋層內。在該等實施例中，該AlN帽蓋層具有約2至約20的厚度。此外，該通道層可以是GaN層，而且該阻障層可以是AlGaN層。
本發明另外實施例提供第III族氮化物高電子游動率電晶體以及製造第III族氮化物高電子游動率電晶體的方法，該電晶體包括一以第III族氮化物為主的通道層、一在該通道層上以第III族氮化物為主的阻障層、一在該阻障層上的保護層、一在該阻障層上的閘極接觸區以及數個該保護層上的歐姆接觸區。在本發明的該等實施例中，該保護層包括BN或MgN。在另外的實施例中，該保護層包括多層，比如一層SiN與一層AlN。在本發明的特定實施例中，該保護層具有約1至約10的厚度。在某些實施例中，該保護層具有約單一層的厚度。
在本發明的另外實施例中，該閘極接觸區是在該保護層上。而且，該等歐姆接觸區可以直接在該保護層上。該保護層可以在現場與形成阻障層時一起形成。
也可以依據本發明的某些實施例，提供不同組合及/或次級組合的帽蓋層、鈍化層、保護層及/或鈍化層的退火處理。
現在將更完整的參閱所附圖式來說明本發明，其中會顯示出本發明的實施例。然而，該發明不應該被解釋成受限於在此所提出的實施例。而是，提供這些實施例，使得該說明書所揭示的內容會是完全的且完整的，並且對於熟知該技術領域的人士來說，將完全涵蓋本發明的範圍。在圖式中，薄層與區域的厚度會為了清楚起見而被誇大。相類似的參考數號在全篇說明書中是指相類似的單元。如同在此所使用的，用詞"及/或"是包括一個或多個相關條列項目中的任何一個以及其所有的結合。
在此所使用到的術語只是為了說明特定實施例的目的，並不是要限制本發明。如同在此所使用到的，單數的形式是要用來包括複數的形式，除非文章中有清楚的指出來。將會進一步了解到，"包括"及/或"包含"的用詞，使用於本說明書中時，是要詳述所提出之特點、完整的內容、步驟、操作、單元及/或組件，而不是要排除掉出現或加入一個或多個其它特點、完整的內容、步驟、操作、單元、組件及/或其群組。
將會了解到，當比如薄層、區域或基板被指為是在另一單元之上或延伸到其上時，則可以直接是在其它單元或所出現之交替單元上面，或延伸到其它單元或所出現之交替單元上面。相對的，當某一單元被指出是在另一單元的"直接上面"或"直接延伸到其上面"時，便沒有交替的單元出現。也將會了解到，當某一單元被指出是"連接"或"耦合"到另一單元時，則可以是直接連接或耦合到其它單元，或可以出現交替的單元。相對的，當某一單元被指出是"直接連接"或"直接耦合"到另一單元，則沒有出現交替的單元。相類似的參考數號在全篇說明書中是指相類似的單元。
將會了解到，雖然第一、第二等的用詞在此可以使用，以說明不同的單元、組件、區域、薄層及/或區段，但是這些單元、組件、區域、薄層及/或區段不應該被這些用詞限制住。這些用詞只是用來區別某一單元、組件、區域、薄層或區段與另一單元、組件、區域、薄層或區段。因此，在不偏離本發明所教導的內容下，第一單元、組件、區域、薄層或區段可以被稱作第二單元、組件、區域、薄層或區段。
此外，相對性的用詞，比如"下部"或"底部"以及"上部"或"頂部"，在此都可以用來說明某一單元對另一單元的關係，如圖式所示。將會了解到，該等相對用詞是要包括除了圖式中所畫出的方位以外，還有該裝置的不同方位。例如，如果圖式中的裝置翻轉過來，在其它單元的"底部"側邊上所描述的單元便定位在其它單元的"上部"側邊上。因此，示範性的用詞"下部"可以包括"下部"與"上部"的方位，視圖式中的特定方位而定。相類似的，如果其中一圖式中的裝置被翻轉過來，則被描述成"底下"或"其下"其它單元的單元，會定位成在其它單元"之上"。因此，"底下"或"其下"的示範性用詞可以包括其上或其下。此外，"外部"的用詞可以用來指離基板最遠的表面及/或薄層。
本發明的實施例在此可以參閱剖示圖來做說明，該等示意圖都是本發明理想化實施例的示意圖。如此，例如因製造技術及/或容忍度而與圖式中的形狀發生變動，其結果都是在預期之中。因此，本發明的實施例不應該解釋成受限於此所提之區域的特定形狀，而是例如，要包括因製造所引起的形狀上的偏差。例如，顯示成矩形的蝕刻區域通常具有尖頭狀的、磨成圓角的或彎曲的特徵。因此，圖式中所顯示的區域在本質上都是示意性的，而且其形狀都不是要顯示出裝置區域的精確形狀，並且不是要限制本發明的範圍。
除非有其它的定義，否則在此所使用到的所有用詞(包括技術性的與科學性的用詞)都具有如一般熟知該技術領域之人士所了解到的相同意義。進一步將了解到，比如那些常用字典中所定義出來的用詞，應該解釋成具有相關技術文章中相一致的意義，並且將不會以理想化或過度正式的方式來做解釋，除非在此有被定義過。
熟知該技術領域的人士也將了解到，對安置成"相鄰"到另一部分之結構或部分的參考，可以具有數個覆蓋住該相鄰部分或位於該相鄰部分底下的部分。
本發明的實施例可以特別適合使用於以氮化物為主的裝置內，比如以第III族氮化物為主的HEMT。如同在此所使用到的，該用詞"第III族氮化物"是指氮與週期表第III族元素之間所形成的那些半導體化合物，通常是鋁(Al)、鎵(Ga)及/或銦(In)。該用詞也是指三元或四元的化合物，比如AlGaN與AlInGaN。如同熟知該技術領域的人士所了解到的，第III族元素能結合氮形成二元(比如GaN)、三元(比如AlGaN、AlInN)與四元(比如AlInGaN)的化合物。這些化合物都具有經驗化學式，其中一莫耳的氮是結合總量為一莫耳的第III族元素。因此，常用如Alx Ga1 － x N的化學式來描述，其中0≦x≦1。
例如，使用本發明實施例用以製造以GaN為主之HEMT的適合結構與技術，已經被描述於一般被讓與的美國專利編號第6,316,793案以及美國專利申請編號第2002/0066908A1案，於2001年六月12日提出申請，並於2002年七月6日公開，"ALUMINUM GALLIUM NITRIDE/GALLIUM NITRIDE HIGH ELECTRON MOBILITY TRANSISTORS HAVING A GATE CONTACT ON A GALLIUM NITRIDE BASED CAP SEGMENT AND METHODS OF FABRICATING SAME"，美國專利申請編號第2002/0167023A1案，由Smorchkova等人發明而於2002年11月14日公開，標題為"GROUP－III NITRIDE BASED HIGH ELECTRON MOBILITY TRANSISTOR(HEMT)WITH BARRIER/SPACER LAYER"，美國專利申請序號第10/617,843案，於2003年7月11日提出申請，標題為"NITRIDE BASED TRANSISTOR AND METHODS OF FABRICATION THEREOF USING NON－ETCHED CONTACT RECESSES"，美國專利申請序號第10/772,882案，於2004年2月5日提出申請，標題為"NITRIDE HETEROJUNCTION TRANSISTORS HAVING CHARGE－TRANSFER INDUCED ENERGY BARRIERS AND METHODS OF FABRICATING THE SAME"，美國專利申請序號第10/897,726案，於2004年六月23日提出申請，標題為"METHODS OF FABRICATING NITRIDE BASED TRANSISTOR WITH A CAP LAYER AND A RECESSED GATE"，美國專利申請序號第10/849,617案，於2004年五月20日提出申請，標題為"METHODS OF FABRICATING NITRIDE－BASED TRANSISTORS HAVING REGROWN OHMIC CONTACT REGIONS AND ITRIDE－BASED TRANSISTORS HAVING REGROWN OHMIC CONTACT REGIONS"，美國專利申請序號第10/849,589案，於2004年五月20日提出申請，標題為"SEMICONDUCTOR DEVICES HAVING A HYBRID CHANNEL LAYER，CURRENT APERTURE TRANSISTORS AND METHODS OF FABRICATING SAME"以及美國專利申請編號第2003/0020092案，於2002年七月23日提出申請並於2003年一月30日公開，標題為"INSULATING GATE ALGAN/GAN HEMT"，其所揭示的內容在此以參考的方式完全合併在一起。
本發明的某些實施例提供具AlGaN帽蓋層且以氮化物為主的HEMT，與該AlGaN帽蓋層的其它區域比較起來，該AlGaN帽蓋層具有較高的AlGaN濃度，比如遠離阻障層的表面。因此，該裝置可以具有一高濃度Al的薄層，當作該裝置的外部表面。對包括在外部表面上均勻Al濃度或降低Al濃度的傳統裝置進行處理及/或裝置操作時，這種薄層能改善該裝置的強度。例如，在表面上增加Al濃度不會對高溫下的蝕刻或其它化學反應太敏感，因為與Ga－N鍵比較起來有較強的Al－N鍵。
在本發明的特定實施例中，提供在阻障層上具AlN帽蓋層而以氮化物為主的HEMT。因此，該裝置有一高Al濃度的薄層，當作該裝置的外部表面，如上所述，能改善對傳統裝置進行處理及或裝置操作時該裝置的強度。
在本發明的另外實施例中，該以氮化物為主之帽蓋層的外部表面被n型、p型或深度雜質摻雜過，使得帽蓋層在遠離阻障層的帽蓋層表面上，比起帽蓋層的其它區域，具有較高的雜質濃度。帽蓋層可以是以GaN為主的帽蓋層。在該裝置外部表面上的雜質會聚集在帽蓋層的錯位中，進而降低沿著錯位的閘極漏電。該雜質在錯位上比起在本體晶體中，具有不同特性。例如，總體晶體內的淺雜質在錯位中可以具有深度雜質的特性。因此，對n型、p型或深度雜質的參考是指在雜質總體晶體內而非在錯位中的特性。這在p型或深度雜質時尤其如此。
本發明的另外實施例提供一石墨及/或非定形BN鈍化層給寬能隙半導體裝置用。如在此所使用到的，寬能隙半導體裝置是指包括能隙大於2.5 eV之半導體材料的裝置。石墨及/或非定形BN尤其適用於以GaN為主的裝置，因為B是可溶於Al、Ga與In中，而且In與N在該等材料中都有出現。所以，B與N都不是以GaN為主之結構中的雜質。相反的，Si是GaN中的雜質。因此，石墨及/或非定形BN鈍化層的形成會降低因Si遷移而對GaN層的不預期摻雜之可能性。此外，與如SiN或SiOx 的傳統鈍化物材料比較起來，該石墨及/或非定形BN鈍化層會降低陷阱程度、不同陷阱能量、不同蝕刻敏感度及/或改善退火行為。
本發明的另外實施例提供一SiC鈍化層給第III族氮化物裝置用。與如SiN或SiOx 的傳統鈍化物材料比較起來，該SiC鈍化層會降低陷阱程度、不同陷阱能量、不同蝕刻敏感度及/或改善退火行為。參考SiN、SiON、SiOx 、MgO與相類似的材料都是指化學計量及/或非化學計量的材料。
依本發明某些實施例的典型裝置是以示意圖方式顯示於圖1A至圖6中。因此，雖然本發明的實施例在此是參考凹陷閘極結構或非凹陷閘極結構來做說明，但是本發明的其它實施例可以包括或不包括閘極凹陷區。因此，本發明的實施例應該不能解釋成受限於在此所述之特定的典型實施例，而是可以包括任何具有在此所述之帽蓋層及/或鈍化層的適當結構。
轉到圖1A與1B，本發明提供一基板10，其上可以形成以氮化物為主的裝置。在本發明的特定實施例中，該基板10可以是一半絕緣碳化矽(SiC)基板，例如可以是4H多型物的碳化矽。其它碳化矽的可能多型物包括3C、6H與15R多型物。該"半絕緣"的用詞是以說明的方式來使用，而非絕對的方式。在發明的特定實施例中，碳化矽總體晶體在室溫下具有等於或高於約1x105 Ω－cm的電阻係數。
選擇性的緩衝層、聚核層及/或轉移層(未顯示)都是在該基板10上。例如，可以提供AlN緩衝層，以便在碳化矽基板與該裝置的剩餘部分之間，提供適合的晶體結構轉移。此外，也可以提供如所述的應變平衡轉移層，例如在一般被讓與的美國專利申請編號第2003/0102482A1案，於2002年七月19日提出申請，並於2003年六月5日公開，標題為"STRAIN BALANCED NITRIDE HETEROJUCTION TRANSISTORS AND METHODS OF FABRICATING STRAIN BALANCED NITRIDE HETEROJUNCTION TRANSISTORS"，或美國專利申請編號第2004/0012015 A1案，於2002年七月9日提出申請，並於2004年一月22日公開，標題為"STRAIN COMPENSATED SEMICONDUCTOR STRUCTURES AND METHODS OF FABRICATING STRAIN COMPENSATED SEMICONDUCTOR STRUCTURES"，其所揭示的內容在此以參考的方式完全合併在一起。
例如，適合SiC基板是由本發明的受讓人N.C.Durham的Cree公司所製造，而且用以製造的方法是描述於，例如，美國專利編號Re.34,861；4,946,547；5,200,022；以及6,218,680中所說明的用以製造的方法，其所揭示的內容在此以參考的方式完全合併在一起。相類似的，用以磊晶成長出第III族氮化物的技術已經在例如美國專利編號Re.5,210,051；5,393,993；5,523,589；以及5,592,501中說明過，其所揭示的內容在此以參考的方式完全合併在一起。
雖然碳化矽可以被使用來當作基板材料，但是本發明的實施例可以使用任何適當的材料，比如藍寶石、氮化鋁、氮化鋁鎵、氮化鎵、矽、GaAs、LGO、ZnO、LAO、InP以及相類似的材料。在某些實施例中，也可以形成適當的緩衝層。
回到圖1A與1B，通道層20是在基板10上。通道層20可以使用如上所述的緩衝層、轉移層、及/或聚核層而沉積在基板10上。通道層20可以是處在擠壓應變下。此外，通道層及/或緩衝層及/或轉移層，都可用MOCVD或熟知該技術領域之人士所已知的其它技術而沉積出來，比如MBE或HVPE。
在本發明的某些實施例中，通道層20是第III族氮化物，比如Alx Ga1 － x N，其中0≦x<1，假設在通道層與阻障層的界面處，該通道層20之傳導帶邊緣的能量小於阻障層22之傳導帶邊緣的能量。在本發明的某些實施例中，x＝0是表示通道層20為GaN。通道層20也可以是其它的第III族氮化物，比如InGaN、AlInGaN或其它類似的材料。通道層20可以是未摻雜("非有意的摻雜")，而且可以成長到厚度大於約20。通道層20也可以是多層結構，比如超晶格或結合GaN、AlGaN或其它類似的材料。
阻障層22是在通道層20上。通道層20可以具有小於阻障層22能隙的能隙，而且通道層20也可以具有比阻障層22還大的電子親合力。阻障層22可以沉積在通道層20上。在本發明的某些實施例中，阻障層22是AlN、AlInN、AlGaN或AlInGaN，厚度在約0.1 nm與約40 nm之間。依據本發明實施例的薄層實例已被說明於美國專利申請編號第2002/0167023A1案，由Smorchkova等人發明，標題為"GROUP－III NITRIDE BASED HIGH ELECTRON MOBILITY TRANSISTOR(HEMT)WITH BARRIER/SPACER LAYER"，其所揭示的內容在此以參考的方式完全合併在一起。在本發明的特定實施例中，阻障層22足夠厚且具有足夠高的Al組成，並且摻雜而藉極化效應，在通道層20與阻障層22的界面處感應出重要的載子濃度。而且，阻障層22必須厚到足以降低或極小化通道內因離子化雜質或沉積在阻障層22與帽蓋層24界面處之缺陷的電子散射。
阻障層22可以是第III族氮化物，並具有大於通道層20的能隙，以及比通道層20還小的電子親合力。所以在本發明的某些實施例中，例如，阻障層22可以是約0.1 nm至約40 nm厚，但並不是厚到會造成斷裂或本質缺陷的形成。在本發明的某些實施例中，阻障層22是未摻雜或用n型雜質摻雜到濃度小於約101 9 cm－ 3 。在本發明的某些實施例中，阻障層22可以是A1x Ga1 － x N，其中0≦x<1。在特定的實施例中，鋁濃度是約25%。然而，在本發明的其它實施例中，阻障層22包括AlGaN，具有約5%至約100%的鋁濃度。在本發明的特定實施例中，鋁濃度比約10%還大。
圖1A也顯示出在阻障層22上的帽蓋層24，在凹陷區36內具有貫穿帽蓋層24的閘極32。圖1B也顯示出在阻障層22上的帽蓋層24'，在帽蓋層24'上具有閘極32。在本發明的某些實施例中，帽蓋層24、24'都是非均勻組成的A1GaN層。帽蓋層24、24'將該裝置的頂部(外部)表面以物理方式移開通道，會降低表面效應。帽蓋層24、24'可以在阻障層22上全面形成，並且可以磊晶方式成長出來及/或藉沉積來形成。通常，帽蓋層24、24'可以具有厚度約2 nm至約500 nm。
在本發明的某些實施例中，帽蓋層24、24'可以是漸變的AlGaN層。帽蓋層24、24'具有遠離阻障層22的外部表面25，其中在相鄰到表面之帽蓋層24、24'內的鋁含量是大於在帽蓋層24、24'之內部區域中的帽蓋層24、24'之鋁含量。例如，帽蓋層24、24'可以在表面25中具有第一Al含量，以及在帽蓋層24、24'之內部區域中具有第二鋁含量，其中第一含量大於第二含量。帽蓋層24、24'可以在帽蓋層24、24'以及阻障層22之間具有第三Al含量。該第三含量可以大於、小於或等於第一含量。在本發明的特定實施例中，AlGaN帽蓋層24、24'包括在表面25上具有第一區的Alx Ga1 － x N，其中x≦1，以及在帽蓋層24、24'之內部區域中具有第二區的Aly Ga1 － y N，其中y<x。在某些實施例中，x是約0.3至約1。在其它實施例中，y是約0至約0.9。在特定實施例中，AlGaN帽蓋層包括在阻障層22以及AlGaN帽蓋層24、24'之界面上的第三區的Alz Ga1 － z N，其中z≦1且z≠y。此外，z是大於y。例如，在本發明的某些實施例中，可以提供AlN層來當作阻障層，或相鄰到阻障層的一部分帽蓋層。在這種情形下，帽蓋層24、24'可以包括漸變的Al濃度，從z至y以及從y至x。在具有凹陷貫穿過帽蓋層24的閘極的本發明的特定實施例中，較高的Al濃度會延伸進入帽蓋層內約30至約1000。在帽蓋層24'具有閘極的本發明的特定實施例中，較高的Al濃度會延伸進入帽蓋層內約2.5至約100。
可以藉傳統的磊晶成長技術提供帽蓋層24、24'，其中在帽蓋層24、24'的成長終了期間提供較高的Al濃度。所以，例如，可以藉具增加Al源的MOCVD成長，在成長之前以及期間，提供帽蓋層24、24'。
如圖1A與1B中進一步所示，歐姆接觸區30是在阻障層22上。已定義圖案之光罩與蝕刻處理可以用來曝露出底下的阻障層22。在本發明的某些實施例中，該蝕刻處理可以是低損壞蝕刻處理。在本發明的某些實施例中，該蝕刻處理是具強鹼的濕蝕刻處理，比如具UV照明的KOH。在其它實施例中，該蝕刻處理是乾蝕刻處理。給第III族氮化物用的低損壞蝕刻處理技術的實例，包括除了反應性離子蝕刻以外的蝕刻技術，比如感應性耦合電漿，使用Cl2 、BCl3 、CCl2 F2 及/或其它氯化物或電子旋子共振(ECR)及/或對電漿不具直流成份的向下流電漿蝕刻。如圖1A與1B中進一步所示，歐姆接觸區被定義出圖案，以提供歐姆接觸材料圖案，在退火時提供歐姆接觸區30。雖然圖1A與1B所示的是凹陷區，但是在本發明的某些實施例中，歐姆接觸區30不需要是凹陷的。
如圖1A所示，也可以提供貫穿帽蓋層24的閘極凹陷區，以曝露出一部分的阻障層22。在本發明的某些實施例中，形成凹陷區36，延伸到阻障層22內。該凹陷區36可以延伸到阻障層22內，例如，調節該裝置的性能特性，比如臨界電壓、頻率性能等等。可以用光罩以及如上述的蝕刻處理，來形成該凹陷區。在特定的實施例中，其中歐姆接觸區30提供源極與汲極接觸區，該凹陷區可以在該源極與汲極接觸區之間做彌補，使得與汲極接觸區比較起來，該凹陷區以及後續的閘極接觸區32會較靠近源極接觸區。
在凹陷區內形成閘極接觸區32，並接觸到已曝露部分的阻障層22。該閘極接觸區可以是"T"閘極，如圖1A所示，並且可以使用傳統的製造技術來製造。也可以在帽蓋層24"上形成閘極接觸區32，如圖1B所示，並且可以使用傳統的製造技術來製造。適合的閘極材料可以取決於阻障層的組成，然而在某些實施例中，可以使用對以氮化物為主的半導體材料能製造出蕭基接觸區的傳統材料，比如Ni、Pt、NiSix 、Cu、Pd、Cr、W及/或WSiN。
也可以在圖1A與1B的結構上，提供傳統的鈍化層或如以下所述的BN鈍化層。例如，SiN層與在某些實施例中的非常薄之SiN層都可以在現場形成。也可以使用MgN鈍化層，如美國專利編號第6,498,111案，標題為"FABRICATION OF SEMICONDUCTOR MATERIALS AND DEVICES WITH CONTROLLED ELECTRICITY"，其所揭示的內容在此以參考的方式完全合併在一起。選擇性的，可以在氧環境中，對包括鈍化層的結構進行退火處理，以便從該薄層中去除掉氫，並改變表面狀態及/或將氧到表面中。如果進行氧退火處理，則該退火處理所進行的方式並不會大幅氧化掉鈍化層與底下第III族氮化物之間的薄層。例如在本發明的某些實施例中，該退火處理是可以在溫度約100℃至約1000℃下進行一段約10秒至約1小時的時間。該含氧環境可以只是氧、N2 中的氧、如氬之另一惰性氣體中的氧，乾空氣中的氧、CO、CO2 、NO，NO2 及/或臭氧。用來提供含氧環境的氣體可以不含氫，以便不會讓氫結合到鈍化層。替代的方式或其它的方式是，可以在D2 或D2 O下進行退火處理。
可以使用如專利申請案中所討論的技術，來製造出依據本發明實施例的電晶體，該等專利在此以參考方式合併在一起，包括如說明於美國專利申請序號第10/849617案，在2004年五月20日提出，標題為"METHODS OF FABRICATING NITRIDE－BASED TRANSISTORS HAVING REGROWN OHMIC CONTACT REGIONS AND NITRIDE－BASED TRANSISTORS HAVING REGROWN OHMIC CONTACT REGIONS"，以及美國專利申請序號第10/897,726案，在2004年六月23日提出，標題為"METHODS OF FABRICATING NITRIDE－BASED TRANSISTORS WITH A CAP LAYER AND A RECESSED GATE"，其所揭示的內容在此以參考的方式完全合併在一起。
圖2A與2B顯示出依據本發明另外的實施例具一帽蓋層34、34'的高電子游動率電晶體。可以如同上述參考圖1A與1B所討論的，提供該基板10、通道層20、阻障層22、歐姆接觸區30與閘極接觸區32。如圖2A與2B所看到的，帽蓋層34、34'包括一摻雜區40，接近帽蓋層34、34'的外部表面，或在帽蓋層34、34'的外部表面上。帽蓋層34、34'可以是以GaN為主的帽蓋層，比如GaN層及/或AlGaN層，例如在該等專利案與專利申請案中所描述的，在此以參考的方式合併起來。在本發明的某些實施例中，該摻雜區40是用p型雜質進行摻雜處理，比如Mg、Be、Zn、Ca及/或C。在本發明的其它實施例中，該摻雜區40是用n型雜質進行摻雜處理，比如Si、Ge及/或O。在本發明的另外實施例中，該摻雜區40是用深度雜質進行摻雜處理，比如Fe、C、V、Cr、Mn、Ni及/或Co。該雜質可以在帽蓋層34、34'的沉積或成長期間結合到帽蓋層34內，或可以後續進行佈植處理，例如使用離子佈植。在本發明的某些實施例中，帽蓋層34具有結合並貫穿過帽蓋層34、34'的雜質。在這種情形下，可以藉一具有比帽蓋層34、34'之剩餘部分的雜質濃度還高之雜質濃度的區域，提供該摻雜區40。共摻雜第III族氮化物材料的技術，例如，是描述於美國專利申請序號第10/752,970案中，在2004年一月7日提出且標題為"CO－DOPING FOR FERMI LEVEL CONTROL IN SEMI－INSULATING GROUP III NITRIDES"，其所揭示的內容在此以參考的方式完全合併在一起。
在本發明的實施例中，其中該雜質是n型雜質，該n型雜質可以是Si、Ge或O。在沒有閘極凹陷區的本發明特定實施例中，摻雜區40會延伸到帽蓋層34內約2.5至約50。在有閘極凹陷區的本發明特定實施例中，摻雜區40會延伸到帽蓋層34'內約20至約5000。利用n型雜質，在沒有閘極凹陷區之實施例中的摻雜區40可以提供約101 8 至約102 1 cm－ 3 的雜質濃度，並且如果有閘極凹陷區，則可以摻雜得比102 1 cm－ 3 還重。在本發明的特定實施例中，在帽蓋層34、34'上或接近帽蓋層34、34'處，摻雜區40可以是一個或多個突變摻雜區，並且例如可以具有約101 1 至約101 5 cm－ 2 的雜質濃度。如同在此所使用的，如果是在表面約5的範圍內，則突變摻雜區是在表面上，如果是在表面約50的範圍內，則是接近該表面。在本發明的特定實施例中，該雜質是O，延伸到帽蓋層34、34'內約20。可以使用N型雜質來從表面狀態過篩通道區，以及將表面能階標訂到可預測且所需的位準上，以降低及/或極小化補捉效應。摻雜的程度必須足夠高，以便在沒有凹陷閘極的實施例中是主要的"表面"狀態，但是不能高到足以提供過剩的漏電流路徑。
在其它實施例中，摻雜區40是用p型雜質進行摻雜的區域。在沒有凹陷閘極的本發明特定實施例中，摻雜區40延伸到帽蓋層34內約2.5至約100。在有凹陷閘極的本發明特定實施例中，摻雜區40延伸到帽蓋層34'內約30至約5000。利用p型雜質，摻雜區40可以提供約101 6 至約102 2 cm－ 3 的雜質濃度。該p型雜質可以是Mg、Be、Zn、Ca及/或C。在本發明的特定實施例中，在帽蓋層表面上或接近帽蓋層表面處，該摻雜區可以是一個或多個突變摻雜區，並且例如可以具有約101 1 至約101 5 cm－ 2 的雜質濃度。P型雜質可以用來從表面狀態過篩通道區，以及將表面能階標訂到可預測且所需的位準上，以降低及/或極小化補捉效應並降低漏電流。摻雜程度必須足夠高，以便在沒有凹陷閘極的實施例中降低漏電流，並且是主要的"表面"狀態，但是不能高到足以藉變成導電層而提供加入缺陷或漏電流路徑。然而例如，在有凹陷閘極的本發明特定實施例中，如圖2B所示，如果絕緣區，比如SiN層或間隙層，是在帽蓋層34'與閘極接觸區32之間，則可以提供高摻雜程度的p型雜質，使得帽蓋層34'可以當作導電層。
此外，在本發明的某些實施例中，摻雜區40可以用p型雜質進行摻雜處理，以便在摻雜區與帽蓋層34之間提供p－n接面，並且直接在摻雜區40上提供閘極接觸區32，以便提供接面HEMT(JHEMT)。在這種形下，摻雜區40不會延伸到歐姆接觸區30，可以藉如SiN層或間隙層的絕緣區而從摻雜區絕緣開。
在另外的實施例中，摻雜區40是用深度雜質摻雜過的區域。在沒有閘極凹陷區的本發明特定實施例中，摻雜區40延伸到帽蓋層34內約2.5至約100。在具有閘極凹陷區的本發明特定實施例中，摻雜區40延伸到帽蓋層34'內約30至約5000。利用深度雜質，摻雜區40可以提供約101 6 至約102 2 cm－ 3 至約的雜質濃度。該深度雜質可以是Fe、C、V、Cr、Mn、Ni、Co或其稀土元素。可以用深度雜質從表面狀態來過篩掉通道區，標訂表面能階到可預測且所需的位準，以降低及/或極小化補捉效應，以及降低漏電流。摻雜程度必須足夠高，以便在沒有凹陷閘極的實施例中降低漏電流，並且是主要"表面"狀態，但是不能高到造成重要的補捉效應。
圖3A與3B顯示出依據本發明實施例結合石墨及/或非定形BN鈍化層的電子裝置。可以如參閱圖1A、1B及/或圖2A、2B所述的，提供該基板10、通道層20、阻障層22、帽蓋層24、歐姆接觸區30與閘極接觸區32。如圖3A與3B中進一步所顯示的，石墨及/或非定形BN鈍化層100、100'是在該裝置的已曝露表面上。在本發明的特定實施例中，石墨及/或非定形BN鈍化層100、100'是非單晶層。石墨及/或非定形BN鈍化層100、100'可以是當作單一層或可以是多層，並且可以與其它材料的薄層結合在一起，比如SiN或SiOx 。在該閘極是凹陷貫穿過BN鈍化層100的本發明特定實施例中，石墨或非定形BN鈍化層100可以具有約3至約1 μm的厚度。在該閘極不是凹陷貫穿過BN鈍化層100'的本發明特定實施例中，石墨或非定形BN鈍化層100'可以具有約2至約100的厚度。因此在圖3B所示的實施例中，可以提供MISHEMT。此外如上所述，該閘極可以凹陷進入或貫穿過帽蓋層24，如圖所示，例如在圖1A與2B中，而且BN鈍化層100、100'可以延伸到帽蓋層24中的凹陷區內，進入凹陷區，並到阻障層22上，或終止於閘極接觸區32。因此在本發明的某些實施例中，MISHEMT可以具有凹陷閘極。
用以形成石墨或非定形BN的技術，比如藉MOCVD，對於熟知該技術領的人士來說是已知的，因此不需在此做進一步的說明。例如，BN層可以藉在承載氣體中TEB、NH3 的流動而形成。然而，石墨及/或非定形BN鈍化層100的形成必須在低於底下結構之分解溫度的溫度下進行，其中鈍化層100是在該底下結構上形成。因此，例如對於以GaN為主的結構來說，石墨及/或非定形BN鈍化層100必須在小於約1100℃的溫度下來形成，而且在某些實施例中是小於約950℃。在某些實施例中，後續可以對鈍化層100進行退火處理，如上所述。
圖4A與4B顯示出依據本發明某些實施例結合SiC鈍化層的電子裝置。可以如參閱圖1A、1B及/或圖2A、2B所述的，提供該基板10、通道層20、阻障層22、帽蓋層24、歐姆接觸區30與閘極接觸區32。如圖4A與4B中進一步所顯示的，SiC鈍化層110、110'是在該裝置的已曝露表面上。在本發明的特定實施例中，SiC鈍化層110、110'是非單晶層。在本發明的某些實施例中，SiC鈍化層110、110'是絕緣的或p型的SiC。如果SiC鈍化層110'是p型SiC，則如SiN層或間隙層的絕緣區可以在SiC鈍化層110、110'與歐姆接觸區32之間。在本發明的某些實施例中，SiC鈍化層110、110'是3C的SiC，因為3C的SiC可以在低溫處理中於軸上(0001)六方晶系材料上形成。SiC鈍化層110、110'可以是當作單一層或多層，並且可以結合其它材料的薄層，比如SiN或SiO2 。在本發明的特定實施例中，其中該閘極是凹陷貫穿過SiC鈍化層110，該SiC鈍化層110可以具有約3至約1 μm的厚度。在本發明的特定實施例中，其中該閘極不是凹陷貫穿過SiC鈍化層110'，該SiC鈍化層110'可以具有約2至約100的厚度。因此在圖4B所示的實施例中，可以提供MISHEMT。此外如上所述，該閘極可以凹陷進入或貫穿過帽蓋層24，例如圖1A與2B所示，而且SiC鈍化層110、110'可以延伸到帽蓋層24中的凹陷區內、進入該凹陷區並到達阻障層22上，或可以終止在閘極接觸區32上。所以在本發明的某些實施例中，MISHEMT可以具有凹陷閘極。
形成SiC層的技術對於熟知該技術領域的人士來說是已知的，而且因此，不需要在此做進一步說明。然而，SiC鈍化層110的形成必須在低於底下結構之分解溫度的溫度下進行，其中鈍化層110是在該底下結構上形成。因此，例如對於以GaN為主的結構來說，SiC鈍化層110必須在小於約1100℃的溫度下來形成，而且在某些實施例中是小於約950℃。用以在這種低溫下形成SiC層的技術可以包括CVD或PECVD，例如使用SiH4 與C3 H8 當作Si與C源，或非常低溫的濺鍍處理。此外，可以用雜質來摻雜該SiC層，以控制SiC鈍化層110的特性。例如，n型SiC可以用N進行摻雜處理，p型SiC可以用Al及/或B進行摻雜處理，而絕緣SiC可以用V或Fe進行摻雜處理。在某些實施例中，後續可以對鈍化層100進行退火處理，如上所述。
雖然3A、3B與4A、4B顯示出帽蓋層24上的鈍化層100、100'與110、110'，但是可以提供其它的帽蓋層，比如帽蓋層34，傳統的單一或多重帽蓋層，或是沒有帽蓋層。例如，鈍化層100、100'與110、110'可以與帽蓋層一起使用，在該帽蓋層的外部表面上包括AlN層，使得鈍化層是在AlN層上。所以，使用石墨或非定形BN鈍化層100、100'或SiC鈍化層110、110'必須不能被解釋成受限於圖3A、3B與4A、4B所示的特定結構，但是可以用在任何第III族氮化物半導體裝置或其它寬能隙半導體裝置。
雖然本發明已經參考HEMT結構做了說明，其中閘極是直接在阻障層或帽蓋層之上，但是在本發明的某些實施例中，絕緣層可以在閘極與阻障層或帽蓋層之間。因此在本發明的某些實施例中，如Parikh等人標題為"INSULATING GATE ALGAN/GAN HEMT"的美國專利公開編號第2003/0020092案所述，其內容在此是以參考方式合併到本案中。在某些實施例中，絕緣層可以是石墨及/或非定形BN。
圖5A與5B進一步顯示出結合AlN帽蓋層54、54'的本發明實施例。圖5A也顯示出在具有貫穿過AlN帽蓋層54之凹陷閘極32的阻障層22上之AlN帽蓋層54。圖5B也顯示出在凹陷閘極32於AlN帽蓋層54'上之阻障層22上的AlN帽蓋層54'。AlN帽蓋層54、54'將該裝置的頂部(外部)表面以物理的方式從通道區中移開，可以降低表面效應。此外，AlN帽蓋層54、54'可以提供增加的化學穩定性並保護底下薄層，因為AlN帽蓋層54、54'在高溫下不會對蝕刻處理或其它化學反應敏感，因與Ga－N鍵比較起來Al－N鍵較強。
AlN帽蓋層54、54'可以在阻障層22上形成並覆蓋住，而且可以用磊晶方式成長出來及/或藉沉積處理而形成。通常，帽蓋層54、54'可以具有約0.2 nm至約500 nm的厚度。在具有AlN帽蓋層54'上之閘極的本發明特定實施例中，該AlN帽蓋層54'具有約2至約50的厚度。
可以藉傳統的磊晶成長技術來提供AlN帽蓋層54、54'，在終止阻障層22之成長的期間內終止Ga源。因此例如，藉MOCVD成長來提供AlN帽蓋層54、54'，在成長之前以及成長期間內終止Ga源。
圖6顯示出本發明的另外實施例，其中保護層64是在阻障層22上。如圖6所示，歐姆接觸是在保護層64上。閘極接觸區32也可以在保護層64上。在本發明的某些實施例中，歐姆接觸30是直接在保護層64上，而且閘極接觸區32也可以直接在保護層64上。
保護層64可以在形成歐姆接觸30與閘極接觸區32之前，沉積在SiN層上。另一方式是，保護層64可以是BN或MgN層。MgN可以尤其適合使用於p型裝置，因為可以在對歐姆接觸材料進行退火處理時，提供額外的摻雜處理。保護層64可以是單一層，比如單一SiN、MgN或BN，或在某些實施例中，保護層64可以是多層，比如SiN層與AlN層。
保護層64可以具有約1至約10的厚度，而且在某些實施例中，可以具有約單一層的厚度。因為保護層64是薄的，所以不需要讓歐姆接觸區凹陷貫穿過該保護層64。與沒有這種保護層的裝置比較起來，可以經由較佳表面狀態的控制以及降低閘極漏電流來改善可靠度。
保護層64可以與阻障層的形成，一起在現場形成。因為保護層64可以非常的薄，所以比起Si源、B源或Mg源，只有很少的額外製造成本，而且只有很少的額外成長時間來沉積出薄的保護層64。此外，因為保護層64很薄，所以不需額外的處理步驟來形成凹陷區給閘極及/或歐姆接觸區用。
雖然本發明的實施例已經參考特定的HEMT來做說明，但是本發明不應該解釋成受限於這些結構。例如，額外的薄層可以包括在HEMT裝置內，雖然從本發明所教導的內容中仍會獲得益處。這些額外的薄層可以包括GaN帽蓋層，例如描述於Yu等人的"Schottky barrier engineering in III－V nitrides via the piezoelectric effect"，Applied Physics Letters，Vol.73，No.13，1998，或美國專利公開編號第2002/0066908A1案，於2001年七月2日提出申請而於2002年六月6日公開，標題為"ALUMINUM GALLIUM NITRIDE/GALLIUM NITRIDE HIGH ELECTRON MOBILITY TRANSISTORS HAVING A GATE CONTACT ON A GALLIUM NITRIDE BASED CAP SEGMENT AND METHODS OF FABRICATING SAME"，其內容在此是以參考方式合併到本案中。在本些實施例中，可以沉積出比如SiN、ONO結構或非常高品質AlN的絕緣層，用以製造出MISHEMT及/或鈍化該表面。額外的薄層也可以包括組成漸變的轉移層或數個漸變轉移層。
此外，阻障層22也可以具有如上之美國專利公開編號第2002/0167023A1案所描述的多層。因此，本發明的實施例不應該被解釋成限制阻障層到單一層，而是包括，例如，具有結合GaN、AlGaN及/或AlN層的阻障層。例如，GaN、AlN結構可以用來降低或防止合金散射。所以，本發明的實施例可以包括以氮化物為主的阻障層，這些以氮化物為主的阻障層可以包括以AlGaN為主的阻障層、以AlN為主的阻障層以及其組合體。
雖然本發明的實施例已經參考凹陷貫穿過不同帽蓋層的歐姆接觸區30做了說明，但是在本發明的某些實施例中，歐姆接觸區30是在帽蓋層上或只是部分凹陷到帽蓋層內。所以，本發明的實施例不應該解釋成受限於具有凹陷貫穿過帽蓋層的歐姆接觸區結構。
在圖式與說明書中，已經揭示出本發明的一般實施例，而且雖然已經使用特定的用詞，但是它們只是以通用性且與說明性的方式來使用，而不是為了限制的目的。
10．．．基板
20．．．通道層
22．．．阻障層
24,24',34,34',54,54'．．．帽蓋層
25,25'．．．外部表面
30．．．歐姆接觸區
32．．．閘極接觸區
36．．．凹陷區
40,40'．．．摻雜區
100,100',110,110'．．．BN鈍化層
圖1A至1B是顯示出依據本發明某些實施例具帽蓋層之電晶體的剖示圖。
圖2A至2B是顯示出依據本發明某些實施例具帽蓋層之電晶體的剖示圖。
圖3A至3B是顯示出依據本發明實施例石墨及/或非定形BN鈍化層的剖示圖。
圖4A至4B是顯示出依據本發明某些實施例SiC鈍化層的剖示圖。
圖5A至5B是顯示出依據本發明某些實施例具帽蓋層之電晶體的剖示圖。
圖6是顯示出依據本發明某些實施例在保護層上具歐姆接觸區之電晶體的剖示圖。
10．．．基板
20．．．通道層
22．．．阻障層
24．．．帽蓋層
25．．．外部表面
30．．．歐姆接觸區
32．．．閘極接觸區
36．．．凹陷區

Claims (68)

  1. 一種第III族氮化物高電子游動率電晶體，其係包括：一以第III族氮化物為主的通道層；一在該通道層上以第III族氮化物為主的阻障層；以及一在該阻障層上以非均勻組成AlGaN為主的帽蓋層，並且與該以AlGaN為主之帽蓋層內區域出現的Al濃度比較起來，相鄰到遠離該阻障層之該帽蓋層的表面上具有較高濃度的Al。
  2. 如請求項1之電晶體，進一步包括一閘極接觸區，該閘極接觸區是凹陷到該以AlGaN為主的帽蓋層內，並且在其中，較高濃度的Al延伸到該帽蓋層內約30Å至約1000Å。
  3. 如請求項1之電晶體，進一步包括一閘極接觸區，該閘極接觸區是在該以AlGaN為主的帽蓋層上，而不是凹陷到該以AlGaN為主的帽蓋層內，並且在其中，較高濃度的Al延伸到該帽蓋層內約2.5Å至約100Å。
  4. 如請求項1之電晶體，其中該以AlGaN為主的帽蓋層包括一相鄰在遠離該阻障層之該帽蓋層表面上的Alx Ga1-x N第一區，其中x≦1，以及一在該以AlGaN為主之帽蓋層內的Aly Ga1-y N第二區，其中y<1且y<x。
  5. 如請求項4之電晶體，其中該x的數值可以從約0.3到約1，而該y的數值可以從約0.2到約0.9。
  6. 如請求項4之電晶體，其中該以AlGaN為主的帽蓋層進一步包括在該阻障層與以該AlGaN為主的帽蓋層之間的界面上之一Alz Ga1-z N第三區，其中z<1且z≠y。
  7. 如請求項6之電晶體，其中該z>y。
  8. 如請求項7之電晶體，其中該z>x。
  9. 如請求項6之電晶體，其中該z≦x。
  10. 如請求項1之電晶體，其中該通道層包括一GaN層，該阻障層包括一AlGaN層而該帽蓋層包括一AlGaN層。
  11. 一種第III族氮化物高電子游動率電晶體，其係包括：一以第III族氮化物為主的通道層；一在該通道層上以第III族氮化物為主的阻障層；以及一在該阻障層上以第III族氮化物為主的帽蓋層，並且具有一摻雜區，該摻雜區是相鄰到遠離該阻障層的該帽蓋層表面。
  12. 如請求項11之電晶體，其中該摻雜區包括一被n型雜質摻雜過摻雜區。
  13. 如請求項12之電晶體，其中該n型雜質包括Si、Ge及/或O。
  14. 如請求項12之電晶體，進一步包括一在該帽蓋層上的閘極接觸區，但不凹陷進入該帽蓋層內，而且其中該摻雜區延伸到該帽蓋層內約2.5Å至約50Å。
  15. 如請求項12之電晶體，進一步包括一凹陷進入該帽蓋層內的閘極接觸區，而且其中該摻雜區延伸到該帽蓋層內約20Å至約5000Å。
  16. 如請求項12之電晶體，其中該摻雜區提供一約1018 至約1021 cm-3 的摻雜濃度。
  17. 如請求項12之電晶體，其中該摻雜區包括一個或多個三 角形摻雜區，在該帽蓋層的界面上或接近該帽蓋層的界面處。
  18. 如請求項17之電晶體，其中該一個或多個突變摻雜區具有一約1011 至約1015 cm-2 的摻雜濃度。
  19. 如請求項12之電晶體，其中該n型雜質包括O，而該摻雜區延伸到該蓋層內約20Å。
  20. 如請求項11之電晶體，其中該摻雜區包括一用p型雜質摻雜的區域。
  21. 如請求項20之電晶體，進一步包括一在該帽蓋層上並且沒有凹陷到該帽蓋層內的閘極接觸區，其中該摻雜區延伸到該帽蓋層內約2.5Å至約50Å。
  22. 如請求項20之電晶體，進一步包括一凹陷到該帽蓋層內的閘極接觸區，而且其中該摻雜區延伸到該帽蓋層內約30Å至約5000Å。
  23. 如請求項20之電晶體，其中該p型雜質提供一約1016 至約1022 cm-3 的摻雜濃度。
  24. 如請求項20之電晶體，其中該p型雜質包括Mg、Be、Zn、Ca及/或C。
  25. 如請求項20之電晶體，其中該摻雜區包括一個或多個三角形摻雜區，在該帽蓋層的界面上或接近該帽蓋層的界面處。
  26. 如請求項25之電晶體，其中該突變摻雜區具有一約1011 至約1015 cm-2 的摻雜濃度。
  27. 如請求項20之電晶體，進一步包括： 一在該帽蓋層上的凹陷區；一在該凹陷區內且不直接接觸到該帽蓋層的閘極接觸區；以及其中該p型雜質的程度提供一在該帽蓋層內的導電區。
  28. 如請求項20之電晶體，進一步包括一在該凹陷區之側壁上的絕緣層，而且其中該閘極接觸區是在該凹陷區的絕緣層上。
  29. 如請求項20之電晶體，其中該摻雜區形成一p-n接面，而且其中該閘極接觸區是在該摻雜區上。
  30. 如請求項11之電晶體，其中該摻雜區包括一用深度雜質摻雜過的區域。
  31. 如請求項30之電晶體，進一步包括一在該該帽蓋層上且沒有凹陷到該帽蓋層內的閘極接觸區，其中該摻雜區延伸到該帽蓋區內約2.5Å至約100Å。
  32. 如請求項30之電晶體，進一步包括一凹陷到該帽蓋層內的閘極接觸區，其中該摻雜區延伸到該帽蓋區內約30Å至約5000Å。
  33. 如請求項30之電晶體，其中該深度雜質提供一約1016 至約1022 cm-3 的摻雜濃度。
  34. 如請求項30之電晶體，其中該深度雜質包括Fe、C、V、Cr、Mn、Ni、Co及/或其它稀土元素。
  35. 如請求項11之電晶體，其中該摻雜區包括一第一摻雜區，其中該帽蓋層進一步包括一在該阻障層與該第一摻雜區之間的第二摻雜區，該第二摻雜區具有一小於該第 一摻雜區之雜質濃度的雜質濃度。
  36. 如請求項35之電晶體，其中該第二摻雜區包括一不在該第一摻雜區內之該帽蓋層的剩餘部分。
  37. 如請求項11之電晶體，其中該帽蓋層是用n型雜質、p型雜質與深度雜質中的至少二種來進行摻雜處理。
  38. 如請求項11之電晶體，其中該通道層包括一GaN層，該阻障層包括一AlGaN層，而且該帽蓋層包括一GaN或AlGaN層。
  39. 一種製造一第III族氮化物高電子游動率電晶體的方法，其係包括：形成一以第III族氮化物為主的通道層；形成一在該通道層上以第III族氮化物為主的阻障層；以及形成一在該阻障層上以非均勻組成AlGaN為主的帽蓋層，並且在遠離該阻障層的該帽蓋層表面上具有一比出現在該以AlGaN為主的帽蓋層內的Al濃度還高的Al濃度。
  40. 如請求項39之方法，其中該形成一以非均勻組成AlGaN為主的帽蓋層包括：形成一相鄰到該帽蓋層表面的Alx Ga1-x N第一區，其中x≦1，以及形成一在該以AlGaN為主之帽蓋層內的Aly Ga1-y N第二區，其中y<1且y<x。
  41. 一種製造一第III族氮化物高電子游動率電晶體的方法， 其係包括：形成一以第III族氮化物為主的通道層；形成一在該通道層上以第III族氮化物為主的阻障層；以及形成一在該阻障層上以第III族氮化物為主的帽蓋層，並且具有一相鄰到遠離該阻障層的該帽蓋層表面摻雜區。
  42. 如請求項41之方法，其中該摻雜區是用n型雜質、p型雜質及/或深度雜質來進行摻雜處理。
  43. 一種第III族氮化物高電子游動率電晶體，其係包括：一以第III族氮化物為主的通道層；一在該通道層上以第III族氮化物為主的阻障層；以及一在該阻障層上的AlN帽蓋層。
  44. 如請求項43電晶體，進一步包括一閘極接觸區，凹陷到該AlN帽蓋層內，而且其中該AlN帽蓋層具有約10Å至約5000Å的厚度。
  45. 如請求項43電晶體，進一步包括一閘極接觸區，在該AlN帽蓋層上且沒有凹陷到該AlN帽蓋層內，而且其中該AlN帽蓋層具有約2Å至約50Å的厚度。
  46. 如請求項43電晶體，其中該通道層包括一GaN層，而且該阻障層包括一AlGaN層。
  47. 如請求項43電晶體，進一步包括至少一第III族氮化物層，配置在該AlN帽蓋層與該阻障層之間。
  48. 如請求項43電晶體，其中該AlN帽蓋層是非單晶。
  49. 如請求項43電晶體，其中該AlN帽蓋層的晶體結構不與其上形成該AlN帽蓋層的層晶體結構相一致。
  50. 一種製造一第III族氮化物高電子游動率電晶體的方法，其係包括：形成一以第III族氮化物為主的通道層；形成一在該通道層上以第III族氮化物為主的阻障層；以及形成一在該阻障層上的AlN帽蓋層。
  51. 一種第III族氮化物高電子游動率電晶體，其係包括：一以第III族氮化物為主的通道層；一在該通道層上以第III族氮化物為主的阻障層；一在該阻障層上的保護層；一在該阻障層上的閘極接觸區；以及數個在該保護層上的歐姆接觸區。
  52. 如請求項51的電晶體，其中該保護層包括SiN。
  53. 如請求項51的電晶體，其中該保護層包括BN。
  54. 如請求項51的電晶體，其中該保護層包括MgN。
  55. 如請求項51的電晶體，其中該保護層包括SiO2 、MgO、Al2 O3 、Sc2 O3 及/或AlN。
  56. 如請求項51的電晶體，其中該保護層具有約單一層的厚度。
  57. 如請求項51的電晶體，其中該保護層包括數個多層。
  58. 如請求項57的電晶體，其中該等多層包括一SiN層與一AlN層。
  59. 如請求項51的電晶體，其中該保護層具有約1Å至10Å 約的厚度。
  60. 如請求項51的電晶體，其中該閘極接觸區是在該保護層上。
  61. 如請求項51的電晶體，其中該等歐姆接觸區是直接在該保護層上。
  62. 一種製造一第III族氮化物高電子游動率電晶體的方法，其係包括：形成一以第III族氮化物為主的通道層；形成一在該通道層上以第III族氮化物為主的阻障層；形成一在該阻障層上的保護層；形成一在該阻障層上的閘極接觸區；以及形成數個在該保護層上的歐姆接觸區。
  63. 如請求項62的方法，其中該形成保護層是在現場與形成該阻障層時一起進行。
  64. 如請求項62的方法，其中該形成保護層包括形成一包括SiN、BN及/或MgN的薄層。
  65. 如請求項62的方法，其中該保護層是形成一約單一層的厚度。
  66. 如請求項62的方法，其中該形成保護層包括形成數個多層。
  67. 如請求項66的方法，其中該形成該等多層包括形成一SiN層與形成一AlN層。
  68. 如請求項62的方法，其中該保護層是形成一約1Å至約10Å的厚度。
TW094126664A 2004-11-23 2005-08-08 用於以氮為主之電晶體的帽蓋層和或鈍化層，電晶體結構與其製造方法 TWI464876B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/996,249 US7456443B2 (en) 2004-11-23 2004-11-23 Transistors having buried n-type and p-type regions beneath the source region

Publications (2)

Publication Number Publication Date
TW200620666A TW200620666A (en) 2006-06-16
TWI464876B true TWI464876B (zh) 2014-12-11

Family

ID=35457428

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094126664A TWI464876B (zh) 2004-11-23 2005-08-08 用於以氮為主之電晶體的帽蓋層和或鈍化層，電晶體結構與其製造方法

Country Status (8)

Country Link
US (2) US7456443B2 (zh)
EP (1) EP1817798B2 (zh)
JP (1) JP5406452B2 (zh)
KR (1) KR101124937B1 (zh)
CN (1) CN101107713A (zh)
CA (1) CA2588114A1 (zh)
TW (1) TWI464876B (zh)
WO (1) WO2006057686A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9899505B2 (en) 2009-12-23 2018-02-20 Intel Corporation Conductivity improvements for III-V semiconductor devices

Families Citing this family (159)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7501669B2 (en) 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
US7612390B2 (en) 2004-02-05 2009-11-03 Cree, Inc. Heterojunction transistors including energy barriers
US9773877B2 (en) 2004-05-13 2017-09-26 Cree, Inc. Wide bandgap field effect transistors with source connected field plates
US7417266B1 (en) 2004-06-10 2008-08-26 Qspeed Semiconductor Inc. MOSFET having a JFET embedded as a body diode
EP2273553B1 (en) * 2004-06-30 2020-02-12 IMEC vzw A method for fabricating AlGaN/GaN HEMT devices
US7456443B2 (en) 2004-11-23 2008-11-25 Cree, Inc. Transistors having buried n-type and p-type regions beneath the source region
KR100597649B1 (ko) * 2004-11-26 2006-07-05 삼성전자주식회사 베리어 메탈을 포함하는 반도체 디바이스의 제조방법 및그 구조
JP4869585B2 (ja) * 2004-12-08 2012-02-08 新日本無線株式会社 窒化物半導体装置の製造方法
US9640649B2 (en) * 2004-12-30 2017-05-02 Infineon Technologies Americas Corp. III-nitride power semiconductor with a field relaxation feature
US7436039B2 (en) * 2005-01-06 2008-10-14 Velox Semiconductor Corporation Gallium nitride semiconductor device
US11791385B2 (en) 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates
US9331192B2 (en) * 2005-06-29 2016-05-03 Cree, Inc. Low dislocation density group III nitride layers on silicon carbide substrates and methods of making the same
US20070018198A1 (en) * 2005-07-20 2007-01-25 Brandes George R High electron mobility electronic device structures comprising native substrates and methods for making the same
JP2007048783A (ja) * 2005-08-05 2007-02-22 Matsushita Electric Ind Co Ltd ショットキーダイオード及びその製造方法
JP4751150B2 (ja) 2005-08-31 2011-08-17 株式会社東芝 窒化物系半導体装置
JP2007095858A (ja) * 2005-09-28 2007-04-12 Toshiba Ceramics Co Ltd 化合物半導体デバイス用基板およびそれを用いた化合物半導体デバイス
US8026568B2 (en) 2005-11-15 2011-09-27 Velox Semiconductor Corporation Second Schottky contact metal layer to improve GaN Schottky diode performance
US8044432B2 (en) * 2005-11-29 2011-10-25 The Hong Kong University Of Science And Technology Low density drain HEMTs
US7932539B2 (en) * 2005-11-29 2011-04-26 The Hong Kong University Of Science And Technology Enhancement-mode III-N devices, circuits, and methods
US7972915B2 (en) * 2005-11-29 2011-07-05 The Hong Kong University Of Science And Technology Monolithic integration of enhancement- and depletion-mode AlGaN/GaN HFETs
US7338826B2 (en) * 2005-12-09 2008-03-04 The United States Of America As Represented By The Secretary Of The Navy Silicon nitride passivation with ammonia plasma pretreatment for improving reliability of AlGaN/GaN HEMTs
JP4705482B2 (ja) * 2006-01-27 2011-06-22 パナソニック株式会社 トランジスタ
US7388236B2 (en) * 2006-03-29 2008-06-17 Cree, Inc. High efficiency and/or high power density wide bandgap transistors
JP2007329350A (ja) * 2006-06-08 2007-12-20 Matsushita Electric Ind Co Ltd 半導体装置
US20080067549A1 (en) * 2006-06-26 2008-03-20 Armin Dadgar Semiconductor component
US7504309B2 (en) * 2006-10-12 2009-03-17 International Business Machines Corporation Pre-silicide spacer removal
US7393746B2 (en) 2006-10-12 2008-07-01 International Business Machines Corporation Post-silicide spacer removal
JP4282708B2 (ja) * 2006-10-20 2009-06-24 株式会社東芝 窒化物系半導体装置
US8823057B2 (en) 2006-11-06 2014-09-02 Cree, Inc. Semiconductor devices including implanted regions for providing low-resistance contact to buried layers and related devices
JP4296195B2 (ja) * 2006-11-15 2009-07-15 シャープ株式会社 電界効果トランジスタ
JP2008124374A (ja) * 2006-11-15 2008-05-29 Sharp Corp 絶縁ゲート電界効果トランジスタ
US7692263B2 (en) 2006-11-21 2010-04-06 Cree, Inc. High voltage GaN transistors
US8878245B2 (en) * 2006-11-30 2014-11-04 Cree, Inc. Transistors and method for making ohmic contact to transistors
JP5260550B2 (ja) * 2007-01-10 2013-08-14 インターナショナル レクティフィアー コーポレイション Ｉｉｉ族窒化物素子のための活性領域成形およびその製造方法
US20090321787A1 (en) * 2007-03-20 2009-12-31 Velox Semiconductor Corporation High voltage GaN-based heterojunction transistor structure and method of forming same
US7939853B2 (en) * 2007-03-20 2011-05-10 Power Integrations, Inc. Termination and contact structures for a high voltage GaN-based heterojunction transistor
US9484499B2 (en) * 2007-04-20 2016-11-01 Cree, Inc. Transparent ohmic contacts on light emitting diodes with carrier substrates
US9209281B2 (en) * 2007-04-23 2015-12-08 Infineon Technologies Ag Method of manufacturing a device by locally heating one or more metallization layers and by means of selective etching
TWI460857B (zh) * 2007-08-03 2014-11-11 香港科技大學 可靠之常關型iii族－氮化物主動裝置結構，以及相關方法與系統
JP5285252B2 (ja) * 2007-09-12 2013-09-11 新日本無線株式会社 窒化物半導体装置
JP4462330B2 (ja) * 2007-11-02 2010-05-12 住友電気工業株式会社 Ｉｉｉ族窒化物電子デバイス
US8368100B2 (en) 2007-11-14 2013-02-05 Cree, Inc. Semiconductor light emitting diodes having reflective structures and methods of fabricating same
EP2071509A1 (en) * 2007-12-13 2009-06-17 Gemalto SA Method and apparatus to mark a document using a combination between guilloches and watermarking, method and apparatus to read previous combination
US8076699B2 (en) * 2008-04-02 2011-12-13 The Hong Kong Univ. Of Science And Technology Integrated HEMT and lateral field-effect rectifier combinations, methods, and systems
US8519438B2 (en) 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
US8289065B2 (en) 2008-09-23 2012-10-16 Transphorm Inc. Inductive load power switching circuits
US20100084687A1 (en) * 2008-10-03 2010-04-08 The Hong Kong University Of Science And Technology Aluminum gallium nitride/gallium nitride high electron mobility transistors
US7898004B2 (en) 2008-12-10 2011-03-01 Transphorm Inc. Semiconductor heterostructure diodes
US8080820B2 (en) * 2009-03-16 2011-12-20 Intel Corporation Apparatus and methods for improving parallel conduction in a quantum well device
JP5785153B2 (ja) * 2009-04-08 2015-09-24 エフィシエント パワー コンヴァーション コーポレーション 補償型ゲートｍｉｓｆｅｔ及びその製造方法
JP5663000B2 (ja) * 2009-04-08 2015-02-04 エフィシエント パワー コンヴァーション コーポレーション 逆拡散抑制構造
US8741715B2 (en) 2009-04-29 2014-06-03 Cree, Inc. Gate electrodes for millimeter-wave operation and methods of fabrication
US8742459B2 (en) 2009-05-14 2014-06-03 Transphorm Inc. High voltage III-nitride semiconductor devices
KR101649004B1 (ko) * 2009-05-26 2016-08-17 스미또모 가가꾸 가부시키가이샤 반도체 기판, 반도체 기판의 제조 방법 및 전자 디바이스
WO2010151855A2 (en) * 2009-06-26 2010-12-29 Cornell University Iii-v semiconductor structures including aluminum-silicon nitride passivation
JP4700125B2 (ja) * 2009-07-30 2011-06-15 住友電気工業株式会社 半導体装置およびその製造方法
US8390000B2 (en) 2009-08-28 2013-03-05 Transphorm Inc. Semiconductor devices with field plates
US8389977B2 (en) 2009-12-10 2013-03-05 Transphorm Inc. Reverse side engineered III-nitride devices
KR101774933B1 (ko) * 2010-03-02 2017-09-06 삼성전자 주식회사 듀얼 디플리션을 나타내는 고 전자 이동도 트랜지스터 및 그 제조방법
JP5604147B2 (ja) * 2010-03-25 2014-10-08 パナソニック株式会社 トランジスタ及びその製造方法
US8809904B2 (en) 2010-07-26 2014-08-19 Cree, Inc. Electronic device structure with a semiconductor ledge layer for surface passivation
WO2012014675A1 (ja) * 2010-07-29 2012-02-02 日本碍子株式会社 半導体素子、ｈｅｍｔ素子、および半導体素子の製造方法
JP5782033B2 (ja) * 2010-07-29 2015-09-24 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、ｐｎ接合ダイオード素子、および半導体素子用エピタキシャル基板の製造方法
US8742460B2 (en) 2010-12-15 2014-06-03 Transphorm Inc. Transistors with isolation regions
US8643062B2 (en) 2011-02-02 2014-02-04 Transphorm Inc. III-N device structures and methods
US8772842B2 (en) 2011-03-04 2014-07-08 Transphorm, Inc. Semiconductor diodes with low reverse bias currents
US8716141B2 (en) 2011-03-04 2014-05-06 Transphorm Inc. Electrode configurations for semiconductor devices
FR2974242B1 (fr) * 2011-04-14 2013-09-27 Thales Sa Amelioration des proprietes de transport dans les transistors hemts composes de semi-conducteurs bores a larges bande interdite (iii-b)-n
KR20120124101A (ko) * 2011-05-03 2012-11-13 삼성전자주식회사 고효율 질화계 이종접합 전계효과 트랜지스터
KR101813177B1 (ko) 2011-05-06 2017-12-29 삼성전자주식회사 고전자이동도 트랜지스터 및 그 제조방법
KR20130008280A (ko) * 2011-07-12 2013-01-22 삼성전자주식회사 안정성이 우수한 질화물계 반도체 소자
KR101259126B1 (ko) 2011-07-25 2013-04-26 엘지전자 주식회사 질화물계 반도체 이종접합 반도체 소자 및 그 제조방법
KR20130014861A (ko) * 2011-08-01 2013-02-12 삼성전자주식회사 고 전자 이동도 트랜지스터 및 그 제조방법
US8901604B2 (en) 2011-09-06 2014-12-02 Transphorm Inc. Semiconductor devices with guard rings
US9257547B2 (en) 2011-09-13 2016-02-09 Transphorm Inc. III-N device structures having a non-insulating substrate
JP5739774B2 (ja) * 2011-09-13 2015-06-24 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP5896667B2 (ja) * 2011-09-26 2016-03-30 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP5784440B2 (ja) * 2011-09-28 2015-09-24 トランスフォーム・ジャパン株式会社 半導体装置の製造方法及び半導体装置
US8598937B2 (en) 2011-10-07 2013-12-03 Transphorm Inc. High power semiconductor electronic components with increased reliability
CN102509569B (zh) * 2011-10-19 2014-04-16 西安电子科技大学 I层钒掺杂的碳化硅肖特基结型核电池及其制作方法
US9472633B1 (en) * 2011-11-28 2016-10-18 Qorvo Us, Inc. Transistor gate having an insulating layer support structure
US8633094B2 (en) 2011-12-01 2014-01-21 Power Integrations, Inc. GaN high voltage HFET with passivation plus gate dielectric multilayer structure
US8530978B1 (en) 2011-12-06 2013-09-10 Hrl Laboratories, Llc High current high voltage GaN field effect transistors and method of fabricating same
US8940620B2 (en) 2011-12-15 2015-01-27 Power Integrations, Inc. Composite wafer for fabrication of semiconductor devices
US9337301B2 (en) 2011-12-21 2016-05-10 Massachusetts Institute Of Technology Aluminum nitride based semiconductor devices
US9165766B2 (en) 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
KR101256467B1 (ko) * 2012-02-06 2013-04-19 삼성전자주식회사 질화물계 이종접합 반도체 소자 및 그 제조 방법
US9093366B2 (en) 2012-04-09 2015-07-28 Transphorm Inc. N-polar III-nitride transistors
US8860091B2 (en) 2012-04-16 2014-10-14 Hrl Laboratories, Llc Group III-N HFET with a graded barrier layer
US9184275B2 (en) 2012-06-27 2015-11-10 Transphorm Inc. Semiconductor devices with integrated hole collectors
US8803246B2 (en) 2012-07-16 2014-08-12 Transphorm Inc. Semiconductor electronic components with integrated current limiters
US8900985B2 (en) * 2012-10-15 2014-12-02 Infineon Technologies Austria Ag Self-doped ohmic contacts for compound semiconductor devices
US8768271B1 (en) * 2012-12-19 2014-07-01 Intel Corporation Group III-N transistors on nanoscale template structures
JP6161910B2 (ja) * 2013-01-30 2017-07-12 ルネサスエレクトロニクス株式会社 半導体装置
JP6522521B2 (ja) 2013-02-15 2019-05-29 トランスフォーム インコーポレーテッド 半導体デバイスの電極及びその製造方法
KR102113255B1 (ko) * 2013-02-22 2020-05-20 삼성전자주식회사 그래핀 적층 구조체의 제조방법, 및 그래핀 적층 구조체와 이를 구비하는 전기소자
US9306009B2 (en) * 2013-02-25 2016-04-05 Cree, Inc. Mix doping of a semi-insulating Group III nitride
US8928037B2 (en) 2013-02-28 2015-01-06 Power Integrations, Inc. Heterostructure power transistor with AlSiN passivation layer
US9087718B2 (en) 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
US9245992B2 (en) 2013-03-15 2016-01-26 Transphorm Inc. Carbon doping semiconductor devices
US9443737B2 (en) * 2013-04-03 2016-09-13 Texas Instruments Incorporated Method of forming metal contacts in the barrier layer of a group III-N HEMT
CN103311284B (zh) 2013-06-06 2015-11-25 苏州晶湛半导体有限公司 半导体器件及其制作方法
US9847411B2 (en) 2013-06-09 2017-12-19 Cree, Inc. Recessed field plate transistor structures
US9755059B2 (en) * 2013-06-09 2017-09-05 Cree, Inc. Cascode structures with GaN cap layers
US9679981B2 (en) 2013-06-09 2017-06-13 Cree, Inc. Cascode structures for GaN HEMTs
US20160122554A1 (en) * 2013-06-11 2016-05-05 Specmat, Inc. Chemical compositions for semiconductor manufacturing processes and/or methods, apparatus made with same, and semiconductor structures with reduced potential induced degradation
WO2015009514A1 (en) 2013-07-19 2015-01-22 Transphorm Inc. Iii-nitride transistor including a p-type depleting layer
JP2015046444A (ja) * 2013-08-27 2015-03-12 ルネサスエレクトロニクス株式会社 半導体装置
US10276712B2 (en) 2014-05-29 2019-04-30 Hrl Laboratories, Llc III-nitride field-effect transistor with dual gates
US9318593B2 (en) 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices
CN104167444A (zh) * 2014-08-27 2014-11-26 电子科技大学 一种具有局部帽层的氮化镓基异质结场效应晶体管
CN104269434B (zh) * 2014-09-19 2018-01-05 苏州捷芯威半导体有限公司 一种高电子迁移率晶体管
CN104465746B (zh) * 2014-09-28 2018-08-10 苏州能讯高能半导体有限公司 一种hemt器件及其制造方法
USD826871S1 (en) 2014-12-11 2018-08-28 Cree, Inc. Light emitting diode device
US9536967B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Recessed ohmic contacts in a III-N device
US9536966B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Gate structures for III-N devices
US10177061B2 (en) * 2015-02-12 2019-01-08 Infineon Technologies Austria Ag Semiconductor device
US20160293596A1 (en) * 2015-03-30 2016-10-06 Texas Instruments Incorporated Normally off iii-nitride transistor
US9985121B1 (en) * 2015-04-13 2018-05-29 Hrl Laboratories, Llc P-type diamond gate-GaN heterojunction FET structure
JP2017011088A (ja) * 2015-06-22 2017-01-12 住友電工デバイス・イノベーション株式会社 半導体装置
US9812532B1 (en) 2015-08-28 2017-11-07 Hrl Laboratories, Llc III-nitride P-channel transistor
CN105261643B (zh) * 2015-09-22 2018-04-24 宁波大学 一种高击穿电压氮化镓基高电子迁移率晶体管
CN108028276B (zh) 2015-09-25 2022-04-26 英特尔公司 晶体管沟道区域界面的钝化
DE102015117394B4 (de) * 2015-10-13 2020-06-18 Infineon Technologies Austria Ag Halbleiterbauelement
CN108292678B (zh) 2015-11-19 2021-07-06 Hrl实验室有限责任公司 具有双栅极的iii族氮化物场效应晶体管
WO2017123999A1 (en) 2016-01-15 2017-07-20 Transphorm Inc. Enhancement mode iii-nitride devices having an al(1-x)sixo gate insulator
CN105931964A (zh) * 2016-05-13 2016-09-07 中国科学院半导体研究所 一种增强型AlGaN/GaN晶体管的制备方法
WO2017210323A1 (en) 2016-05-31 2017-12-07 Transphorm Inc. Iii-nitride devices including a graded depleting layer
US9812562B1 (en) * 2016-06-03 2017-11-07 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure, HEMT structure and method of forming the same
US10354879B2 (en) * 2016-06-24 2019-07-16 Cree, Inc. Depletion mode semiconductor devices including current dependent resistance
JP6950185B2 (ja) * 2017-01-12 2021-10-13 三菱電機株式会社 高電子移動度トランジスタの製造方法、高電子移動度トランジスタ
CN107248528B (zh) * 2017-06-09 2019-10-11 西安电子科技大学 低频率损耗GaN基微波功率器件及其制作方法
CN110754002B (zh) * 2017-06-19 2024-03-19 埃皮根股份有限公司 高电子迁移率晶体管
US10651306B2 (en) 2017-08-25 2020-05-12 Hrl Laboratories, Llc Digital alloy based back barrier for P-channel nitride transistors
CN109659361B (zh) 2017-10-12 2022-03-04 电力集成公司 用于异质结器件的栅极堆叠体
JP6841344B2 (ja) * 2017-12-01 2021-03-10 三菱電機株式会社 半導体装置の製造方法、半導体装置
US20190305122A1 (en) * 2018-03-28 2019-10-03 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure
JP2021120966A (ja) * 2018-04-27 2021-08-19 ソニーセミコンダクタソリューションズ株式会社 スイッチングトランジスタ及び半導体モジュール
US11804567B2 (en) 2018-09-28 2023-10-31 Dowa Electronics Materials Co., Ltd. III-nitride semiconductor light-emitting device and method of producing the same
CN109659358A (zh) * 2018-11-20 2019-04-19 西安电子科技大学芜湖研究院 一种氮化镓hemt低欧姆接触电阻结构及其制作方法
CN109659362A (zh) * 2018-11-20 2019-04-19 西安电子科技大学芜湖研究院 一种基于氮化镓功率hemt结构低欧姆接触电阻的结构及其制作方法
US11101378B2 (en) 2019-04-09 2021-08-24 Raytheon Company Semiconductor structure having both enhancement mode group III-N high electron mobility transistors and depletion mode group III-N high electron mobility transistors
US11749758B1 (en) 2019-11-05 2023-09-05 Semiq Incorporated Silicon carbide junction barrier schottky diode with wave-shaped regions
US11545566B2 (en) 2019-12-26 2023-01-03 Raytheon Company Gallium nitride high electron mobility transistors (HEMTs) having reduced current collapse and power added efficiency enhancement
US11469333B1 (en) 2020-02-19 2022-10-11 Semiq Incorporated Counter-doped silicon carbide Schottky barrier diode
US11362190B2 (en) * 2020-05-22 2022-06-14 Raytheon Company Depletion mode high electron mobility field effect transistor (HEMT) semiconductor device having beryllium doped Schottky contact layers
CN111584626B (zh) * 2020-05-28 2023-02-28 西安电子科技大学芜湖研究院 一种增强型hemt器件结构及其制备方法
JP7509621B2 (ja) * 2020-07-16 2024-07-02 住友化学株式会社 窒化物系高電子移動度トランジスタの製造方法および窒化物系高電子移動度トランジスタ
JP7332548B2 (ja) 2020-08-06 2023-08-23 株式会社東芝 半導体装置
CN112117325A (zh) * 2020-08-11 2020-12-22 苏州伯嘉半导体科技有限公司 一种GaN异质结场效应晶体管芯片及其制备方法
CN112271137B (zh) * 2020-11-02 2024-04-09 中国工程物理研究院电子工程研究所 一种基于高电子迁移率晶体管的钝化方法
CN113540230A (zh) * 2021-06-11 2021-10-22 中兴通讯股份有限公司 半导体器件及其制作方法
WO2023050085A1 (en) * 2021-09-28 2023-04-06 Innoscience (Suzhou) Technology Co., Ltd. Nitride-based semiconductor device and method for manufacturing the same
US12159931B2 (en) * 2021-10-22 2024-12-03 Innoscience (Suzhou) Technology Co., Ltd. Nitride-based semiconductor device and method for manufacturing the same
CN114566472A (zh) * 2022-03-01 2022-05-31 南方科技大学 一种半导体器件及其制备方法
WO2024040465A1 (en) * 2022-08-24 2024-02-29 Innoscience (suzhou) Semiconductor Co., Ltd. Nitride-based semiconductor device and method for manufacturing the same
TWI842078B (zh) 2022-09-02 2024-05-11 力晶積成電子製造股份有限公司 高電子遷移率電晶體元件及其製造方法
CN118414710A (zh) * 2022-09-22 2024-07-30 英诺赛科(苏州)半导体有限公司 氮化物基半导体器件及其制造方法
WO2024108489A1 (en) * 2022-11-24 2024-05-30 Innoscience (suzhou) Semiconductor Co., Ltd. Nitride-based semiconductor device and method for manufacturing the same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000004587A2 (en) * 1998-06-12 2000-01-27 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
US6177685B1 (en) * 1998-01-20 2001-01-23 Sharp Kabushiki Kaisha Nitride-type III-V HEMT having an InN 2DEG channel layer
US20020017648A1 (en) * 2000-06-29 2002-02-14 Kensuke Kasahara Semiconductor device
WO2003007383A2 (en) * 2001-07-12 2003-01-23 Cree, Inc. Algan/gan hemts having a gate contact on a gan based cap segment and methods of fabricating same
US20030107065A1 (en) * 2001-11-06 2003-06-12 Sony Corporation Field-effect semiconductor device and method for making the same
WO2003050849A2 (en) * 2001-12-06 2003-06-19 Hrl Laboratories, Llc High power-low noise microwave gan heterojunction field effet transistor
WO2004008495A2 (en) * 2002-07-16 2004-01-22 Cree, Inc. Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
US20040173788A1 (en) * 2003-03-06 2004-09-09 Toshiyuki Takizawa P-type semiconductor and semiconductor metero material and manufacturing methods thereof

Family Cites Families (93)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2465317A2 (fr) * 1979-03-28 1981-03-20 Thomson Csf Transistor a effet de champ a frequence de coupure elevee
EP0033037B1 (en) * 1979-12-28 1990-03-21 Fujitsu Limited Heterojunction semiconductor devices
JPH088350B2 (ja) * 1985-04-08 1996-01-29 日本電気株式会社 半導体装置
US4755867A (en) * 1986-08-15 1988-07-05 American Telephone And Telegraph Company, At&T Bell Laboratories Vertical Enhancement-mode Group III-V compound MISFETs
US4788156A (en) * 1986-09-24 1988-11-29 Microwave Technology, Inc. Subchannel doping to reduce short-gate effects in field effect transistors
US4866005A (en) * 1987-10-26 1989-09-12 North Carolina State University Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide
US5411914A (en) 1988-02-19 1995-05-02 Massachusetts Institute Of Technology III-V based integrated circuits having low temperature growth buffer or passivation layers
EP0334006A1 (en) 1988-02-22 1989-09-27 Siemens Aktiengesellschaft Stacked channel heterojunction fet
US4946547A (en) * 1989-10-13 1990-08-07 Cree Research, Inc. Method of preparing silicon carbide surfaces for crystal growth
US5053348A (en) * 1989-12-01 1991-10-01 Hughes Aircraft Company Fabrication of self-aligned, t-gate hemt
US5210051A (en) * 1990-03-27 1993-05-11 Cree Research, Inc. High efficiency light emitting diodes from bipolar gallium nitride
US5172197A (en) * 1990-04-11 1992-12-15 Hughes Aircraft Company Hemt structure with passivated donor layer
US5200022A (en) * 1990-10-03 1993-04-06 Cree Research, Inc. Method of improving mechanically prepared substrate surfaces of alpha silicon carbide for deposition of beta silicon carbide thereon and resulting product
US5192987A (en) * 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
JP3352712B2 (ja) * 1991-12-18 2002-12-03 浩 天野 窒化ガリウム系半導体素子及びその製造方法
EP0549373B1 (en) * 1991-12-25 1995-05-17 Nec Corporation Tunnel transistor and method of manufacturing same
JPH05275463A (ja) 1992-03-30 1993-10-22 Matsushita Electric Ind Co Ltd 半導体装置
JPH05326561A (ja) * 1992-05-22 1993-12-10 Nec Corp 電界効果トランジスタの製造方法
JPH06267991A (ja) * 1993-03-12 1994-09-22 Hitachi Ltd 半導体装置およびその製造方法
US5393993A (en) * 1993-12-13 1995-02-28 Cree Research, Inc. Buffer structure between silicon carbide and gallium nitride and resulting semiconductor devices
US5686737A (en) * 1994-09-16 1997-11-11 Cree Research, Inc. Self-aligned field-effect transistor for high frequency applications
US5592501A (en) * 1994-09-20 1997-01-07 Cree Research, Inc. Low-strain laser structures with group III nitride active layers
US5523589A (en) * 1994-09-20 1996-06-04 Cree Research, Inc. Vertical geometry light emitting diode with group III nitride active layer and extended lifetime
JP3157690B2 (ja) * 1995-01-19 2001-04-16 沖電気工業株式会社 ｐｎ接合素子の製造方法
US5534462A (en) * 1995-02-24 1996-07-09 Motorola, Inc. Method for forming a plug and semiconductor device having the same
US5670798A (en) * 1995-03-29 1997-09-23 North Carolina State University Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact non-nitride buffer layer and methods of fabricating same
SE9501311D0 (sv) * 1995-04-10 1995-04-10 Abb Research Ltd Method for producing a semiconductor device having a semiconductor layer of SiC
US6002148A (en) * 1995-06-30 1999-12-14 Motorola, Inc. Silicon carbide transistor and method
KR100195269B1 (ko) * 1995-12-22 1999-06-15 윤종용 액정표시장치의 제조방법
US5915164A (en) * 1995-12-28 1999-06-22 U.S. Philips Corporation Methods of making high voltage GaN-A1N based semiconductor devices
DE19600116C2 (de) * 1996-01-03 2001-03-15 Siemens Ag Doppelheterostruktur-HEMT
US5837331A (en) * 1996-03-13 1998-11-17 Motorola, Inc. Amorphous multi-layered structure and method of making the same
JPH1050982A (ja) 1996-07-31 1998-02-20 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
US6936839B2 (en) * 1996-10-16 2005-08-30 The University Of Connecticut Monolithic integrated circuit including a waveguide and quantum well inversion channel devices and a method of fabricating same
US6677619B1 (en) * 1997-01-09 2004-01-13 Nichia Chemical Industries, Ltd. Nitride semiconductor device
US6448648B1 (en) * 1997-03-27 2002-09-10 The United States Of America As Represented By The Secretary Of The Navy Metalization of electronic semiconductor devices
JPH10335637A (ja) * 1997-05-30 1998-12-18 Sony Corp ヘテロ接合電界効果トランジスタ
JP3507662B2 (ja) * 1997-07-08 2004-03-15 日本電気株式会社 電界効果トランジスタ
JPH11150264A (ja) * 1997-09-12 1999-06-02 Sony Corp 半導体装置およびその製造方法ならびに無線通信装置
JPH11111730A (ja) * 1997-09-30 1999-04-23 Sanyo Electric Co Ltd 半導体装置
US6201262B1 (en) * 1997-10-07 2001-03-13 Cree, Inc. Group III nitride photonic devices on silicon carbide substrates with conductive buffer interlay structure
US6608327B1 (en) * 1998-02-27 2003-08-19 North Carolina State University Gallium nitride semiconductor structure including laterally offset patterned layers
US6051849A (en) * 1998-02-27 2000-04-18 North Carolina State University Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer
US6150680A (en) * 1998-03-05 2000-11-21 Welch Allyn, Inc. Field effect semiconductor device having dipole barrier
JPH11261053A (ja) 1998-03-09 1999-09-24 Furukawa Electric Co Ltd:The 高移動度トランジスタ
US6086673A (en) * 1998-04-02 2000-07-11 Massachusetts Institute Of Technology Process for producing high-quality III-V nitride substrates
US6177688B1 (en) * 1998-11-24 2001-01-23 North Carolina State University Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates
US6255198B1 (en) * 1998-11-24 2001-07-03 North Carolina State University Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
JP3209270B2 (ja) * 1999-01-29 2001-09-17 日本電気株式会社 ヘテロ接合電界効果トランジスタ
US6582906B1 (en) * 1999-04-05 2003-06-24 Affymetrix, Inc. Proportional amplification of nucleic acids
US6518637B1 (en) * 1999-04-08 2003-02-11 Wayne State University Cubic (zinc-blende) aluminum nitride
US6218680B1 (en) * 1999-05-18 2001-04-17 Cree, Inc. Semi-insulating silicon carbide without vanadium domination
US6812053B1 (en) * 1999-10-14 2004-11-02 Cree, Inc. Single step pendeo- and lateral epitaxial overgrowth of Group III-nitride epitaxial layers with Group III-nitride buffer layer and resulting structures
US6521514B1 (en) * 1999-11-17 2003-02-18 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates
US6639255B2 (en) * 1999-12-08 2003-10-28 Matsushita Electric Industrial Co., Ltd. GaN-based HFET having a surface-leakage reducing cap layer
JP4592938B2 (ja) 1999-12-08 2010-12-08 パナソニック株式会社 半導体装置
US6380108B1 (en) * 1999-12-21 2002-04-30 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts, and gallium nitride semiconductor structures fabricated thereby
JP3393602B2 (ja) * 2000-01-13 2003-04-07 松下電器産業株式会社 半導体装置
US6586781B2 (en) * 2000-02-04 2003-07-01 Cree Lighting Company Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same
US6403451B1 (en) * 2000-02-09 2002-06-11 Noerh Carolina State University Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
JP4667556B2 (ja) * 2000-02-18 2011-04-13 古河電気工業株式会社 縦型ＧａＮ系電界効果トランジスタ、バイポーラトランジスタと縦型ＧａＮ系電界効果トランジスタの製造方法
US6261929B1 (en) * 2000-02-24 2001-07-17 North Carolina State University Methods of forming a plurality of semiconductor layers using spaced trench arrays
US6498111B1 (en) * 2000-08-23 2002-12-24 Cree Lighting Company Fabrication of semiconductor materials and devices with controlled electrical conductivity
JP4751498B2 (ja) 2000-03-30 2011-08-17 富士通株式会社 半導体三端子装置
US6475889B1 (en) * 2000-04-11 2002-11-05 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
JP4022708B2 (ja) * 2000-06-29 2007-12-19 日本電気株式会社 半導体装置
US6515316B1 (en) * 2000-07-14 2003-02-04 Trw Inc. Partially relaxed channel HEMT device
JP3428962B2 (ja) * 2000-12-19 2003-07-22 古河電気工業株式会社 ＧａＮ系高移動度トランジスタ
US6593193B2 (en) * 2001-02-27 2003-07-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
US6849882B2 (en) * 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
US6706114B2 (en) * 2001-05-21 2004-03-16 Cree, Inc. Methods of fabricating silicon carbide crystals
US6646293B2 (en) * 2001-07-18 2003-11-11 Motorola, Inc. Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates
US7230284B2 (en) 2001-07-24 2007-06-12 Cree, Inc. Insulating gate AlGaN/GaN HEMT
JP3785970B2 (ja) * 2001-09-03 2006-06-14 日本電気株式会社 Ｉｉｉ族窒化物半導体素子の製造方法
US7030428B2 (en) * 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
JP3986887B2 (ja) * 2002-05-17 2007-10-03 松下電器産業株式会社 半導体装置
US6841001B2 (en) * 2002-07-19 2005-01-11 Cree, Inc. Strain compensated semiconductor structures and methods of fabricating strain compensated semiconductor structures
US6884704B2 (en) * 2002-08-05 2005-04-26 Hrl Laboratories, Llc Ohmic metal contact and channel protection in GaN devices using an encapsulation layer
US20040021152A1 (en) * 2002-08-05 2004-02-05 Chanh Nguyen Ga/A1GaN Heterostructure Field Effect Transistor with dielectric recessed gate
JP2004260114A (ja) * 2003-02-27 2004-09-16 Shin Etsu Handotai Co Ltd 化合物半導体素子
JP2004327882A (ja) * 2003-04-28 2004-11-18 Ngk Insulators Ltd エピタキシャル基板、半導体素子および高電子移動度トランジスタ
JP4620333B2 (ja) * 2003-05-09 2011-01-26 三菱電機株式会社 半導体装置の製造方法
JP4746825B2 (ja) 2003-05-15 2011-08-10 富士通株式会社 化合物半導体装置
JP2005183551A (ja) 2003-12-17 2005-07-07 Nec Corp 半導体装置、電界効果トランジスタおよび電界効果トランジスタの製造方法
US7170111B2 (en) * 2004-02-05 2007-01-30 Cree, Inc. Nitride heterojunction transistors having charge-transfer induced energy barriers and methods of fabricating the same
US7084441B2 (en) * 2004-05-20 2006-08-01 Cree, Inc. Semiconductor devices having a hybrid channel layer, current aperture transistors and methods of fabricating same
US7432142B2 (en) * 2004-05-20 2008-10-07 Cree, Inc. Methods of fabricating nitride-based transistors having regrown ohmic contact regions
JP2008508166A (ja) * 2004-06-18 2008-03-21 リージェンツ・オブ・ザ・ユニヴァーシティー・オブ・ミネソタ 高周波プラズマを用いてナノ粒子を生成するための方法および装置
US7547928B2 (en) * 2004-06-30 2009-06-16 Interuniversitair Microelektronica Centrum (Imec) AlGaN/GaN high electron mobility transistor devices
US7238560B2 (en) * 2004-07-23 2007-07-03 Cree, Inc. Methods of fabricating nitride-based transistors with a cap layer and a recessed gate
US7456443B2 (en) 2004-11-23 2008-11-25 Cree, Inc. Transistors having buried n-type and p-type regions beneath the source region
US20060284167A1 (en) * 2005-06-17 2006-12-21 Godfrey Augustine Multilayered substrate obtained via wafer bonding for power applications
US8163196B2 (en) 2008-10-28 2012-04-24 Honeywell International Inc. Azeotrope-like compositions comprising 1-chloro-3,3,3-trifluoropropene

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6177685B1 (en) * 1998-01-20 2001-01-23 Sharp Kabushiki Kaisha Nitride-type III-V HEMT having an InN 2DEG channel layer
WO2000004587A2 (en) * 1998-06-12 2000-01-27 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
US20020017648A1 (en) * 2000-06-29 2002-02-14 Kensuke Kasahara Semiconductor device
WO2003007383A2 (en) * 2001-07-12 2003-01-23 Cree, Inc. Algan/gan hemts having a gate contact on a gan based cap segment and methods of fabricating same
US20030107065A1 (en) * 2001-11-06 2003-06-12 Sony Corporation Field-effect semiconductor device and method for making the same
WO2003050849A2 (en) * 2001-12-06 2003-06-19 Hrl Laboratories, Llc High power-low noise microwave gan heterojunction field effet transistor
WO2004008495A2 (en) * 2002-07-16 2004-01-22 Cree, Inc. Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
US20040173788A1 (en) * 2003-03-06 2004-09-09 Toshiyuki Takizawa P-type semiconductor and semiconductor metero material and manufacturing methods thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9899505B2 (en) 2009-12-23 2018-02-20 Intel Corporation Conductivity improvements for III-V semiconductor devices

Also Published As

Publication number Publication date
WO2006057686A3 (en) 2006-06-29
US20060108606A1 (en) 2006-05-25
KR101124937B1 (ko) 2012-03-27
US20090042345A1 (en) 2009-02-12
KR20070091629A (ko) 2007-09-11
US9166033B2 (en) 2015-10-20
EP1817798B1 (en) 2012-08-01
JP5406452B2 (ja) 2014-02-05
EP1817798B2 (en) 2020-04-22
JP2008521248A (ja) 2008-06-19
US7456443B2 (en) 2008-11-25
TW200620666A (en) 2006-06-16
EP1817798A2 (en) 2007-08-15
CN101107713A (zh) 2008-01-16
CA2588114A1 (en) 2006-06-01
WO2006057686A2 (en) 2006-06-01

Similar Documents

Publication Publication Date Title
TWI464876B (zh) 用於以氮為主之電晶體的帽蓋層和或鈍化層，電晶體結構與其製造方法
US7709859B2 (en) Cap layers including aluminum nitride for nitride-based transistors
US11699748B2 (en) Normally-off HEMT transistor with selective generation of 2DEG channel, and manufacturing method thereof
US8481376B2 (en) Group III nitride semiconductor devices with silicon nitride layers and methods of manufacturing such devices
KR101108344B1 (ko) 캡층 및 리세스된 게이트를 가지는 질화물계트랜지스터들의 제조방법들
US9564492B2 (en) Group III-V device with a selectively modified impurity concentration
EP2311095B1 (en) Normally-off semiconductor devices and methods of fabricating the same
EP1522091B1 (en) Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
US8575651B2 (en) Devices having thick semi-insulating epitaxial gallium nitride layer
US20110108885A1 (en) Semiconductor device and method of manufacturing a semiconductor device
US8551821B2 (en) Enhancement normally off nitride semiconductor device manufacturing the same

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent