JP5782033B2 - 半導体素子用エピタキシャル基板、半導体素子、pn接合ダイオード素子、および半導体素子用エピタキシャル基板の製造方法 - Google Patents
半導体素子用エピタキシャル基板、半導体素子、pn接合ダイオード素子、および半導体素子用エピタキシャル基板の製造方法 Download PDFInfo
- Publication number
- JP5782033B2 JP5782033B2 JP2012526510A JP2012526510A JP5782033B2 JP 5782033 B2 JP5782033 B2 JP 5782033B2 JP 2012526510 A JP2012526510 A JP 2012526510A JP 2012526510 A JP2012526510 A JP 2012526510A JP 5782033 B2 JP5782033 B2 JP 5782033B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- epitaxial substrate
- group iii
- iii nitride
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
- C30B23/02—Epitaxial-layer growth
- C30B23/025—Epitaxial-layer growth characterised by the substrate
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/18—Epitaxial-layer growth characterised by the substrate
- C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
- C30B29/403—AIII-nitrides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
- H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
- H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
- H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/01—Manufacture or treatment
- H10D8/043—Manufacture or treatment of planar diodes
-
- H10P14/00—
-
- H10P14/24—
-
- H10P14/2901—
-
- H10P14/2904—
-
- H10P14/3216—
-
- H10P14/3251—
-
- H10P14/3416—
-
- H10P14/3444—
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Inorganic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
Description
本発明の第3の態様では、第2の態様に係るエピタキシャル基板において、前記アクセプタ元素がMgであるようにした。
本発明の第4の態様では、第1ないし第3のいずれかの態様に係るエピタキシャル基板において、前記第2のIII族窒化物のバンドギャップが前記第1のIII族窒化物のバンドギャップよりも大きいようにした。
本発明の第12の態様では、第11の態様に係るエピタキシャル基板の製造方法において、前記アクセプタ元素がMgであるようにした。
本発明の第13の態様では、第11または第12の態様に係るエピタキシャル基板の製造方法において、前記第2のIII族窒化物のバンドギャップが前記第1のIII族窒化物のバンドギャップよりも大きいようにした。
図1は、本発明の実施の形態に係るエピタキシャル基板10の構成を概略的に示す断面模式図である。エピタキシャル基板10は、下地基板1と、バッファ層2と、チャネル層3と、スペーサ層4と、障壁層5と、拡散防止層6と、キャップ層7とが積層形成された構成を有する。なお、図1における各層の厚みの比率は、実際のものを反映したものではない。バッファ層2と、チャネル層3と、スペーサ層4と、障壁層5と、拡散防止層6と、キャップ層7とはいずれも、MOCVD法(有機金属化学的気相成長法)を用いてエピタキシャル形成される(詳細は後述)のが好適な一例である。
次に、上述のような構成を有するエピタキシャル基板10を作製する方法を説明する。
次に、エピタキシャル基板10に拡散防止層6を設けることの作用効果について説明する。
本実施例では、障壁層5、拡散防止層6、およびキャップ層7の形成条件の組合せが異なる計54種のエピタキシャル基板10を作製した。具体的には、障壁層5については組成を3水準に違えた。拡散防止層6については、これを形成しない場合(膜厚0nm)を含め、膜厚を5水準に違えた。キャップ層7については、これを形成しない場合を含め、組成を4水準に、膜厚を2水準に違えた。得られたそれぞれのエピタキシャル基板10について、ホール効果法を用いて電気特性を評価した。
本実施例では、障壁層5、拡散防止層6、およびキャップ層7の形成条件の組合せが異なる計45種のエピタキシャル基板10を作製した。具体的には、障壁層5については組成を3水準に違えた。拡散防止層6については、これを形成しない場合(膜厚0nm)を含め、膜厚を5水準に違えた。キャップ層7については、アクセプタ元素としてドープするMg元素の目標濃度を3水準に違えた。そして、それぞれのエピタキシャル基板10を用いて、同心円型PNダイオード素子を作製し、逆方向バイアス時の漏れ電流(逆方向漏れ電流)を測定した。
2 バッファ層
3 チャネル層
3e 二次元電子ガス領域
4 スペーサ層
5 障壁層
6 拡散防止層
7 キャップ層
10 エピタキシャル基板
Claims (17)
- 下地基板の上にIII族窒化物層群を(0001)結晶面が基板面に対し略平行となるよう積層形成した半導体素子用のエピタキシャル基板であって、
前記下地基板の上に形成されてなる、Inx1Aly1Gaz1N(x1+y1+z1=1、z1>0)なる組成の第1のIII族窒化物からなるチャネル層と、
前記チャネル層の上に形成されてなる、Inx2Aly2N(x2+y2=1、0.14≦x2≦0.24)なる組成の第2のIII族窒化物からなる障壁層と、
前記障壁層の上に形成されてなる、AlNからなり、3nm以上の厚みを有する拡散防止層と、
前記拡散防止層の上に形成されてなる、Aly3Gaz3N(y3+z3=1、0≦y3≦0.2)なる組成の第3のIII族窒化物からなるキャップ層と、
を備えることを特徴とする半導体素子用エピタキシャル基板。 - 下地基板の上にIII族窒化物層群を(0001)結晶面が基板面に対し略平行となるよう積層形成した半導体素子用のエピタキシャル基板であって、
前記下地基板の上に形成されてなる、Inx1Aly1Gaz1N(x1+y1+z1=1、z1>0)なる組成の第1のIII族窒化物からなるチャネル層と、
前記チャネル層の上に形成されてなる、Inx2Aly2N(x2+y2=1、x2>0、y2>0)なる組成の第2のIII族窒化物からなる障壁層と、
前記障壁層の上に形成されてなる、AlNからなり、3nm以上の厚みを有する拡散防止層と、
前記拡散防止層の上に形成されてなる、Aly3Gaz3N(y3+z3=1、z3>0)なる組成の第3のIII族窒化物にアクセプタ元素をドープしたものであるキャップ層と、
を備えることを特徴とする半導体素子用エピタキシャル基板。 - 請求項2に記載のエピタキシャル基板であって、
前記アクセプタ元素がMgである、
ことを特徴とする半導体素子用エピタキシャル基板。 - 請求項1ないし請求項3のいずれかに記載のエピタキシャル基板であって、
前記第2のIII族窒化物のバンドギャップが前記第1のIII族窒化物のバンドギャップよりも大きい、
ことを特徴とする半導体素子用エピタキシャル基板。 - 請求項1ないし請求項4のいずれかに記載のエピタキシャル基板であって、
前記第1のIII族窒化物がAly1Gaz1N(y1+z1=1、z1>0)である、
ことを特徴とする半導体素子用エピタキシャル基板。 - 請求項5に記載のエピタキシャル基板であって、
前記第1のIII族窒化物がGaNである、
ことを特徴とする半導体素子用エピタキシャル基板。 - 請求項1ないし請求項6のいずれかに記載のエピタキシャル基板であって、
前記チャネル層と前記障壁層との間に、Inx4Aly4Gaz4N(x4+y4+z4=1、y4>0)なる組成を有し、前記第2のIII族窒化物よりもバンドギャップが大きい第4のIII族窒化物からなるスペーサ層をさらに備える、
ことを特徴とする半導体素子用エピタキシャル基板。 - 請求項7に記載のエピタキシャル基板であって、
前記第4のIII族窒化物がAlNである、
ことを特徴とする半導体素子用エピタキシャル基板。 - 請求項1ないし請求項8のいずれかに記載の半導体素子用エピタキシャル基板を用いて作製した、半導体素子。
- 請求項2または請求項3に記載の半導体素子用エピタキシャル基板を用いて作製した、PN接合ダイオード素子。
- 下地基板の上にIII族窒化物層群を(0001)結晶面が基板面に対し略平行となるよう積層形成した半導体素子用のエピタキシャル基板の製造方法であって、
下地基板の上に、Inx1Aly1Gaz1N(x1+y1+z1=1、z1>0)なる組成の第1のIII族窒化物にてチャネル層を形成するチャネル層形成工程と、
前記チャネル層の上に、Inx2Aly2N(x2+y2=1、0.14≦x2≦0.24)なる組成の第2のIII族窒化物にて障壁層を形成する障壁層形成工程と、
前記障壁層の上にAlNからなる拡散防止層を形成する拡散防止層形成工程と、
前記拡散防止層の上にAly3Gaz3N(y3+z3=1、z3>0)なる組成の第3のIII族窒化物にアクセプタ元素をドープすることによってキャップ層を形成するキャップ層形成工程と、
を備えることを特徴とする半導体素子用エピタキシャル基板の製造方法。 - 請求項11に記載のエピタキシャル基板の製造方法であって、
前記アクセプタ元素がMgである、
ことを特徴とする半導体素子用エピタキシャル基板の製造方法。 - 請求項11または請求項12に記載のエピタキシャル基板の製造方法であって、
前記第2のIII族窒化物のバンドギャップが前記第1のIII族窒化物のバンドギャップよりも大きい、
ことを特徴とする半導体素子用エピタキシャル基板の製造方法。 - 請求項11ないし請求項13のいずれかに記載のエピタキシャル基板の製造方法であって、
前記第1のIII族窒化物がAl y1 Ga z1 N(y1+z1=1、z1>0)である、
ことを特徴とする半導体素子用エピタキシャル基板の製造方法。 - 請求項14に記載のエピタキシャル基板の製造方法であって、
前記第1のIII族窒化物がGaNである、
ことを特徴とする半導体素子用エピタキシャル基板の製造方法。 - 請求項11ないし請求項15のいずれかに記載のエピタキシャル基板の製造方法であって、
前記チャネル層の上に、In x4 Al y4 Ga z4 N(x4+y4+z4=1、y4>0)なる組成を有し、前記第2のIII族窒化物よりもバンドギャップが大きい第4のIII族窒化物からなるスペーサ層を形成するスペーサ層形成工程、
をさらに備え、
前記障壁層形成工程においては、前記スペーサ層の上に前記障壁層を形成する、
ことを特徴とする半導体素子用エピタキシャル基板の製造方法。 - 請求項16に記載のエピタキシャル基板の製造方法であって、
前記第4のIII族窒化物がAlNである、
ことを特徴とする半導体素子用エピタキシャル基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012526510A JP5782033B2 (ja) | 2010-07-29 | 2011-07-26 | 半導体素子用エピタキシャル基板、半導体素子、pn接合ダイオード素子、および半導体素子用エピタキシャル基板の製造方法 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010170320 | 2010-07-29 | ||
| JP2010170320 | 2010-07-29 | ||
| PCT/JP2011/066948 WO2012014883A1 (ja) | 2010-07-29 | 2011-07-26 | 半導体素子用エピタキシャル基板、半導体素子、pn接合ダイオード素子、および半導体素子用エピタキシャル基板の製造方法 |
| JP2012526510A JP5782033B2 (ja) | 2010-07-29 | 2011-07-26 | 半導体素子用エピタキシャル基板、半導体素子、pn接合ダイオード素子、および半導体素子用エピタキシャル基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2012014883A1 JPWO2012014883A1 (ja) | 2013-09-12 |
| JP5782033B2 true JP5782033B2 (ja) | 2015-09-24 |
Family
ID=45530090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012526510A Expired - Fee Related JP5782033B2 (ja) | 2010-07-29 | 2011-07-26 | 半導体素子用エピタキシャル基板、半導体素子、pn接合ダイオード素子、および半導体素子用エピタキシャル基板の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9024325B2 (ja) |
| EP (1) | EP2600394B1 (ja) |
| JP (1) | JP5782033B2 (ja) |
| CN (1) | CN103003931B (ja) |
| WO (1) | WO2012014883A1 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013185089A1 (en) * | 2012-06-07 | 2013-12-12 | Iqe Kc, Llc | Double aluminum nitride spacers for nitride high electron-mobility transistors |
| WO2014024310A1 (ja) * | 2012-08-10 | 2014-02-13 | 日本碍子株式会社 | 半導体素子、hemt素子、および半導体素子の製造方法 |
| JP6318474B2 (ja) | 2013-06-07 | 2018-05-09 | 住友電気工業株式会社 | 半導体装置の製造方法 |
| JP6179266B2 (ja) * | 2013-08-12 | 2017-08-16 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP6064051B2 (ja) * | 2013-11-06 | 2017-01-18 | シャープ株式会社 | 窒化物半導体 |
| JP2015165530A (ja) * | 2014-03-03 | 2015-09-17 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JP6493523B2 (ja) * | 2015-05-08 | 2019-04-03 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP6792135B2 (ja) * | 2015-10-30 | 2020-11-25 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| JP6737800B2 (ja) * | 2015-11-02 | 2020-08-12 | 日本碍子株式会社 | 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法 |
| JP6870304B2 (ja) * | 2016-12-05 | 2021-05-12 | 住友電気工業株式会社 | 半導体装置の製造方法 |
| KR102293962B1 (ko) * | 2017-12-01 | 2021-08-25 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치의 제조 방법, 반도체 장치 |
| TWI701836B (zh) * | 2019-07-26 | 2020-08-11 | 新唐科技股份有限公司 | 增強型高電子遷移率電晶體元件及其製造方法 |
| CN111477536A (zh) * | 2020-03-31 | 2020-07-31 | 华为技术有限公司 | 一种半导体外延结构及半导体器件 |
| CN111354629B (zh) * | 2020-04-26 | 2023-04-07 | 江西力特康光学有限公司 | 一种用于紫外LED的AlN缓冲层结构及其制作方法 |
| US20240105823A1 (en) * | 2022-09-23 | 2024-03-28 | Wolfspeed, Inc. | Barrier Structure for Dispersion Reduction in Transistor Devices |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06283825A (ja) * | 1993-03-26 | 1994-10-07 | Toyoda Gosei Co Ltd | 窒化ガリウム系化合物半導体レーザダイオード |
| JP2005268493A (ja) * | 2004-03-18 | 2005-09-29 | National Institute Of Information & Communication Technology | ヘテロ接合電界効果トランジスタ |
| JP2008140813A (ja) * | 2006-11-30 | 2008-06-19 | Oki Electric Ind Co Ltd | 絶縁ゲート電界効果トランジスタ |
| JP2008235613A (ja) * | 2007-03-22 | 2008-10-02 | Eudyna Devices Inc | 半導体装置 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2004042832A1 (ja) * | 2002-11-06 | 2006-03-09 | サンケン電気株式会社 | 半導体発光素子及びその製造方法 |
| SG135924A1 (en) * | 2003-04-02 | 2007-10-29 | Sumitomo Electric Industries | Nitride-based semiconductor epitaxial substrate, method of manufacturing the same, and hemt substrate |
| US7282744B2 (en) * | 2003-05-09 | 2007-10-16 | Cree, Inc. | III-nitride optoelectronic device structure with high Al AlGaN diffusion barrier |
| US7709859B2 (en) * | 2004-11-23 | 2010-05-04 | Cree, Inc. | Cap layers including aluminum nitride for nitride-based transistors |
| US7456443B2 (en) * | 2004-11-23 | 2008-11-25 | Cree, Inc. | Transistors having buried n-type and p-type regions beneath the source region |
| US7928462B2 (en) * | 2006-02-16 | 2011-04-19 | Lg Electronics Inc. | Light emitting device having vertical structure, package thereof and method for manufacturing the same |
| JP4932305B2 (ja) * | 2006-03-30 | 2012-05-16 | 株式会社豊田中央研究所 | Iii族窒化物系化合物半導体素子の製造方法 |
| JP4920519B2 (ja) * | 2007-07-26 | 2012-04-18 | 株式会社豊田中央研究所 | 窒化物半導体装置とその製造方法 |
| JP2009054623A (ja) * | 2007-08-23 | 2009-03-12 | Toshiba Corp | 半導体装置 |
| US7915643B2 (en) * | 2007-09-17 | 2011-03-29 | Transphorm Inc. | Enhancement mode gallium nitride power devices |
| JP2009231396A (ja) * | 2008-03-19 | 2009-10-08 | Sumitomo Chemical Co Ltd | 半導体装置および半導体装置の製造方法 |
| WO2009119357A1 (ja) * | 2008-03-24 | 2009-10-01 | 日本碍子株式会社 | 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法 |
| JP5509544B2 (ja) * | 2008-06-11 | 2014-06-04 | 富士通株式会社 | 半導体装置及びその製造方法 |
-
2011
- 2011-07-26 CN CN201180035034.9A patent/CN103003931B/zh not_active Expired - Fee Related
- 2011-07-26 EP EP11812472.6A patent/EP2600394B1/en not_active Not-in-force
- 2011-07-26 JP JP2012526510A patent/JP5782033B2/ja not_active Expired - Fee Related
- 2011-07-26 WO PCT/JP2011/066948 patent/WO2012014883A1/ja not_active Ceased
-
2013
- 2013-01-22 US US13/746,879 patent/US9024325B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06283825A (ja) * | 1993-03-26 | 1994-10-07 | Toyoda Gosei Co Ltd | 窒化ガリウム系化合物半導体レーザダイオード |
| JP2005268493A (ja) * | 2004-03-18 | 2005-09-29 | National Institute Of Information & Communication Technology | ヘテロ接合電界効果トランジスタ |
| JP2008140813A (ja) * | 2006-11-30 | 2008-06-19 | Oki Electric Ind Co Ltd | 絶縁ゲート電界効果トランジスタ |
| JP2008235613A (ja) * | 2007-03-22 | 2008-10-02 | Eudyna Devices Inc | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9024325B2 (en) | 2015-05-05 |
| JPWO2012014883A1 (ja) | 2013-09-12 |
| EP2600394A4 (en) | 2014-10-01 |
| CN103003931B (zh) | 2016-01-13 |
| EP2600394B1 (en) | 2017-12-27 |
| CN103003931A (zh) | 2013-03-27 |
| US20130134439A1 (en) | 2013-05-30 |
| WO2012014883A1 (ja) | 2012-02-02 |
| EP2600394A1 (en) | 2013-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5782033B2 (ja) | 半導体素子用エピタキシャル基板、半導体素子、pn接合ダイオード素子、および半導体素子用エピタキシャル基板の製造方法 | |
| CN101611473B (zh) | 制造包括用于向掩埋层提供低电阻接触的注入区的半导体器件的方法和相关器件 | |
| JP5580009B2 (ja) | 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の作製方法 | |
| JP5758880B2 (ja) | 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法 | |
| CN103828030B (zh) | 半导体元件、hemt元件、以及半导体元件的制造方法 | |
| US8378386B2 (en) | Epitaxial substrate for semiconductor device, semiconductor device, and method of manufacturing epitaxial substrate for semiconductor device | |
| JP5562579B2 (ja) | 半導体素子用エピタキシャル基板の作製方法 | |
| JP2014053639A (ja) | 半導体素子用エピタキシャル基板の作製方法 | |
| JPWO2012026396A1 (ja) | 半導体素子用エピタキシャル基板、半導体素子、半導体素子用エピタキシャル基板の作製方法、および半導体素子の作製方法 | |
| US20120168771A1 (en) | Semiconductor element, hemt element, and method of manufacturing semiconductor element | |
| CN102024845B (zh) | 半导体元件用外延基板、肖特基接合结构以及肖特基接合结构的漏电流抑制方法 | |
| JP5806545B2 (ja) | 半導体素子、hemt素子、および半導体素子の製造方法 | |
| JP5583610B2 (ja) | 半導体素子用エピタキシャル基板および半導体素子 | |
| JP2011222969A (ja) | 半導体素子用エピタキシャル基板の製造方法、半導体素子用エピタキシャル基板、および半導体素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140519 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141202 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150109 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150407 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150615 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20150622 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150714 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150716 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5782033 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |