[go: up one dir, main page]

TWI463535B - 形成半導體層之方法 - Google Patents

形成半導體層之方法 Download PDF

Info

Publication number
TWI463535B
TWI463535B TW098139022A TW98139022A TWI463535B TW I463535 B TWI463535 B TW I463535B TW 098139022 A TW098139022 A TW 098139022A TW 98139022 A TW98139022 A TW 98139022A TW I463535 B TWI463535 B TW I463535B
Authority
TW
Taiwan
Prior art keywords
oxide layer
top surface
forming
layer
applying
Prior art date
Application number
TW098139022A
Other languages
English (en)
Other versions
TW201029050A (en
Inventor
Hunter J Martinez
John J Hackenberg
Jill C Hildreth
Ross E Noble
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of TW201029050A publication Critical patent/TW201029050A/zh
Application granted granted Critical
Publication of TWI463535B publication Critical patent/TWI463535B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00Manufacture or treatment of devices covered by this subclass
    • H10F71/121The active layers comprising only Group IV materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H10F30/21Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
    • H10F30/22Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes
    • H10F30/221Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes the potential barrier being a PN homojunction
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00Manufacture or treatment of devices covered by this subclass
    • H10F71/128Annealing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Light Receiving Elements (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Memories (AREA)

Description

形成半導體層之方法
本發明大致上係關於形成一半導體層,且更明確言之係關於磊晶地生長可在(例如)一光偵測器中使用之一半導體層。
本申請案已在2008年11月21日作為專利申請案第12/275659號於美國提出申請。
一些裝置(諸如光偵測器)係藉由在一矽層上磊晶地生長鍺而形成。重要的是介於鍺與矽之間的介面係乾淨的。若該介面不乾淨,則磊晶生長將受阻且裝置效能將降級。在鍺與矽之間形成一乾淨介面之一方法涉及在大於約攝氏800度的溫度下形成鍺之前同時流送氫氣而熱烘烤基板。但此溫度可破壞在下之矽層。此外,若光偵測器在基板上與電晶體整合在一起,則已形成之該電晶體不能承受此一高溫。因此,存在於該鍺與矽之間形成一乾淨介面而無先前技術方法之負面影響的一需要。
本發明藉由實例圖解說明且本發明並不由附圖限制,在附圖中相似之參考指示類似之元件。為簡單及清晰起見,圖解說明在圖式中之元件且該等元件並無必要按比例繪製。
在一實施例中,暴露一半導體材料(諸如矽)。表面係由一反覆製程處理,該反覆製程包含一就地氫氟酸(HF)蝕刻及一濕式氧化物生長步驟,該反覆製程可重複任何多次(包含不重複此等步驟)。然後,執行一HF清洗以移除任何殘留氧化物及終止該等半導體材料鍵結,使得當該等半導體材料暴露於大氣中時,並不形成一天然氧化物。接著在該半導體材料上磊晶地生長一不同半導體材料(諸如鍺)。在一實施例中,該半導體材料(諸如鍺)係磊晶地生長。因所形成之磊晶生長材料不具有許多污染物且暗電流(該暗電流係當沒有光提供至該光學裝置時流動之電流)足夠地低,所以該磊晶生長材料係一高品質膜。在一實施例中,所有此等製程係在少於攝氏600度或更明確言之在攝氏500度之溫度下執行。
圖1圖解說明包含根據一實施例之一電晶體區域34及一光偵測器區域36之半導體裝置或工件10之一剖面的一部分。在一實施例中,該半導體裝置10包含一絕緣體上覆矽(SOI)基板,該絕緣體上覆矽(SOI)基板包含一第一矽層12、一埋入氧化物(BOX)層14及一第二矽層16。在其它實施例中,該半導體基板包含半導體材料或材料之組合,諸如砷化鎵、鍺化矽、絕緣體上覆矽(SOI)、矽、單晶矽、類似物,以及上述之組合。在一實施例中,該第一矽層12係一矽基板,該BOX層14係約800nm之二氧化矽,且該第二矽層16係約310nm之矽。在該第二層16內的係第一淺溝渠隔離(STI)區域18及第二淺溝渠隔離(STI)區域20,其等在一實施例中係極淺溝渠隔離(STI)區域。在圖解說明之實施例中,該等第一STI區域18延伸通過該整個第二矽層16,且因此該等第一STI區域18之高度係約310nm。在圖解說明之實施例中,該等第二STI區域20比該等第一STI區域18更淺,且該等第二STI區域20之高度係約160nm。在該電晶體區域34內之該等第一STI區域18之間的係一電晶體33,該電晶體33包含一閘極電極24、一閘極介電質22、間隔件26及源極/汲極區域28。該閘極電極24可包含任何導電材料,諸如多晶矽、一金屬閘極或上述之組合。該閘極介電質22可包含任何介電質,諸如二氧化矽、一高介電常數材料(例如:氧化鉿),或上述之組合。該等間隔件26可包含任何絕緣材料,諸如氮化矽。可使用任何摻雜劑(諸如硼或磷)來形成該等源極/汲極區域28。該等第一STI區域18用於電隔離。在用於光學隔離之該等第二STI區域20之間及在該光偵測區域36內形成一脊形波導17。在一實施例中,該脊形波導17係一倒T形狀。
在該電晶體區域34中形成該電晶體33之後,形成一半導體保護層32。換言之,在形成該電晶體33之該閘極電極24、閘極介電質22、間隔件26及源極/汲極區域28(若存在)之後,形成及圖案化該半導體保護層32。可或不可平坦化該半導體保護層32。在一實施例中,該半導體保護層32保護該第二層16。因為該半導體保護層32可包含不同層,所以取決於該半導體保護層32包含什麽層,其可具有額外之功能。例如,保護層32可包含:介電層,該等介電層用於形成該等間隔件26;及內襯電介質,留下該等內襯電介質係因使用一層內襯電介質以保護不期望形成一自對準矽化物(self-aligned silicide或salicide)的區域,其可形成於該電晶體區域34中。在一實施例中,用於形成該等間隔件26之材料係90nm之電漿增強化學氣相沈積(PECVD)氮化矽,且該內襯介電質係15nm之PECVD未摻雜氧化物。介電層之存在或不存在取決於正使用之特定處理整合。
可藉由任何適當之製程來形成該半導體保護層32,諸如一化學氣相沈積(CVD)、原子層沈積(ALD)、物理氣相沈積(PVD)、類似製程,及上述之組合。在一實施例中,該半導體保護層32係一矽保護層,且該半導體保護層32包含為二氧化矽之一頂層及為一不同材料之一底層。在一實施例中,該頂層包含矽及氮氣;例如,該底層可為氮化矽。在另一實施例中,該半導體保護層32僅包含一材料,諸如二氧化矽。若用於光學裝置(諸如一光偵測器)之待形成的第二材料係鍺,則期望該頂層或整個半導體保護層32係二氧化矽,因為二氧化矽具有用於隨後鍺形成製程的良好選擇性。在一實施例中,該第一半導體保護層大於約50奈米厚。
圖2圖解說明根據一實施例形成一窗38之後圖1之半導體裝置的剖面的部分。使用習知之圖案化技術圖案化該第一半導體保護層32以形成一窗38及暴露該脊形波導17。當形成該窗38時,可移除該脊形波導17之一部分。可移除之該脊形波導17的量(若有的話)可取決於所使用之化學及蝕刻製程而變化。不管如何,當形成該窗38時,將存在暴露之該脊形波導之一表面40。在蝕刻以形成窗38之後,可執行包含piraha(標準硫酸/過氧化氫混合溶液)之一習知的濕式清洗。
在形成該窗38之後,執行一清洗製程。在圖7中圖解說明之該清洗製程50係一清洗製程之一實施例。該清洗製程50包含在一化學物中浸沈該半導體裝置10,該化學物包含氫及氟,諸如在該HF蝕刻步驟52中之HF(氫氟酸)。HF將污染物從該表面40移除,該等污染物係從用於形成該窗38之該蝕刻製程殘留下的。在一實施例中,使用之HF係一稀釋HF,諸如0.25重量百分比之HF酸。
然後,如在圖3中所繪示,在該表面40上執行一低溫氧化物生長以形成二氧化矽41。該低溫氧化物生長係一濕式製程。該半導體裝置10從該HF溶液轉移至用於低溫氧化物生長之該化學物而無需將該半導體裝置10暴露於空氣。這可使用一濕式工作台(諸如SCP型號ES200自動濕式工作台或類似設備)來完成,該濕式工作台容許將該化學物帶入該半導體裝置10。因此,在進一步解釋步驟52及54之後將更加易於理解就地執行在圖7中之該清洗製程50。該低溫氧化物生長在約室溫或低於室溫下發生。在一實施例中,該低溫氧化物生長係一室溫濕式生長製程。在一實施例中,使用臭氧與去離子(DI)水使在該表面40上之二氧化矽的生長發生,該臭氧與去離子(DI)水藉由臭氧化DI水製造。在一實施例中,在約攝氏23度下,在DI水中使用4-11ppm臭氧。當該二氧化矽生長時,發明者相信污染物(諸如碳)從在該脊形波導17中之矽去除且併入該二氧化矽中。該形成之二氧化矽的厚度係約14埃。關於使用臭氧之一優點係當臭氧與矽反應時,該臭氧係自終止的,因此僅形成一有限量之二氧化矽。
在該低溫氧化物生長步驟54期間形成該二氧化矽之後,可重複該HF蝕刻步驟52。如在圖4中所繪示,若在該低溫氧化物生長步驟54之後執行該HF蝕刻步驟52,則該HF蝕刻步驟52將大體上移除在該低溫氧化物生長步驟54期間生長之所有二氧化矽。(一熟練技術者將瞭解在一些實施例中,可移除所有二氧化矽,但在一些實施例中,由於製程問題,可存在一些二氧化矽。)在一實施例中,該HF蝕刻步驟52及該低溫氧化物生長步驟54係重複三次。但是,此等步驟可重複任何多次,諸如零次至任何次(舉例來說八次)。(在本實施例中,其中步驟52及54係重複零次,每一步驟52及54形成一次且從此其等不再重複。)
在最後的低溫氧化物生長步驟54之後,用水沖洗該半導體裝置10,接著將氣相中之異丙醇注入槽中,其後注入加熱氮氣(舉例來說,在約攝氏99-102度下的氮氣)。在一實施例中,並不執行N2 乾燥步驟56。在一實施例中,用脫氣水沖洗該表面40。
在該N2 乾燥步驟56(若執行)或該低溫氧化物生長步驟54(若不執行該N2 乾燥步驟56)之後,執行包含氫及氟之一清洗(諸如該HF清洗步驟58)。在一實施例中,該HF清洗步驟58包含高於該HF蝕刻步驟52之一HF濃度。終止該HF清洗步驟58及穩定在該表面40上之矽鍵結。發明者已發現由於一未知原因,相較於不執行一HF蝕刻步驟52及一低溫氧化物生長步驟54,在該HF蝕刻步驟52及該低溫氧化物生長步驟54之後執行此HF清洗在終止矽鍵結方面更有效。在不執行步驟52及54下,則在一HF清洗之後該等矽鍵結通常僅穩定若干小時。但是,若執行步驟52及54,則發明者已發現該等矽鍵結可穩定至少24小時。如此,在二氧化矽將非期望地在該表面40上生長之前,該半導體裝置10可在空氣中放置至少24小時。因在該HF清洗步驟58與其後之製程步驟之間可存在至少24小時,所以此改良製造之靈活性。
在該HF清洗步驟58之後,可藉由在該N2 乾燥步驟60期間在該半導體裝置10處吹入氮氣而使該半導體裝置10乾燥。該N2 乾燥步驟60可為與用於N2 乾燥步驟56之製程相同的製程。在一實施例中,該N2 乾燥步驟60發生於一密閉環境中以使周圍環境中不含氧氣及防止二氧化矽生長。
在該N2 乾燥步驟60之後,如圖5中所繪示,在該窗38中生長一半導體材料。在一實施例中,該半導體材料42包含鍺。在小於攝氏400度之一溫度下(在一實施例中,該溫度係約390度),藉由磊晶生長而形成該半導體材料。因為該生長製程係一選擇性磊晶製程,所以該半導體材料42之頂部在該等角落處係向內傾斜。在先前方法中,磊晶生長包含兩個步驟:i)在大於攝氏750度之溫度下的一高溫烘烤;及ii)生長。但是,本文中將移除該高溫烘烤。在一實施例中,取代一高溫烘烤,改為在小於攝氏600度之一溫度下將鍺流送於該表面40上且接著使用HCI蝕刻掉該鍺及進一步清洗該表面。該HCI蝕刻亦在小於攝氏600度下執行。然後該鍺半導體材料42生長。一熟練技術者瞭解攝氏600度可為當前用於鍺流送製程之最高溫度,因為該電晶體33不能承受高於此溫度之溫度,即隨著製程改變,此最高溫度將可能減少至諸如攝氏500度或甚至攝氏400度。在另一實施例中,不使用鍺。而是,在該N2 乾燥步驟60之後,鍺42生長而不會有任何介入之預處理製程。
根據圖6中圖解說明之一實施例,在形成該半導體材料42之後,形成該等摻雜區域44及46。可執行一植入及退火,以在該半導體材料42之一部分中形成摻雜區域44及46。一摻雜區域44將為(例如)摻雜N+且另一摻雜區域46將為(例如) P+。因此,需要兩個遮罩及植入製程。但是,可在植入該等N型及P型種類兩者之後執行退火,或在個別植入該等N型及P型種類之後使用一退火。在一實施例中,該等N型種類在約攝氏500度至攝氏600度之間,或更明確言之在攝氏550度至攝氏600度之間之一溫度下退火,且該等P型種類在約攝氏400度至攝氏600度之間之一溫度下退火。若該半導體材料42係鍺,則該等P型種類之退火溫度比該等N型種類之退火溫度存在更大的寬容度,因為該等P型種類較容易活化,且不如該等N型種類擴散一樣多。若僅執行一次退火以退火該等N型及P型種類兩者,則可使用在約攝氏500度至攝氏600度之間的溫度。
下文描述多種實施例。實施例1包含形成一半導體層或形成一光偵測器之一方法,該方法包含形成具有暴露之一頂表面之一矽形狀;將臭氧化水應用於該頂表面,以在該頂表面上形成一第一氧化物層;在低於攝氏600度之一溫度下移除該第一氧化物層;及在該頂表面上磊晶地生長一半導體材料。實施例2包含實施例1之方法,其中應用臭氧化水之步驟的進一步特徵為該溫度低於攝氏600度。實施例3包含實施例1之方法,該方法進一步包含在該鍺中形成一P型區域,及在該鍺中形成一N型區域,其中該N型區域係與該P型區域分離。實施例4包含實施例1之方法,該方法進一步包含:在形成該第一氧化物層之步驟之前,將臭氧化水應用於該頂表面40以形成一第二氧化物層;及移除該第二氧化物層,其中應用該臭氧化水及移除該第一氧化物層之該等步驟的進一步特徵為該溫度低於攝氏500度。實施例5包含實施例4之方法,該方法進一步包含在生長該第一氧化物層之後及移除該第一氧化物層之前,使該頂表面乾燥。實施例6包含實施例5之方法,該方法進一步包含在移除該第一氧化物層之後,使該頂表面乾燥。實施例7包含實施例6之方法,其中移除該第一氧化物層之步驟的進一步特徵為使用包含氫氟酸之一濕式蝕刻劑,且該半導體材料包含鍺。實施例8包含實施例1之方法,該方法進一步包含用脫氣水沖洗該頂表面。實施例9包含實施例1之方法,其中應用臭氧化水以形成該第一氧化物層之步驟包含將臭氧化去離子水應用於該頂表面。實施例10包含實施例1之方法,其中自生長該第一氧化物層之步驟起一直至磊晶地生長該半導體材料之步驟,防止該頂表面接受超過攝氏600度之溫度。實施例11包含實施例1之方法,其中形成該第一氧化物層之步驟係在室溫下執行。實施例12包含實施例1之方法,其中該矽形狀由一矽層形成,該方法進一步包含在該半導體層中或該半導體層上形成一電晶體。實施例13包含實施例12之方法,該方法進一步包含在該半導體層中之溝渠隔離,其中該溝渠隔離係介於該電晶體與該矽形狀之間。實施例14包含實施例1之方法,其中形成該矽形狀之步驟的進一步特徵為將該矽形狀形成為一倒T形狀。
實施例15包含形成一半導體層之一方法,該方法包含:形成具有暴露之一頂表面的一矽形狀;在該頂表面上生長一第一氧化物層;移除該第一-氧化物層;在該頂表面上生長一第二氧化物層;移除該第二氧化物層;及在該頂表面上磊晶地生長鍺,其中在生長該第一氧化物層之步驟之後的該頂表面的所有處理係在低於攝氏600度之溫度下發生。實施例16包含實施例15之方法,其中生長該第一氧化物層包含將臭氧化水應用於該頂表面。實施例17包含實施例16之方法,其中生長該第一氧化物層的進一步特徵為該臭氧化水係去離子的。實施例18包含實施例17之方法,該方法進一步包含在應用該臭氧化水以形成該第二氧化物層之後使用氮氣以使該頂表面乾燥。
實施例19包含形成一半導體層之一方法,該方法包含:形成具有暴露之一頂表面的一矽形狀;將臭氧化去離子水應用於該頂表面以在該頂表面上形成一第一氧化物層;使用濕式氫氟酸移除該第一氧化物層;將臭氧化去離子水應用於該頂表面以在該頂表面上形成一第二氧化物層;使用濕式氫氟酸移除該第二氧化物層;及在該頂表面上磊晶地生長鍺。實施例20包含實施例19之方法,該方法進一步包含:在應用臭氧化去離子水以形成該第一氧化物層之該步驟之前,將臭氧化去離子水應用於該頂表面以在該頂表面上形成一第三氧化物層;及使用濕式氫氟酸移除該第三氧化物層。
雖然本文參考特定實施例描述本發明,但可在不脫離如在下文申請專利範圍中提出之本發明的範疇下進行多種修改及改變。例如,該清洗製程50及其多種實施例並不限於清洗介於矽與鍺之間的介面,尤其係用於光學裝置(諸如光偵測器)之介面。該清洗製程50可在其他應用中使用,諸如對於期望具有一乾淨介面以形成一高品質膜(舉例來說藉由磊晶生長)之矽鍺通道或任何其它製程。因此,說明書及圖式視為一例示性意義,而非一限制意義,且所有此等修改意欲包含於本發明之範疇內。本文關於特定實施例之描述的任何優點、優勢或問題解決方案並非意欲視為任何或所有技術方案之一關鍵性、所需或必要之特徵或元件。
除非另有陳述,使用諸如「第一」及「第二」之術語以任意地區別此等術語所描述的元件。因此,此等術語並不一定意欲指示此等元件之時間上或其他之優先權。此外,如本文使用之術語「一」或「一個」被界定為一個或多於一個。同樣地,吾人不應將在該等技術方案中之前導性片語諸如「至少一」及「一個或更多」之使用解釋為暗示著以該等不定冠詞「一」或「一個」前導之另一技術方案元件將含有該前導之技術方案元件的任何特定技術方案限制於僅含一個此種元件之發明,即使當相同之技術方案包含該等前導性片語「一個或更多」或「至少一」及不定冠詞諸如「一」或「一個」時亦是如此。而且,在該發明說明及該等申請專利範圍中之該等術語「前方」、「後方」、「頂部」、「底部」、「上面」、「下面」及類似物(如果有的話)係被用作描述之用途且並不一定用於描述永久之相對位置。應了解如此使用之該等術語在適當條件下係可互換的,使得本文描述之本發明之實施例,舉例而言,能夠在與該等繪示或本文描述者不同的位向上操作。
10...半導體裝置/工件
12...第一矽層
14...埋入氧化物(BOX)層
16...第二矽層/半導體層
17...脊形波導
18...第一淺溝渠隔離(STI)區域
20...第二淺溝渠隔離(STI)區域
22...閘極電介質
24...閘極電極
26...間隔件
28...源極/汲極區域
32...半導體保護層
33...電晶體
34...電晶體區域
36...光偵測器區域
38...窗
40...脊形波導之表面
41...二氧化矽
42...鍺/半導體材料
44...摻雜區域
46...摻雜區域
50...清洗製程
52...HF蝕刻步驟
54...低溫氧化物生長步驟
56...N2 乾燥步驟
58...HF清洗步驟
60...N2 乾燥步驟
62...磊晶地生長鍺步驟
圖1圖解說明根據一實施例包含一電晶體區域及一光偵測器區域的半導體裝置之一剖面的一部分;
圖2圖解說明根據一實施例形成一窗之後圖1之半導體裝置的剖面的部分;
圖3圖解說明根據一實施例形成二氧化矽之後圖2之半導體裝置的剖面的部分;
圖4圖解說明根據一實施例移除該二氧化矽之後圖3之半導體裝置的剖面的部分;
圖5圖解說明根據一實施例形成鍺之後圖4之半導體裝置的剖面的部分;
圖6圖解說明根據一實施例形成摻雜區域之後圖5之半導體裝置的剖面的部分;及
圖7圖解說明根據一實施例形成介於鍺與矽之間之一乾淨介面的一製程。
50...清洗製程
52...HF蝕刻步驟
54...低溫氧化物生長步驟
56...N2 乾燥步驟
58...HF清洗步驟
60...N2 乾燥步驟
62...磊晶地生長鍺步驟

Claims (20)

  1. 一種形成一半導體層之方法,該方法包括:形成一具有暴露之一頂表面的矽形狀;將臭氧化水應用於該頂表面,以在該頂表面上形成一第一氧化物層;在低於攝氏600度之一溫度下,移除該第一氧化物層;及在該頂表面上,磊晶地生長一半導體材料。
  2. 如請求項1之方法,其中應用臭氧化水之該步驟的進一步特徵為該溫度係低於攝氏600度。
  3. 如請求項1之方法,進一步包括:在該半導體材料中形成一P型區域;及在該半導體材料中形成一N型區域,其中該N型區域係與該P型區域分離。
  4. 如請求項1之方法,進一步包括:在形成該第一氧化物層之該步驟之前,將臭氧化水應用於該頂表面以形成一第二氧化物層;及移除該第二氧化物層;其中:應用該臭氧化水及移除該第一氧化物層之該等步驟的進一步特徵為該溫度係低於攝氏500度。
  5. 如請求項4之方法,進一步包括:在生長該第一氧化物層之後及移除該第一氧化物層之前,使該頂表面乾燥。
  6. 如請求項5之方法,進一步包括:在移除該第一氧化物層之後,使該頂表面乾燥。
  7. 如請求項6之方法,其中:移除該第一氧化物層之該步驟的進一步特徵為使用一濕式蝕刻劑,該濕式蝕刻劑包括氫氟酸;及該半導體材料包括鍺。
  8. 如請求項1之方法,進一步包括:用脫氣水沖洗該頂表面。
  9. 如請求項1之方法,其中應用臭氧化水以形成該第一氧化物層之該步驟包括將臭氧化去離子水應用於該頂表面。
  10. 如請求項1之方法,其中自形成該第一氧化物層之該步驟起一直至磊晶地生長該半導體材料之該步驟,防止該頂表面接受超過攝氏600度之溫度。
  11. 如請求項1之方法,其中形成該第一氧化物層之該步驟係在室溫下執行。
  12. 如請求項1之方法,其中該矽形狀由一矽層形成,該方法進一步包括在該半導體層中或該半導體層上形成一電晶體。
  13. 如請求項12之方法,該方法進一步包括在該半導體層中之溝渠隔離,其中該溝渠隔離係介於該電晶體與該矽形狀之間。
  14. 如請求項1之方法,其中形成該矽形狀之該步驟的進一步特徵為將該矽形狀形成為一倒T形狀。
  15. 一種形成一半導體層之方法,該方法包括:形成一具有暴露之一頂表面的矽形狀;在該頂表面上生長一第一氧化物層;移除該第一氧化物層;在該頂表面上生長一第二氧化物層;移除該第二氧化物層;及在該頂表面上磊晶地生長鍺,其中在生長該第一氧化物層之該步驟之後之該頂表面的所有處理係在低於攝氏600度之溫度下發生。
  16. 如請求項15之方法,其中該生長該第一氧化物層包括將臭氧化水應用於該頂表面。
  17. 如請求項16之方法,其中該生長該第一氧化物層的進一步特徵為該臭氧化水係去離子的。
  18. 如請求項17之方法,進一步包括在應用該臭氧化水以形成該第二氧化物層之後使用氮氣以使該頂表面乾燥。
  19. 一種形成一半導體層之方法,該方法包括:形成一具有暴露之一頂表面的矽形狀;將臭氧化去離子水應用於該頂表面,以在該頂表面上形成一第一氧化物層;使用濕式氫氟酸移除該第一氧化物層;將臭氧化去離子水應用於該頂表面,以在該頂表面上形成一第二氧化物層;使用濕式氫氟酸移除該第二氧化物層;及在該頂表面上磊晶地生長鍺。
  20. 如請求項19之方法,進一步包括:在應用臭氧化去離子水以形成該第一氧化物層之該步驟之前,將臭氧化去離子水應用於該頂表面,以在該頂表面上形成一第三氧化物層;及使用濕式氫氟酸來移除該第三氧化物層。
TW098139022A 2008-11-21 2009-11-17 形成半導體層之方法 TWI463535B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/275,659 US7972922B2 (en) 2008-11-21 2008-11-21 Method of forming a semiconductor layer

Publications (2)

Publication Number Publication Date
TW201029050A TW201029050A (en) 2010-08-01
TWI463535B true TWI463535B (zh) 2014-12-01

Family

ID=42196672

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098139022A TWI463535B (zh) 2008-11-21 2009-11-17 形成半導體層之方法

Country Status (4)

Country Link
US (1) US7972922B2 (zh)
CN (1) CN102272890B (zh)
TW (1) TWI463535B (zh)
WO (1) WO2010059419A2 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110027950A1 (en) * 2009-07-28 2011-02-03 Jones Robert E Method for forming a semiconductor device having a photodetector
US8791026B2 (en) 2010-10-01 2014-07-29 Mmtech Co., Ltd. Method and apparatus for treating silicon substrate
US8741684B2 (en) * 2011-05-09 2014-06-03 Imec Co-integration of photonic devices on a silicon photonics platform
WO2013066325A1 (en) * 2011-11-02 2013-05-10 Intel Corporation Waveguide avalanche photodetectors
CN104053966A (zh) * 2012-01-18 2014-09-17 三菱电机株式会社 车用空调装置的热交换器及车用空调装置
US9709740B2 (en) 2012-06-04 2017-07-18 Micron Technology, Inc. Method and structure providing optical isolation of a waveguide on a silicon-on-insulator substrate
US8652934B1 (en) * 2012-12-26 2014-02-18 Micron Technology, Inc. Semiconductor substrate for photonic and electronic structures and method of manufacture
CN104613732A (zh) * 2013-11-05 2015-05-13 有研新材料股份有限公司 一种外延前抛光片清洗后的快速干燥方法
CN107112335B (zh) 2014-11-24 2019-05-31 光澄科技股份有限公司 用于在相同衬底上制造光电检测器与晶体管的单片集成技术
CN120676752B (zh) * 2025-08-22 2025-11-04 粤芯半导体技术股份有限公司 一种硅基锗光电探测器及制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI267915B (en) * 2004-12-24 2006-12-01 Komatsu Denshi Kinzoku Kk Method of manufacturing epitaxial silicon wafer
JP2007250837A (ja) * 2006-03-16 2007-09-27 Sony Corp 半導体装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6451660B1 (en) * 2000-06-09 2002-09-17 Agere Systems Guardian Corp. Method of forming bipolar transistors comprising a native oxide layer formed on a substrate by rinsing the substrate in ozonated water
WO2003021642A2 (en) * 2001-08-31 2003-03-13 Applied Materials, Inc. Method and apparatus for processing a wafer
KR20030052817A (ko) 2001-12-21 2003-06-27 동부전자 주식회사 반도체 소자용 게이트 산화막 전처리 방법
JP2003337236A (ja) * 2002-05-17 2003-11-28 Nec Corp 光リング共振器、光導波路デバイスならびに光リング共振器の製造方法
JP4292872B2 (ja) 2003-05-29 2009-07-08 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
FR2864457B1 (fr) * 2003-12-31 2006-12-08 Commissariat Energie Atomique Procede de nettoyage par voie humide d'une surface notamment en un materiau de type silicium germanium.
US7396743B2 (en) * 2004-06-10 2008-07-08 Singh Kaushal K Low temperature epitaxial growth of silicon-containing films using UV radiation
US7187059B2 (en) * 2004-06-24 2007-03-06 International Business Machines Corporation Compressive SiGe <110> growth and structure of MOSFET devices
KR20070091470A (ko) 2006-03-06 2007-09-11 삼성전자주식회사 메모리 소자의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI267915B (en) * 2004-12-24 2006-12-01 Komatsu Denshi Kinzoku Kk Method of manufacturing epitaxial silicon wafer
JP2007250837A (ja) * 2006-03-16 2007-09-27 Sony Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US7972922B2 (en) 2011-07-05
WO2010059419A3 (en) 2010-07-22
CN102272890B (zh) 2013-12-18
US20100129952A1 (en) 2010-05-27
TW201029050A (en) 2010-08-01
WO2010059419A2 (en) 2010-05-27
CN102272890A (zh) 2011-12-07

Similar Documents

Publication Publication Date Title
TWI463535B (zh) 形成半導體層之方法
CN111799173B (zh) 半导体元件的制造方法以及等离子体处理装置
US8440547B2 (en) Method and structure for PMOS devices with high K metal gate integration and SiGe channel engineering
KR100607176B1 (ko) 희석 에이.피.엠 수용액을 이용한 반도체 장치의 제조방법들
CN100452400C (zh) 沟槽应变抬升源/漏结构及其制造方法
US7713834B2 (en) Method of forming isolation regions for integrated circuits
TWI668730B (zh) 用於源極/汲極工程的整合系統及方法
JP2007123875A (ja) 多孔質層を用いてゲルマニウム・オン・インシュレータ半導体構造を形成するための方法及びこれらの方法によって形成される半導体構造
KR20130092574A (ko) 기판 표면으로부터 오염물들 및 자연 산화물들을 제거하는 방법
US20060252191A1 (en) Methodology for deposition of doped SEG for raised source/drain regions
WO2020096696A1 (en) Methods and apparatus for silicon-germanium pre-clean
US20090032888A1 (en) Semiconductor device
CN108615731B (zh) 一种半导体器件及其制造方法
US20060237766A1 (en) Semiconductor device using solid phase epitaxy and method for fabricating the same
US20170301817A1 (en) Germanium devices on amorphous substrates
JP6083150B2 (ja) 半導体装置の製造方法
US7553732B1 (en) Integration scheme for constrained SEG growth on poly during raised S/D processing
TWI496221B (zh) 半導體結構與鍺結構
US20110223706A1 (en) Method of forming a photodetector
JP2004152920A (ja) 半導体装置の製造方法及び半導体製造工程の管理方法
US7648886B2 (en) Shallow trench isolation process
JP2005079215A (ja) 半導体装置の製造方法
JP5119604B2 (ja) 半導体装置の製造方法
CN103632929B (zh) 一种半导体器件双外延层的形成方法
JP5278132B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees