[go: up one dir, main page]

TWI668730B - 用於源極/汲極工程的整合系統及方法 - Google Patents

用於源極/汲極工程的整合系統及方法 Download PDF

Info

Publication number
TWI668730B
TWI668730B TW106121513A TW106121513A TWI668730B TW I668730 B TWI668730 B TW I668730B TW 106121513 A TW106121513 A TW 106121513A TW 106121513 A TW106121513 A TW 106121513A TW I668730 B TWI668730 B TW I668730B
Authority
TW
Taiwan
Prior art keywords
source
processing space
workpiece
substrate
processing
Prior art date
Application number
TW106121513A
Other languages
English (en)
Other versions
TW201826323A (zh
Inventor
Chun Yan
春 燕
Xinyu Bao
鮑新宇
Melitta Manyin Hon
敏妍 韓
Hua Chung
華 仲
Schubert S. Chu
紹芳 諸
Original Assignee
Applied Materials, Inc.
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials, Inc., 美商應用材料股份有限公司 filed Critical Applied Materials, Inc.
Publication of TW201826323A publication Critical patent/TW201826323A/zh
Application granted granted Critical
Publication of TWI668730B publication Critical patent/TWI668730B/zh

Links

Classifications

    • H10P70/20—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/01—Manufacture or treatment
    • H10D62/021—Forming source or drain recesses by etching e.g. recessing by etching and then refilling

Landscapes

  • Engineering & Computer Science (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

本文所述之實施例大體上提供處理基板的方法。尤其，所述之方法用於清潔及蝕刻矽基板上的源極/汲極區域，以準備半導體元件中準確四族源極/汲極生長。本案揭露內容之優點包括元件（諸如10nm的FinFET元件）中準確的鰭片尺寸控制及整體元件產率增加。整合的清潔與凹下之方法包括：在處理空間中建立低壓處理環境；以及維持該低壓處理環境，同時：於處理空間中使第一氣體流於基板上方；在該基板上沉積鹽；將該處理空間加熱至大於90°C；以第二惰性氣體沖洗該處理空間；以及使該基板上配置的源極/汲極區域凹下。

Description

用於源極/汲極工程的整合系統及方法
本案揭露內容之實施例大體上關於半導體元件的製造。更詳細而言，本文所述之實施例關於用於源極/汲極工程的方法。
積體電路形成於矽及其他半導體基板中及該等基板上。在單晶矽的情況中，製成基板是透過從熔融鹽浴生長晶錠隨後將固化的晶錠切鋸成多個基板。磊晶矽層隨後可形成於單晶矽基板上，以形成可受摻雜或不受摻雜的無缺陷的矽層。半導體元件（諸如電晶體）是從磊晶矽層製造。所形成的磊晶矽層的電性質大體上比單晶矽基材的性質更佳。
四族元素在形成以矽為基礎的元件的某些應用中是有利的。例如，四族元素可作為次10nm的鰭式場效電晶體（FinFET）元件中的源極/汲極區域，這是由於低接觸電阻、優異的電子遷移率、及更低的操作電壓的緣故。然而，在準備供四族源極/汲極生長的基板時，有幾個主要挑戰。單晶矽與磊晶矽層之表面在暴露至一般的製造設施周圍條件時易受污染，且可能有來自先前處理步驟的一些受損的矽原子層。例如，沉積磊晶層前，原生氧化物可能形成在單晶矽表面上。此外，存在於周圍環境中的污染物可能沉積在單晶表面上，且可能來自先前的處理步驟。單晶矽表面上原生氧化物層或污染物的存在會負面地影響後續在單晶表面上形成的磊晶層的品質。儘管當前的清潔方法從單晶矽表面移除一些原生氧化物及污染物，但一些氧化物仍可能殘留。
因此，需要一種在執行磊晶沉積製程之前整合清潔基板表面及後續凹下（recessing）的方法。
本文所述之實施例大體上提供一種處理工件的方法。該處理工件的方法包括，將該工件配置在處理空間中。該工件包括基板。該基板包括源極/汲極區域，該源極/汲極區域配置在該基板上。配置工件之方法亦包括，在該處理空間中建立低壓處理環境。配置工件之方法亦包括：維持該低壓處理環境，同時：將第一氣體遞送至該處理空間中；在該工件上沉積鹽；將該基板加熱至大於90°C；以第二惰性氣體沖洗該處理空間；以及使該源極/汲極區域凹下。
本案揭露內容之實施例大體上關於用於形成半導體元件之方法。更詳言之，描述用於為了準備FinFET元件中準確四族源極/汲極生長的次10nm的清潔及凹下基板的多種方法。
第1圖是流程圖，說明方法100，該方法100用於清潔及凹下基板以準備矽基板上包括四族元素的準確源極/汲極之沉積。第2A圖至第2C圖描繪根據第1圖之方法100的製造元件結構的階段。下文中根據第2A圖至第2C圖所說明之清潔及凹下基板的操作描述方法100。
如第1圖中所說明，工件包括基板202，該基板202有元件200，該元件200具有形成在該基板上的源極/汲極區域，於步驟25，該工件配置在處理空間中。舉例而言，元件可具有次10nm溝槽218、220。處理空間可容納在處理腔室內。工件顯示於第2圖中，且可在執行方法100前預先清潔。預先清潔可包括任何習知的溼式或乾式清潔方法。
如第2A圖中所示，工件具有元件200，該元件200包括配置在基板202上的介電材料204、前源極/汲極區域216、配置在該前源極/汲極區域216上的鰭片層210、假閘極（dummy gate）208、及污染物206。一個實施例中，該前源極/汲極區域216可配置在基板202上及介電材料204內。假閘極208可配置在鰭片層210上。污染物206可配置在前源極/汲極區域216及鰭片層210上。基板202可以是含矽基板。基板202可進一步包括鍺（Ge）、碳（C）、硼（B）、磷（P）、或可與矽材料共同生長、摻雜、及/或相連的其他材料。基板202可為元件之一部分，該元件諸如為鰭形的場效電晶體（FinFET）元件。一個實施例中，FinFET元件尺寸可設計成用於10nm之節點。
諸如淺溝槽隔離（STI）氧化物的介電材料204可包括下述之一或多者：氧化矽（SiO）、二氧化矽（SiO2 ）、氮化矽（SiN）、氮氧化矽（SiON）、或其他可用於形成介電材料之適合材料。該介電材料204可藉由各種沉積製程沉積。例如，介電材料204可透過化學氣相沉積（CVD）製程沉積，該CVD製程可經電漿增強。污染物206可包括原生氧化物及以氫飽和的懸垂矽鍵，諸如SiO2 或GeO2 。假閘極208可包括氮化矽（SiN）。前源極/汲極區域216可包括矽且可進一步包括鍺（Ge）、碳（C）、硼（B）、磷（P）、或可與矽材料共同生長、摻雜、及/或相連的其他材料。
包括元件200之工件可放置在感應耦合電漿（ICP）的電漿反應器腔室中。適合的腔室包括CENTRIS®或MESA®腔室，上述腔室可購自美國加州Santa Clara應用材料公司。亦可使用購自其他販售商的腔室以實行本文所述之實施例。於第1圖之步驟50，可在腔室內建立低壓處理環境。在方法100的每一操作進行的同時，可維持該低壓處理環境（第1圖之步驟75）。在第1圖的操作110，可於工件上方遞送第一氣體，該工件包括處理空間中的基板202。第一氣體可為氫氦（H2 Ar）氣體混合物。第一氣體可為惰性。一個實施例中，以介於200-800瓦之間的低RF源功率或電漿脈衝控制離子能量。氫氣可以介於10-500sccm之間的速率流動，且氬可以介於300-1000sccm之間的流速流動。當遞送第一氣體的同時，處理空間的壓力可維持在5mT至50mT之間。處理空間的溫度可介於20°C至40°C之間，且離子能量可低於50電子伏特（eV）。產生低能量離子的第一氣體混合物可有利地貫穿位在溝槽218、220內的原生氧化物污染物206，以斷裂矽氧鍵結而準備後續的移除，且活化下方所配置的低氧化物（sub-oxide）（SiO）。一個實施例中，第一氣體混合物內的氫離子或自由基與原生氧化物反應，而形成揮發性氫氧化物。乾式清潔氣體混合物能夠有效貫穿小的次10nm溝槽及污染物，以提供更高的處理量且不損壞元件200。
在第1圖的操作120，當維持較高的壓力環境時，鹽沉積在前源極/汲極區域216上。一個實施例中，將NH3 /NF3 /Ar氣體混合物遞送到處理空間，以與生成的電漿反應，且形成NH4 F鹽。NH4 F鹽沉積在前源極/汲極區域216上。在操作130，工件被加熱至大於90°C。一個實施例中，工件被加熱至大於90°C達大於1分鐘。加熱工件可移除污染物206，以暴露清潔的矽表面222，如第2B圖所示。一個實施例中，NH4 F鹽可與原生氧化物污染物206反應且將原生氧化物污染物206從前源極/汲極區域216與鰭片層210移除。NH4 F鹽可暴露前源極/汲極區域216中的下面的矽表面222而不損壞下面的矽表面。一個實施例中，NH3 /NF3 /Ar氣體混合物遞送至維持在200-900mT之壓力的處理空間。連續模式的RF功率可維持在200-400瓦之間。氬是以500-1200sccm之速率流動，氨（NH3 ）是以10-100sccm之速率流動，且NF3 是以5-20sccm之速率流動。
在操作140，維持低壓環境的同時，使用第二惰性氣體混合物沖洗處理空間及氣體線路。該第二惰性氣體可為H2 /Ar之電漿混合物。第二惰性氣體混合物有利地移除腔室及氣體線路內任何殘留的氨（NH3 ），從而提供清潔的表面，以準備後續處理操作。
如第1圖所示，在操作150，維持低壓環境的同時，透過蝕刻而使前源極/汲極區域216凹下。一個實施例中，鰭片層210亦可凹下。一個實施例中，鰭片層210的寬度減少約1-2nm之間。蝕刻前源極/汲極區域216或鰭片層210或上述兩者之組合的適合的方法包括任何適合的蝕刻製程，諸如各向異性乾蝕刻。一個實施例中，氬（Ar）、氫（H）、及/或氯（Cl）可用作為前驅物，以產生蝕刻劑電漿以蝕刻鰭片層210。另一實施例中，H2 /Cl2 /Ar電漿用於蝕刻前源極/汲極區域216。電漿混合物可發揮作用以使前源極/汲極區域216揮發，使得可移除一部分。一個實施例中，前源極/汲極區域216在介於0.5nm/分-3nm/分之間的速率蝕刻1-2nm。一個實施例中，在電漿脈衝條件下，電漿離子能量低於20eV，處理空間的壓力可維持在5-50毫托之間，溫度是30°C-50°C，RF功率介於500-600瓦。此步驟可使用非常低的離子能量，該離子能量是由RF源脈衝所控制，無偏壓功率。氬可以介於100-500sccm之間的速率流動，氫可以介於50-300sccm之間的速率流動，而氯可以介於10-100sccm之間的速率流動。一個實施例中，Cl:H:Ar的比例可介於1:5:10至1:3:5之間。低能量H2 /Cl2 /Ar電漿脈衝提供奈米尺度的準確控制，同時減少矽-矽晶格的損壞。整合的清潔與凹下製程提供無碳及氧化物污染的源極/汲極區域，同時減少矽-矽晶格的損壞，以準備後續處理。
如第2C圖中所示，可於清潔過及已凹下的前源極/汲極區域216上方沉積源極/汲極延伸部212。一個實施例中，該源極/汲極延伸部212是砷化矽（SiAs）。源極/汲極層214可沉積在源極/汲極延伸部212上。一個實施例中，該源極/汲極層214是磷化矽（SiP）。
整合的清潔及凹下製程準備元件200以進行後續處理同時維持低壓環境。更詳言之，所得的源極/汲極區域可無污染物及/或缺陷，可具有期望的形狀，且可準備後續的磊晶生長。元件200可在相同群集工具內歷經額外的處理步驟。使用含有各種處理腔室的單一設備容許第1圖之方法100的各種操作發生同時維持低壓環境。更詳言之，在移轉至用於源極/汲極延伸部212與源極/汲極層214生長的磊晶腔室期間，不需要打破低壓環境。一個實施例中，額外處理可包括以金屬閘極取代假閘極208。
因此，提供描述用於清潔及蝕刻矽基板上之源極/汲極區域以準備半導體元件中準確四族源極/汲極生長的方法。本案揭露內容之優點包括元件（諸如次10nm的FinFET元件）中準確的鰭片尺寸控制及整體元件產率增加。
儘管前述內容涉及本案揭露內容之實施例，但可不背離本案揭露內容之基本範疇而設計本案揭露內容之其他與進一步實施例，且本案揭露內容之範疇由下文的申請專利範圍所決定。
25、50、75‧‧‧步驟
100‧‧‧方法
110-150‧‧‧操作
200‧‧‧元件
202‧‧‧基板
204‧‧‧介電材料
206‧‧‧污染物
208‧‧‧假閘極
210‧‧‧鰭片層
212‧‧‧源極/汲極延伸部
214‧‧‧源極/汲極層
216‧‧‧前源極/汲極區域
218、220‧‧‧溝槽
222‧‧‧矽表面
透過參考實施例（其中一些實施例繪示於附圖中），可得到上文簡要總結的本案揭露內容之更詳細之敘述，如此可詳細地瞭解本案揭露內容之上文所記載之特徵。然而，應注意附圖所說明的僅為示範性實施例，因此不應被視為限制本案之範疇，且本案揭露內容可容許其他等效實施例。
第1圖是流程圖，說明根據本文所述之一個實施例的方法的操作。
第2A圖至第2C圖說明元件結構的示意剖面視圖，描繪根據第1圖之方法的製造階段。
為了助於瞭解，如可能則已使用相同的元件符號指定各圖共通的相同元件。應考量一個實施例的元件及特徵可有利地併入其他實施例中而無需贅述。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無

Claims (14)

  1. 一種處理工件的方法，包括下述步驟：在一處理空間中建立一低壓處理環境；以及維持該低壓處理環境，同時：將一第一氣體遞送至該處理空間中；於該處理空間中在該工件上沉積一鹽；將該工件加熱至大於90℃；以一第二惰性氣體沖洗該處理空間；以及使該工件上配置的一元件的一源極/汲極區域凹下(recessing)，其中一鰭片層配置在該源極/汲極區域上，且其中該方法進一步包括下述步驟：使該鰭片層凹下。
  2. 如請求項1所述之方法，其中該元件具有多個次10nm的溝槽。
  3. 如請求項1所述之方法，其中該處理空間是由一感應耦合電漿(ICP)電漿反應器腔室所界定。
  4. 如請求項1所述之方法，其中該第一氣體是一氫氬氣體混合物。
  5. 如請求項4所述之方法，其中該氫是以介於10-500sccm之間的流速流動，且該氬是以介於300-1000sccm之間的流速流動。
  6. 如請求項1所述之方法，進一步包括下述步驟：以介於200-800瓦之間的低RF源功率控制接近該工件的離子能量。
  7. 如請求項1所述之方法，其中維持該低壓處理環境之步驟包括下述步驟：於該處理空間中維持介於5mT至50mT的壓力。
  8. 如請求項1所述之方法，進一步包括下述步驟：將該處理空間之溫度維持在介於20℃至40℃之間。
  9. 如請求項1所述之方法，進一步包括下述步驟：將該處理空間的離子能量維持在低於50電子伏特。
  10. 如請求項1所述之方法，其中在該工件上沉積該鹽之步驟包括下述步驟：將一NH3/NF3/Ar氣體混合物遞送至該處理空間；以及在該處理空間中使該氣體混合物與一電漿反應。
  11. 如請求項10所述之方法，其中該氬是以500-1200sccm之流速流動，該氨(NH3)是以10-100sccm之流速流動，且該NF3是以5-20sccm之流速流動。
  12. 如請求項1所述之方法，其中將該工件加熱至大於90℃發生達大於1分鐘。
  13. 如請求項1所述之方法，其中該第二惰性氣體是一H2/Ar電漿混合物。
  14. 如請求項1所述之方法，其中使一源極/汲極區域凹下之步驟包括下述步驟：蝕刻該源極/汲極區域1-2nm。
TW106121513A 2016-09-16 2017-06-28 用於源極/汲極工程的整合系統及方法 TWI668730B (zh)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
US201662395765P 2016-09-16 2016-09-16
US62/395,765 2016-09-16
US201662423082P 2016-11-16 2016-11-16
US62/423,082 2016-11-16
PCT/US2017/015300 WO2018052475A1 (en) 2016-09-16 2017-01-27 Integrated system and method for source/drain engineering
??PCT/US17/15300 2017-01-27
US15/417,496 US10504717B2 (en) 2016-09-16 2017-01-27 Integrated system and method for source/drain engineering
US15/417,496 2017-01-27

Publications (2)

Publication Number Publication Date
TW201826323A TW201826323A (zh) 2018-07-16
TWI668730B true TWI668730B (zh) 2019-08-11

Family

ID=61618753

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106121513A TWI668730B (zh) 2016-09-16 2017-06-28 用於源極/汲極工程的整合系統及方法

Country Status (3)

Country Link
US (3) US10504717B2 (zh)
TW (1) TWI668730B (zh)
WO (1) WO2018052475A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9960254B1 (en) * 2017-02-06 2018-05-01 International Business Machines Corporation Replacement metal gate scheme with self-alignment gate for vertical field effect transistors
US10304723B1 (en) * 2017-11-22 2019-05-28 Taiwan Semiconductor Manufacturing Co., Ltd. Process to form SOI substrate
US11355620B2 (en) * 2018-10-31 2022-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of forming same
US11177346B2 (en) 2019-01-07 2021-11-16 Samsung Electronics Co., Ltd. Semiconductor device
US11239363B2 (en) 2019-01-08 2022-02-01 Samsung Electronics Co., Ltd. Semiconductor devices
US11031502B2 (en) 2019-01-08 2021-06-08 Samsung Electronics Co., Ltd. Semiconductor devices
TWI888525B (zh) * 2020-04-08 2025-07-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11232947B1 (en) 2020-09-01 2022-01-25 Taiwan Semiconductor Manufacturing Company Limited Ammonium fluoride pre-clean protection
US20240339324A1 (en) * 2023-04-05 2024-10-10 Applied Materials, Inc. Atmospheric Pressure Plasma for Substrate Annealing

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110278673A1 (en) * 2010-05-13 2011-11-17 International Business Machines Corporation Methodology for fabricating isotropically recessed source and drain regions of cmos transistors
US20140193979A1 (en) * 2012-10-02 2014-07-10 Applied Materials, Inc. Directional sio2 etch using plasma pre-treatment and high-temperature etchant deposition

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7005372B2 (en) * 2003-01-21 2006-02-28 Novellus Systems, Inc. Deposition of tungsten nitride
US6924517B2 (en) 2003-08-26 2005-08-02 International Business Machines Corporation Thin channel FET with recessed source/drains and extensions
US7060579B2 (en) * 2004-07-29 2006-06-13 Texas Instruments Incorporated Increased drive current by isotropic recess etch
EP1848550A4 (en) * 2005-01-31 2008-04-09 Applied Materials Inc DETERGENT TREATMENT METHOD FOR SUBSTRATE SURFACES AND CHAMBER AREAS
US7659203B2 (en) * 2005-03-18 2010-02-09 Applied Materials, Inc. Electroless deposition process on a silicon contact
US7755171B2 (en) 2006-07-24 2010-07-13 International Business Machines Corporation Transistor structure with recessed source/drain and buried etch stop layer and related method
US8501629B2 (en) 2009-12-23 2013-08-06 Applied Materials, Inc. Smooth SiConi etch for silicon-containing films
TWI604528B (zh) 2012-10-02 2017-11-01 應用材料股份有限公司 使用電漿預處理與高溫蝕刻劑沉積的方向性二氧化矽蝕刻
TWI591712B (zh) * 2012-10-03 2017-07-11 應用材料股份有限公司 使用低溫蝕刻劑沉積與電漿後處理的方向性二氧化矽蝕刻
US9536792B2 (en) 2013-01-10 2017-01-03 United Microelectronics Corp. Complementary metal oxide semiconductor field effect transistor, metal oxide semiconductor field effect transistor and manufacturing method thereof
US9219133B2 (en) 2013-05-30 2015-12-22 Stmicroelectronics, Inc. Method of making a semiconductor device using spacers for source/drain confinement
EP3050089A4 (en) 2013-09-27 2017-05-03 Intel Corporation Non-planar semiconductor devices having multi-layered compliant substrates
US9472416B2 (en) * 2013-10-21 2016-10-18 Applied Materials, Inc. Methods of surface interface engineering
US9299557B2 (en) 2014-03-19 2016-03-29 Asm Ip Holding B.V. Plasma pre-clean module and process
KR102171023B1 (ko) 2014-07-21 2020-10-29 삼성전자주식회사 반도체 소자 제조방법
US9558928B2 (en) 2014-08-29 2017-01-31 Lam Research Corporation Contact clean in high-aspect ratio structures
US9653291B2 (en) * 2014-11-13 2017-05-16 Applied Materials, Inc. Method for removing native oxide and residue from a III-V group containing surface
US9508718B2 (en) 2014-12-29 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET contact structure and method for forming the same
US9324713B1 (en) 2015-03-16 2016-04-26 Globalfoundries Inc. Eliminating field oxide loss prior to FinFET source/drain epitaxial growth
US10354962B2 (en) * 2015-10-21 2019-07-16 The Charles Stark Draper Laboratory Inc. Method and apparatus for a destroy on-demand electrical device
US10256076B2 (en) 2015-10-22 2019-04-09 Applied Materials, Inc. Substrate processing apparatus and methods
US10014391B2 (en) 2016-06-28 2018-07-03 International Business Machines Corporation Vertical transport field effect transistor with precise gate length definition
US11018225B2 (en) * 2016-06-28 2021-05-25 International Business Machines Corporation III-V extension by high temperature plasma doping

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110278673A1 (en) * 2010-05-13 2011-11-17 International Business Machines Corporation Methodology for fabricating isotropically recessed source and drain regions of cmos transistors
US20140193979A1 (en) * 2012-10-02 2014-07-10 Applied Materials, Inc. Directional sio2 etch using plasma pre-treatment and high-temperature etchant deposition

Also Published As

Publication number Publication date
TW201826323A (zh) 2018-07-16
US20180174825A1 (en) 2018-06-21
US10090147B2 (en) 2018-10-02
US20180082836A1 (en) 2018-03-22
WO2018052475A1 (en) 2018-03-22
US10504717B2 (en) 2019-12-10
US20190035623A1 (en) 2019-01-31

Similar Documents

Publication Publication Date Title
TWI668730B (zh) 用於源極/汲極工程的整合系統及方法
JP6723227B2 (ja) 自己整合代替フィン形成
US11164767B2 (en) Integrated system for semiconductor process
CN103681355A (zh) 制备准soi源漏场效应晶体管器件的方法
CN100463143C (zh) 具有氧化物间隔层的应变源漏cmos的集成方法
TW201935527A (zh) 由下而上的鰭片結構形成方法
KR102259187B1 (ko) 콘택 집적 및 선택적 실리사이드 형성 방법들
US10147596B2 (en) Methods and solutions for cleaning INGAAS (or III-V) substrates
US20240145246A1 (en) Oxidation enhanced doping
TWI699829B (zh) 形成半導體結構的方法及形成鰭狀場效電晶體結構的方法
JP4946017B2 (ja) 半導体装置の製造方法
CN105408994A (zh) 用于源极/漏极外延控制的经改进硬掩模
CN104051263A (zh) 一种半导体器件的制备方法
CN103681258B (zh) 一种源漏双外延层的形成方法
TWI697958B (zh) 用於蝕刻遮罩與鰭片結構形成之方法
TW202544910A (zh) 電性接觸腔體結構及其形成方法
KR20080064450A (ko) 반도체 소자 제조 방법