[go: up one dir, main page]

TWI450321B - 直接的晶圓接合 - Google Patents

直接的晶圓接合 Download PDF

Info

Publication number
TWI450321B
TWI450321B TW100143231A TW100143231A TWI450321B TW I450321 B TWI450321 B TW I450321B TW 100143231 A TW100143231 A TW 100143231A TW 100143231 A TW100143231 A TW 100143231A TW I450321 B TWI450321 B TW I450321B
Authority
TW
Taiwan
Prior art keywords
bonding
layer
wafer
bonding layer
layers
Prior art date
Application number
TW100143231A
Other languages
English (en)
Other versions
TW201237937A (en
Inventor
丹拿傑Ｍ 布撒利
丹尼爾Ｃ 羅
Original Assignee
波音公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 波音公司 filed Critical 波音公司
Publication of TW201237937A publication Critical patent/TW201237937A/zh
Application granted granted Critical
Publication of TWI450321B publication Critical patent/TWI450321B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/14—Photovoltaic cells having only PN homojunction potential barriers
    • H10F10/144—Photovoltaic cells having only PN homojunction potential barriers comprising only Group III-V materials, e.g. GaAs,AlGaAs, or InP photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/14—Photovoltaic cells having only PN homojunction potential barriers
    • H10F10/142—Photovoltaic cells having only PN homojunction potential barriers comprising multiple PN homojunctions, e.g. tandem cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F19/00—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules
    • H10F19/40—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules comprising photovoltaic cells in a mechanically stacked configuration
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/127—The active layers comprising only Group III-V materials, e.g. GaAs or InP
    • H10F71/1272—The active layers comprising only Group III-V materials, e.g. GaAs or InP comprising at least three elements, e.g. GaAlAs or InGaAsP
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/139—Manufacture or treatment of devices covered by this subclass using temporary substrates
    • H10P10/128—
    • H10P90/1914—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Photovoltaic Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Engineering & Computer Science (AREA)
  • Sustainable Energy (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Sustainable Development (AREA)

Description

直接的晶圓接合
本揭示大致關於把不相似的材料結合在一起的元件和方法，尤其關於使用(Al)(Ga)InP(As)(Sb)接合中介層而把二個半導體晶圓結合在一起的方法。
晶圓結合科技可以用於將多樣性質的不同材料整合到一個製程相容的緊密材料系統。該科技創新目前高科技工業的潛力很大。舉例而言，把基於GaAs或InP的材料結合到其他的半導體材料可以整合光學、光伏、電子等元件，並且提升電腦、太陽能電池、發光二極體和其他電子元件的表現。
III-V族半導體元件(例如多重接面的太陽能電池)的一項限制是要把具有合意之能帶間隙組合的III-V族層併入晶格匹配於生長基板的元件。這嚴重限制了可以併入元件之能帶間隙的選擇，因此阻止製造出具有最佳表現的元件。因而想要發展允許將生長於不同基板上之元件加以整合的方法，如此則可以減少晶格匹配於生長基板的限制。
已經使用既有的解決方式，例如生長晶格不匹配的(變質的(metamorphic))層、機械堆疊、間接晶圓接合。於變質做法，晶格常數呈受控制之梯度的緩衝層乃生長在基板和所要的變質層之間。於間接晶圓接合做法，元件生長於具有不同晶格常數的不同基板上，並且介電層或金屬層沉積於元件的頂表面上。元件然後經由晶圓接合而機械或電整合。最後可以移除一或二個基板。
於變質做法，引入晶格常數受到控制調整的緩衝層可以引入高密度的缺陷，並且可能導致生長出非最佳品質的元件層而降低元件表現。於間接晶圓接合做法，在接合之前先沉積附著層(譬如SiO2 、Si3 N4 、其他介電質、金屬氧化物、金屬…等)於個別晶圓上再進行接合(稱為間接接合)。雖然不須要高溫退火，但是SiO2 、Si3 N4 、金屬氧化物…等的「接合層」是絕緣性的，其不允許接合元件做單塊的電整合。另一方面，使用金屬層做為接合中介層的間接接合則使接合介面成為光學不透明的，這阻止元件光學整合於接合介面的相對側上。於直接接合的先前技術，直接接合的介面須要在高溫(典型超過500℃)下退火達顯著時間(典型幾小時)以獲得具有低電阻的機械穩健介面。此種長時間的高溫退火經常將導致許多元件的效能降低。
除非是在高溫(>500℃)下長時間退火，否則在GaAs和InP材料之間的既有半導體-半導體直接接合解決方式乃苦於低接合強度。既有的間接接合解決方式不允許跨過間接接合介面之既導電又光學透明的整合。
需要有改善的方法來直接接合半導體晶圓，其改善在接合介面的機械整合性、光學透明度、電阻，以達到功率輸出、效率、表現、成本效益等的增加。
本揭示提供在GaAs和InP元件或基板上磊晶生長的(Al)(Ga)InP(As)(Sb)接合層，以改善基於GaAs的材料與基於InP的、基於GaP的、基於GaSb的、基於Ga(In)N的材料之直接半導體接合而用於太陽能電池和其他應用。具有高機械強度(每平方公尺大於4焦耳)之高度均勻的晶圓層級直接半導體接合是在350℃的較低接合溫度下達成。此外，跨過半導體接合介面達成極低的電阻(在0.3歐姆-平方公分的等級)和高光學穿透度(大於97%)。
依據本揭示，揭示的組件包括：第一晶圓、於第一晶圓上的第一接合層、第二晶圓、於第二晶圓上的第二接合層。第一和第二接合層乃直接接合以形成接合介面。第一和第二接合層分別晶格匹配於第一和第二晶圓。
依據本揭示，揭示之製作接合組件的方法包括：提供第一晶圓、於第一晶圓上形成第一接合層以形成第一次組件、提供第二晶圓、於第二晶圓上形成第二接合層以形成第二次組件、把第一接合層接合到第二接合層。第一和第二接合層分別晶格匹配於第一和第二晶圓。
從下面配合所附圖式來更詳細敘述較佳的具體態樣，本揭示其他的特色和優點將變得明顯，而圖式乃舉例示範本揭示的原理。然而，本揭示的範圍並不限於這較佳的具體態樣。
本揭示在接合介面引入磊晶生長的接合層，其可以視所想要的加以摻雜，以控制跨過直接接合介面的電阻並且達成改進機械接合強度。磊晶生長的接合層是高度摻雜的(Al)(Ga)InP(As)(Sb)層。
圖1示範根據本揭示具體態樣之組合前的結構100。如圖1所看到的，組合前的結構100包括第一次組件102和第二次組件104。第一次組件102包括第一晶圓110和直接相鄰而在第一晶圓110之第一表面110a上的第一接合層120。
第一晶圓110是選自III-V族材料的半導體。於具體態樣，第一晶圓110是選自矽(Si)、鍺(Ge)、基於GaAs的、基於InP的、基於GaP的、基於GaSb的、基於Ga(In)N的材料所構成的群組。於另一具體態樣，第一晶圓110包括一或更多個材料層。於另一具體態樣，第一晶圓110包括一或更多個半導體材料層、結構或元件。於具體態樣，第一晶圓110可以是光伏元件。於另一具體態樣，第一晶圓110可以是具有一或更多個次電池的太陽能電池。
第一晶圓110包括表面110a。表面110a必須是選自矽(Si)、鍺(Ge)、基於GaAs的、基於InP的、基於GaP的、基於GaSb的、基於Ga(In)N的材料所構成的群組之材料層的表面。
第一接合層120磊晶生長於第一晶圓110上，尤其於表面110a上。第一接合層是(Al)(Ga)InP(As)(Sb)材料。於具體態樣，第一接合層是(Al)(Ga)InP(As)(Sb)材料，其摻雜物濃度等於或大於每立方公分約5×1018 個。雖然高摻雜濃度不是良好機械接合所必需的，但是對於達成跨過接合介面之低電阻卻是基本的。如果低電阻對於特定元件乃非必需的，則接合層的高摻雜濃度便非必要的。如在此所使用的和如此技術的傳統，(Al)(Ga)InP(As)(Sb)材料當中使用括號是指併入的鋁、鎵、砷、銻係可選用的。第一接合層120乃晶格匹配於第一晶圓110。第一接合層120具有接合表面120a。如在此所使用的，「晶格匹配的」一詞意謂比較層的晶格常數差異小於1%，而「晶格不匹配的」一詞意謂比較層的晶格常數差異大於1%。
第二次組件104包括第二晶圓130和直接相鄰而在第二晶圓130之表面130a上的的第二接合層140。第二晶圓130是選自III-V族材料。於具體態樣，第二晶圓130是選自矽(Si)、鍺(Ge)、基於GaAs的、基於InP的、基於GaP的、基於GaSb的、基於Ga(In)N的材料所構成的群組。於另一具體態樣，第二晶圓130包括一或更多個材料層。於另一具體態樣，第二晶圓130包括一或更多個半導體材料層或結構。於具體態樣，第二晶圓130可以是光伏元件。於另一具體態樣，第二晶圓130可以是具有一或更多個次電池的太陽能電池。
第二晶圓130包括表面130a。表面130a必須是選自矽(Si)、鍺(Ge)、基於GaAs的、基於InP的、基於GaP的、基於GaSb的、基於Ga(In)N的材料所構成的群組之材料層的表面。第二接合層140磊晶生長於第二晶圓130上，尤其於表面130a上。尤其，第二接合層140生長於第二晶圓130的半導體材料層上。第二接合層140是(Al)(Ga)InP(As)(Sb)，其摻雜物濃度等於或大於每立方公分約5×1018 個。如上面所討論的，雖然高摻雜濃度不是良好機械接合所必需的，但是對於達成跨過接合介面之低電阻卻是基本的，如果低電阻對於特定元件乃非必需的，則接合層的高摻雜濃度便非必要的。第二接合層140乃晶格匹配於第二晶圓130。第二接合層140具有接合表面140a。
圖1A示範根據本揭示具體態樣之組合前的結構100a另一具體態樣。如圖1A所看到的，組合前的結構100a包括第一次組件202和第二次組件204。第一次組件202包括第一晶圓203和直接相鄰而在第一晶圓203之第一表面210a上的第一接合層220。
第一晶圓203包括第一層210和第一基底層212。於另一具體態樣，第一晶圓203包括二或更多個材料層。於另一具體態樣，第一晶圓203包括二或更多個半導體材料層、結構或元件。於具體態樣，第一晶圓203可以是光伏元件。於另一具體態樣，第一晶圓203可以是多重接面的太陽能電池。於另一具體態樣，第一晶圓203可以是具有一或更多個次電池的太陽能電池。於具體態樣，第一基底層212可以是基板。
第一晶圓203包括表面210a。表面210a必須是選自矽(Si)、鍺(Ge)、基於GaAs的、基於InP的、基於GaP的、基於GaSb的、基於Ga(In)N的材料所構成的群組之材料層的表面。第一接合層220磊晶生長於第一晶圓203上，尤其於表面210a上。第一接合層是(Al)(Ga)InP(As)(Sb)材料。於具體態樣，第一接合層是(Al)(Ga)InP(As)(Sb)材料，其摻雜物濃度等於或大於每立方公分約5×1018 個。第一接合層220乃晶格匹配於第一晶圓203。
第二次組件204包括第二晶圓206和直接相鄰而在第二晶圓206之表面230a上的第二接合層240。第二晶圓206包括第一層260和第二基底層270。於另一具體態樣，第二晶圓206包括二或更多個材料層。於另一具體態樣，第二晶圓206包括二或更多個半導體材料層、結構或元件。於具體態樣，第二晶圓206可以是光伏元件。於另一具體態樣，第二晶圓206可以是多重接面的太陽能電池。於另一具體態樣，第二晶圓206可以是具有一或更多個次電池的太陽能電池。於具體態樣，第二基底層270可以是基板。
第二晶圓206包括表面230a。表面230a必須是選自矽(Si)、鍺(Ge)、基於GaAs的、基於InP的、基於GaP的、基於GaSb的、基於Ga(In)N的材料所構成的群組之材料層的表面。第二接合層240磊晶生長於第二晶圓206上，尤其於表面230a上。第二接合層240是(Al)(Ga)InP(As)(Sb)材料。於具體態樣，第二接合層240是(Al)(Ga)InP(As)(Sb)材料，其摻雜物濃度等於或大於每立方公分約5×1018 個。第二接合層240乃晶格匹配於第二晶圓206。
圖2示範根據本揭示之具體態樣的接合組件200。如圖2所看到的，第一和第二接合層120、140已被接合以把第一次組件102結合到第二次組件104。於具體態樣，接合組件200可以是光伏元件。於另一具體態樣，接合組件200可以是太陽能電池、光感測器、發光二極體、電晶體或其他元件。
圖2A示範根據本揭示之具體態樣的接合組件200a。如圖2A所看到的，第一和第二接合層220、240已被接合以把第一次組件203結合到第二次組件206。於具體態樣，接合組件200a可以是光伏元件。於另一具體態樣，接合組件200a可以是太陽能電池、光感測器、發光二極體、電晶體或其他元件。
現在將討論接合圖1第一和第二次組件102、104以形成圖2接面組件之方法的具體態樣。參見圖1和2，將不討論根據本揭示之接合第一和第二次組件102、104的範例性方法。第一和第二次組件102、104乃藉由放置第一和第二接合層120、140成直接接觸而直接接合以形成組合結構，並且施加熱和壓力以將第一和第二次組件102、104接合在一起而形成接合組件200。第一和第二接合表面120a、140a乃放置成接觸並且擴散在一起。於一具體態樣，第一和第二接合表面120a、140a在使這些層接觸之前先拋光。於一具體態樣，拋光可以由化學機械拋光(CMP)來進行，而接合使用傳統的晶圓接合設備來進行。
組合結構加熱到約300℃到約500℃之間的接合溫度。於一具體態樣，接合溫度是在約350℃到約450℃之間。於又一具體態樣，接合溫度是約400℃。組合結構是在每平方英吋約20磅和約50磅之間的壓力下加熱。於一具體態樣，組合結構是在每平方英吋約30磅和約40磅之間的壓力下加熱。於又一具體態樣，組合結構是在每平方英吋約35磅的壓力下加熱。組合結構是在壓力下加熱約20到300分鐘。於具體態樣，組合結構是在壓力下加熱約60到約180分鐘。於又一具體態樣，組合結構是在壓力下加熱約120分鐘。以(Al)(Ga)InP(As)(Sb)接合層的直接半導體接合已經達成跨過接合介面的接合強度大於每平方公尺4.1焦耳、電阻低到0.3歐姆-平方公分、光學透明度大於97%。第一和第二接合層120、140擴散在一起以形成接合層。彼此接觸的第一和第二接合表面120a、140a於接合過程期間擴散在一起以提供穩固的結合。上述大致直接接合的方法流程圖乃顯示於圖3。
現在將討論接合圖1A第一和第二次組件203、206以形成圖2A接合組件200a之方法的具體態樣。第一和第二次組件203、206乃藉由放置第一和第二接合層220、240成直接接觸而直接接合以形成組合結構，並且施加熱和壓力以將第一和第二次組件203、206接合在一起而形成接合組件200a。第一和第二接合表面220a、240a放置成接觸並且擴散在一起。於一具體態樣，第一和第二接合表面220a、240a在使這些層接觸之前先拋光。於一具體態樣，拋光可以由化學機械拋光(CMP)來進行，而接合使用傳統的晶圓接合設備來進行。
組合結構加熱到約300℃到約500℃之間的接合溫度。於一具體態樣，接合溫度是在約350℃到約450℃之間。於又一具體態樣，接合溫度是約400℃。組合結構是在每平方英吋約20磅和約50磅之間的壓力下加熱。於一具體態樣，組合結構是在每平方英吋約30磅和約40磅之間的壓力下加熱。於又一具體態樣，組合結構是在每平方英吋約35磅的壓力下加熱。組合結構是在壓力下加熱約20到300分鐘。於具體態樣，組合結構是在壓力下加熱約60到約180分鐘。於又一具體態樣，組合結構是在壓力下加熱約120分鐘。以(Al)(Ga)InP(As)(Sb)接合層的直接半導體接合已經達成跨過接合介面的接合強度大於每平方公尺4.1焦耳、電阻低到0.3歐姆-平方公分、光學透明度大於97%。第一和第二接合層220、240擴散在一起以形成接合層。彼此接觸的第一和第二接合表面220a、240a於接合過程期間擴散在一起以提供穩固的結合。直接接合之後，第一和/或第二基底層212、270當中一或二者可以移除。
圖4A示範根據本揭示之組合前的結構400之具體態樣。組合前的結構400包括第一次組件402和第二次組件404。第一次組件402包括第一PV結構410和第一接合層420。第一PV結構410包括GaAs基板411、第一太陽能電池412、第一穿隧接面413。於另一具體態樣，第一PV結構410可以包括一或更多個太陽能電池(或換言之，次電池)。於另一具體態樣，第一PV結構410可以包括一或更多個太陽能電池(或換言之，次電池)，其由一或更多個穿隧接面所結合。於另一具體態樣，第一太陽能電池412可以由晶格匹配於GaAs基板411的半導體材料所形成。GaAs基板411可以稱為生長基板。於具體態樣，半導體材料可以是III-V族材料。於另一具體態樣，第一PV結構410可以是基於GaAs的、基於InP的、基於GaP的、基於GaSb的、基於Ga(In)N的材料(譬如AlGaAs、GaInP、GaInPAs、AlGaPAs…等)而晶格匹配於GaAs基板411。
第一太陽能電池412包括n摻雜的窗口層414、n摻雜的GaInP電池層415、p摻雜的GaInP電池層416、p摻雜的背表面場(BSF)層417。第一穿隧接面413包括p摻雜的穿隧接面層418和n摻雜的穿隧接面層419。
第一接合層420是高度n摻雜的(Al)(Ga)InP(As)(Sb)層。如在此所使用的和如此技術的傳統，(Al)(Ga)InP(As)(Sb)材料當中使用括號是指併入的鋁、鎵、砷、銻係可選用的。第一接合層420磊晶生長於第一穿隧接面413上。第一接合層420的厚度在約0.5微米和約2微米之間。於另一具體態樣，第一接合層420的厚度在約0.75微米和約1.5微米之間。於又一具體態樣，第一接合層420的厚度約1微米。
第一接合層420是高度摻雜的接合層。如在此所使用的，「高度摻雜的」意謂摻雜物濃度等於或大於每立方公分約5×1018 個。於具體態樣，第一接合層420的摻雜物濃度等於或大於每立方公分約1×1019 個。於此具體態樣，摻雜物是n型摻雜物。摻雜物可以是n型摻雜物可以是矽或碲。第一接合層420乃晶格匹配於基板411。第一接合層420是透明的。如在此所使用的，「透明的」一詞意謂光或電磁輻射波長活化到配置於底下之電池或次電池的穿透度等於或大於97%。第一接合層420可加以整平和/或平滑化。於一具體態樣，第一接合層420可以由化學機械拋光(CMP)所拋光。
於另一具體態樣，另一接合層(未顯示)磊晶生長於生長在基板411第二側上的另一第一PV元件上。於具體態樣，可以後續移除相對的接合層。
第二次組件404包括第二PV結構430和第二接合層440。第二PV結構430包括InP基板431、第二太陽能電池432、第二穿隧接面433。第二太陽能電池432包括n摻雜的窗口層434、n摻雜的GaInAs電池層435、p摻雜的GaInAs電池層436、p摻雜的背表面場(BSF)層437。第二穿隧接面433包括p摻雜的穿隧接面層438和n摻雜的穿隧接面層439。於另一具體態樣，第二PV結構430可以是包括一或更多個太陽能電池(或換言之，次電池)的PV元件。於另一具體態樣，第二PV結構430可以是基於GaAs的、基於InP的、基於InAs的、基於AlAs的、基於GaSb的或基於Ga(In)N的材料(譬如GaInAs、AlInAs、GaAsSb…等)，其具有匹配於生長基板431的晶格常數。
第二接合層440是高度n摻雜的(Al)(Ga)InP(As)(Sb)層。第二接合層440磊晶生長於n摻雜的窗口層434上。第二接合層440的厚度在約0.5微米和約2微米之間。於另一具體態樣，第二接合層440的厚度在約0.75微米和約1.5微米之間。於又一具體態樣，第二接合層440的厚度約1微米。於一具體態樣，第二接合層440的厚度相同於第一接合層420。於另一具體態樣，第二接合層440的厚度不同於第一接合層420。根據本揭示，如果光對接合介面下的諸層穿透度想要藉由控制接合層的光學吸收而加以控制，則接合層420和440的匹配/差異厚度可以是有利的。舉例來說，如果p-n接面形成於接合介面，則控制跨過接合介面的電場梯度也可以是有好處的。第二接合層440乃晶格匹配於第二次組件404。第二接合層440是透明的。第二接合層440可加以整平和/或平滑化。於一具體態樣，第二接合層440可以由化學機械拋光(CMP)所拋光。
於另一具體態樣，省略了穿隧接面433。穿隧接面433是否必要乃視第二基板431的極性而定。如果使用n型基板431，則穿隧接面433將是必要的；如果使用p型基板431，則穿隧接面433將不是必要的。
於另一具體態樣，相同組成之相對的第二接合層(未顯示)乃磊晶生長於生長在基板431第二側上的另一第二PV元件上。於一具體態樣，可以後續移除相對的接合層。
於另一具體態樣，省略了第一穿隧接面413，並且第一接合層420是p摻雜的以當結合到第二次組件404時形成穿隧接面。p型摻雜物可以是碳或鋅。於此範例性具體態樣，第一和第二次組件402、404可以結合而形成2接面的太陽能電池。於另一具體態樣，第二穿隧層433可以省略，如此當第一和第二次組件402、404結合時便形成二接面的太陽能電池。
接合的次組件400A可以做進一步處理。於一具體態樣，可以移除GaAs第一基板411，並且抗反射(AR)披覆可以沉積於第一PV元件之n摻雜的窗口層414上。
第一和第二次組件402、404乃藉由放置第一和第二接合層420、440成直接接觸而直接接合以形成組合結構400A，然後施加熱和壓力以把第一和第二次組件402、404接合在一起。接觸的表面擴散在一起但非所有層。於一具體態樣，第一和第二接合層420、440在使這些層接觸之前先拋光。於一具體態樣，拋光可以由化學機械拋光(CMP)來進行，而接合使用傳統的晶圓接合設備來進行。
組合結構加熱到約300℃到約500℃之間的接合溫度。於一具體態樣，接合溫度是在約350℃到約450℃之間。於又一具體態樣，接合溫度是約400℃。組合結構是在每平方英吋約20磅和約50磅之間的壓力下加熱。於一具體態樣，組合結構是在每平方英吋約30磅和約40磅之間的壓力下加熱。於又一具體態樣，組合結構是在每平方英吋約35磅的壓力下加熱。組合結構是在壓力下加熱約20到300分鐘。於具體態樣，組合結構是在壓力下加熱約60到約180分鐘。於又一具體態樣，組合結構是在壓力下加熱約120分鐘。以(Al)(Ga)InP(As)(Sb)接合層的直接半導體接合已經達成跨過接合介面的接合強度大於每平方公尺4.1焦耳、電阻低到0.3歐姆-平方公分、光學透明度大於97%。直接接合之後，基板411、431當中一或二者可以移除。接合層420、440擴散在一起以形成融合而穩固的接合層450(圖4B)。大致直接接合的方法流程圖乃顯示於圖6。
揭示的方法可以用於形成具有二或更多個電池的PV元件。於一具體態樣，揭示的方法可以用於形成PV元件，其在接合層的相對側上具有相同或不同數目的PV元件。揭示的方法也可以用於製作非PV元件，例如LED、感測器或其他元件。
圖4B示範根據本揭示由圖4A組合前的結構400所形成的組合結構400A。組合結構400A包括第一次組件402和第二次組件404。第一和第二次組件402、404已經結合在個別的第一和第二接合層420、440。於此範例性具體態樣，第一和第二接合層420、440都是n摻雜的(或換言之，都是類似地摻雜的)以形成接合層450。
圖5A示範根據本揭示之組合前的結構500的另一具體態樣。組合前的結構500包括第一次組件502和第二次組件504。第一次組件502包括第一PV結構510和第一接合層520。第一PV結構510包括GaAs基板511和第一太陽能電池512。於另一具體態樣，第一PV結構510可以包括一或更多個太陽能電池(或換言之，次電池)。於另一具體態樣，第一PV結構510可以包括一或更多個太陽能電池(或換言之，次電池)，其由一或更多個穿隧接面所結合。於另一具體態樣，第一太陽能電池512可以是由晶格匹配於GaAs基板511的半導體材料所形成。GaAs基板511可以稱為生長基板。於具體態樣，半導體材料可以是III-V族材料。於另一具體態樣，第一PV結構510可以是基於GaAs的、基於InP的、基於GaP的、基於GaSb的、基於Ga(In)N的材料而晶格匹配於GaAs基板511。
第一太陽能電池512包括n摻雜的窗口層514、n摻雜的GaInP電池層515、p摻雜的GaInP電池層516、p摻雜的背表面場(BSF)層517。
第一接合層520是高度p摻雜的(Al)(Ga)InP(As)(Sb)層。如在此所使用的以及如同此習知技術，(Al)(Ga)InP(As)(Sb)材料當中使用括號是指併入的鋁、鎵、砷、銻係可選用的。p型摻雜物可以是碳或鋅。第一接合層520磊晶生長於BSF層517上。第一接合層520的厚度在約0.5微米和約2微米之間。於另一具體態樣，第一接合層520的厚度在約0.75微米和約1.5微米之間。於又一具體態樣，第一接合層520的厚度約1微米。第一接合層520乃晶格匹配於基板511。第一接合層520是透明的。第一接合層520可加以整平和/或平滑化。於一具體態樣，第一接合層520可以由化學機械拋光(CMP)所拋光。
於另一具體態樣，另一接合層(未顯示)磊晶生長於生長在基板511第二側上的另一第一PV元件上。於具體態樣，可以後續移除相對的接合層。
第二次組件504包括第二PV結構530和第二接合層540。第二PV結構530包括InP基板531、第二太陽能電池532、第二穿隧接面533。第二太陽能電池532包括n摻雜的窗口層534、n摻雜的GaInAs電池層535、p摻雜的GaInAs電池層536、p摻雜的背表面場(BSF)層537。第二穿隧接面533包括p摻雜的穿隧接面層538和n摻雜的穿隧接面層539。於另一具體態樣，第二PV結構530可以是包括一或更多個太陽能電池(或換言之，次電池)的PV元件。於另一具體態樣，第二PV結構530可以是基於InP的、基於InAs的、基於AlAs的、基於GaSb的或基於Ga(In)N的結構(譬如GaInAs、AlInAs、GaAsSb…等)，其具有匹配於生長基板531的晶格常數。
第二接合層540是高度n摻雜的(Al)(Ga)InP(As)(Sb)層。第二接合層540磊晶生長於n摻雜的窗口層534上。第二接合層540的厚度在約0.5微米和約2微米之間。於另一具體態樣，第二接合層540的厚度在約0.75微米和約1.5微米之間。於又一具體態樣，第二接合層540的厚度約1微米。於一具體態樣，第二接合層540的厚度相同於第一接合層520。於另一具體態樣，第二接合層540的厚度不同於第一接合層520。根據本揭示，如果光對接合介面下的諸層穿透度想要藉由控制接合層的光學吸收而加以控制，則匹配/差異厚度可以是有利的。由於p-n接面形成於接合介面，故控制跨過接合介面的電場梯度也可以是有好處的。第二接合層540乃晶格匹配於第二次組件504。第二接合層540是透明的。第二接合層540可加以整平和/或平滑化。於一具體態樣，第二接合層540可以由化學機械拋光(CMP)所拋光。
於另一具體態樣，省略了穿隧接面533，如此以當第一和第二次組件502、504結合時形成二接面元件。穿隧接面533是否必要乃視第二基板531的極性而定。如果使用n型基板531，則穿隧接面533將是必要的；如果使用p型基板531，則穿隧接面533將不是必要的。
於另一具體態樣，相同組成之相對的第二接合層(未顯示)磊晶生長於生長在基板531第二側上的另一第二PV元件上。於一具體態樣，可以後續移除相對的接合層。
第一和第二次組件502、504藉由上述的直接接合方法而直接接合。第一和第二次組件502、504乃直接接合以形成圖5B所示的組合結構500A。於此範例性具體態樣，第一和第二接合層520、540是不類似地摻雜的(第一接合層520是p摻雜的而第二接合層是n摻雜的)，並且結合而形成p-n或穿隧接面550。
接合的次組件500A可以做進一步處理。於一具體態樣，可以移除GaAs第一基板511，並且抗反射(AR)披覆可以沉積於第一PV元件之n摻雜的窗口層514上。
圖7A~D示範依據本揭示具體態樣的多重接面太陽能電池之多樣的具體態樣。如圖7A~D所看到的，接合層可以用於形成PV元件，其在接合層的相對側上具有相同或不同數目的電池。舉例而言，圖7A所示之2接面的太陽能電池在接合層的每一側上具有一個太陽能電池。圖7B示範3接面的PV元件，其在接合層的相對側上具有不同數目的電池。圖7C示範4接面的PV元件，其在接合層的相對側上具有相同數目的電池。圖7D示範5接面的PV元件，其在接合層的相對側上具有不同數目的電池。
揭示的直接接合方法可以用於形成半導體接合之多重接面的太陽能電池元件，其具有二、三、四、五或更多個接面。接合的材料允許移除生長基板和後續的處理步驟(例如平臺蝕刻隔離、抗反射披覆、接觸金屬沉積、光微影術圖案化、焊接交互連結、鋸切)，這證明接合介面有優異的機械穩健性。揭示之直接接合方法所形成的太陽能電池於底部次電池展現超過85%的填充因數和超過90%的外部量子效率，這證明接合介面有低電阻和高光學穿透度。
根據本揭示，發明人已未預期地發現把含In和P的接合層加以接合(例如但不限於GaInP接合於InP)，則造成具有高機械強度(每平方公尺大於4焦耳)之高度均勻的晶圓接合，其可以在350℃的較低接合溫度下達成。此外，跨過接合介面達成極低的電阻(在0.3歐姆-平方公分的等級)和高光學穿透度(大於97%)。
雖然為了示範而已經詳細描述了本揭示的特定具體態樣，但是可以做出各式各樣的修改和增進而不偏離本揭示的精神和範圍。據此，本揭示除了所附的申請專利範圍以外並不有所受限。
100．．．組合前的結構
100a．．．組合前的結構
102．．．第一次組件
104．．．第二次組件
110．．．第一晶圓
110a．．．第一表面
120．．．第一接合層
120a．．．第一接合表面
130．．．第二晶圓
130a．．．表面
140．．．第二接合層
140a．．．第二接合表面
200．．．接合組件
200a．．．接合組件
202．．．第一次組件
203．．．第一晶圓
204．．．第二次組件
206．．．第二晶圓
210．．．第一層
210a．．．第一表面
212．．．第一基底層
220．．．第一接合層
220a．．．第一接合表面
230a．．．表面
240．．．第二接合層
240a．．．第二接合表面
260．．．第一層
270．．．第二基底層
400．．．組合前的結構
400A．．．接合的次組件/組合結構
402．．．第一次組件
404．．．第二次組件
410．．．第一PV結構
411．．．GaAs基板
412．．．第一太陽能電池
413．．．第一穿隧接面
414．．．n摻雜的窗口層
415．．．n摻雜的GaInP電池層
416．．．p摻雜的GaInP電池層
417．．．p摻雜的背表面場(BSF)層
418．．．p摻雜的穿隧接面層
419．．．n摻雜的穿隧接面層
420．．．第一接合層
430．．．第二PV結構
431．．．InP基板
432．．．第二太陽能電池
433．．．第二穿隧接面
434．．．n摻雜的窗口層
435．．．n摻雜的GaInAs電池層
436．．．p摻雜的GaInAs電池層
437．．．p摻雜的背表面場(BSF)層
438．．．p摻雜的穿隧接面層
439．．．n摻雜的穿隧接面層
440．．．第二接合層
450．．．接合層
500．．．組合前的結構
500A．．．接合的次組件/組合結構
502．．．第一次組件
504．．．第二次組件
510．．．第一PV結構
511．．．GaAs基板
512．．．第一太陽能電池
514．．．n摻雜的窗口層
515．．．n摻雜的GaInP電池層
516．．．p摻雜的GaInP電池層
517．．．p摻雜的背表面場(BSF)層
520．．．第一接合層
530．．．第二PV結構
531．．．InP基板
532．．．第二太陽能電池
533．．．第二穿隧接面
534．．．n摻雜的窗口層
535．．．n摻雜的GaInAs電池層
536．．．p摻雜的GaInAs電池層
537．．．p摻雜的背表面場(BSF)層
538．．．p摻雜的穿隧接面層
539．．．n摻雜的穿隧接面層
540．．．第二接合層
550．．．p-n或穿隧接面
圖1示範根據本揭示之組合前的結構具體態樣。
圖1A示範根據本揭示之組合前的另一結構具體態樣。
圖2示範圖1組合前的結構已組合。
圖2A示範圖1A組合前的結構已組合。
圖3是根據本揭示之結合晶圓的方法步驟流程圖。
圖4A示範根據本揭示之組合前的另一結構具體態樣。
圖4B示範根據本揭示之圖4A的結構已組合。
圖5A示範根據本揭示之組合前的另一結構具體態樣。
圖5B示範根據本揭示之圖5A的結構已組合。
圖6是根據本揭示之結合晶圓的方法步驟流程圖。
圖7A示範根據本揭示之組合結構的另一具體態樣。
圖7B示範根據本揭示之組合結構的另一具體態樣。
圖7C示範根據本揭示之組合結構的另一具體態樣。
圖7D示範根據本揭示之組合結構的另一具體態樣。
只要可能的話，全篇圖式將使用相同的參考數字來代表相同的部件。
400A．．．接合的次組件/組合結構
402．．．第一次組件
404．．．第二次組件
410．．．第一PV結構
411．．．GaAs基板
412．．．第一太陽能電池
413．．．第一穿隧接面
414．．．n摻雜的窗口層
415．．．n摻雜的GaInP電池層
416．．．p摻雜的GaInP電池層
417．．．p摻雜的背表面場(BSF)層
418．．．p摻雜的穿隧接面層
419．．．n摻雜的穿隧接面層
420．．．第一接合層
430．．．第二PV結構
431．．．InP基板
432．．．第二太陽能電池
433．．．第二穿隧接面
434．．．n摻雜的窗口層
435．．．n摻雜的GaInAs電池層
436．．．p摻雜的GaInAs電池層
437．．．p摻雜的背表面場(BSF)層
438．．．p摻雜的穿隧接面層
439．．．n摻雜的穿隧接面層
440．．．第二接合層
450．．．接合層

Claims (25)

  1. 一種組件，其包括：第一晶圓；於第一晶圓上的第一接合層；第二晶圓；以及於第二晶圓上的第二接合層；其中第一和第二接合層乃直接接合以形成接合層；且其中第一和第二接合層分別晶格匹配於第一和第二晶圓；其中第一接合層是(Al)(Ga)InP(As)(Sb)材料；且其中第二接合層是(Al)(Ga)InP(As)(Sb)材料。
  2. 如申請專利範圍第1項的組件，其中第一和第二接合層的摻雜物濃度等於或大於每立方公分約5×1018 個。
  3. 如申請專利範圍第1項的組件，其中摻雜物濃度等於或低於每立方公分約5×1018 個。
  4. 如申請專利範圍第1項的組件，其中第一和第二接合層是類似地摻雜的。
  5. 如申請專利範圍第1項的組件，其中第一和第二接合層是不類似地摻雜的。
  6. 如申請專利範圍第1項的組件，其中接合層是穿隧接面。
  7. 如申請專利範圍第1項的組件，其中第一和第二晶圓包括選自Si、Ge、基於GaAs的、基於InP的、基於GaP的、基於GaSb的、基於Ga(In)N的材料所構成之群組的一 或更多層。
  8. 如申請專利範圍第1項的組件，其中第一和/或第二晶圓包括一或更多個半導體層。
  9. 如申請專利範圍第1項的組件，其中第一和/或第二晶圓包括一或更多個半導體元件。
  10. 如申請專利範圍第9項的組件，其中一或更多個半導體元件是基於InP的元件。
  11. 如申請專利範圍第10項的組件，其中基於InP的元件是太陽能電池。
  12. 一種太陽能電池，其包括如申請專利範圍第1項的組件。
  13. 一種製作接合組件的方法，其包括：提供第一晶圓；於第一晶圓上形成第一接合層以形成第一次組件；提供第二晶圓；於第二晶圓上形成第二接合層以形成第二次組件；以及把第一接合層接合到第二接合層；其中第一和第二接合層分別晶格匹配於第一和第二晶圓；其中第一接合層是(Al)(Ga)InP(As)(Sb)材料；且其中第二接合層是(Al)(Ga)InP(As)(Sb)材料。
  14. 如申請專利範圍第13項的方法，其中第一和第二接合層在約300℃到約500℃之間的溫度下接合。
  15. 如申請專利範圍第13項的方法，其中第一和第二接合層在約400℃的溫度下接合。
  16. 如申請專利範圍第13項的方法，其中第一和第二接合層在每平方英吋約20磅和約50磅之間的壓力下接合。
  17. 如申請專利範圍第13項的方法，其中第一和第二接合層是(Al)(Ga)InP(As)(Sb)層，其摻雜物濃度等於或大於每立方公分約5×1018 個。
  18. 如申請專利範圍第13項的方法，其中第一和第二接合層的摻雜物濃度等於或低於每立方公分約5×1018 個。
  19. 如申請專利範圍第13項的方法，其中第一和第二接合層是類似地摻雜的。
  20. 如申請專利範圍第13項的方法，其中第一和第二接合層是不類似地摻雜的。
  21. 如申請專利範圍第13項的方法，其中第一和第二晶圓包括選自Si、Ge、基於GaAs的、基於InP的、基於GaP的、基於GaSb的、基於Ga(In)N的材料所構成之群組的一或更多層。
  22. 如申請專利範圍第13項的方法，其中第一和/或第二晶圓包括一或更多個半導體層。
  23. 如申請專利範圍第13項的方法，其中第一和/或第二晶圓包括一或更多個半導體元件。
  24. 如申請專利範圍第13項的方法，其中一或更多個半導體元件是基於InP的元件。
  25. 如申請專利範圍第13項的方法，其中接合組件是太 陽能電池。
TW100143231A 2010-12-03 2011-11-25 直接的晶圓接合 TWI450321B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/960,248 US8822817B2 (en) 2010-12-03 2010-12-03 Direct wafer bonding

Publications (2)

Publication Number Publication Date
TW201237937A TW201237937A (en) 2012-09-16
TWI450321B true TWI450321B (zh) 2014-08-21

Family

ID=44801148

Family Applications (3)

Application Number Title Priority Date Filing Date
TW106117407A TWI615887B (zh) 2010-12-03 2011-11-25 直接的晶圓接合
TW100143231A TWI450321B (zh) 2010-12-03 2011-11-25 直接的晶圓接合
TW103124897A TWI612560B (zh) 2010-12-03 2011-11-25 直接的晶圓接合

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW106117407A TWI615887B (zh) 2010-12-03 2011-11-25 直接的晶圓接合

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW103124897A TWI612560B (zh) 2010-12-03 2011-11-25 直接的晶圓接合

Country Status (8)

Country Link
US (2) US8822817B2 (zh)
EP (1) EP2647034B1 (zh)
JP (1) JP5905021B2 (zh)
KR (1) KR101719857B1 (zh)
CN (1) CN103262212B (zh)
CA (1) CA2813384C (zh)
TW (3) TWI615887B (zh)
WO (1) WO2012074596A1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130048064A1 (en) * 2011-08-29 2013-02-28 Alliance For Sustainable Energy, Llc Interconnections for Mechanically Stacked Multijunction Solar Cells
EP2645430A1 (en) * 2012-03-28 2013-10-02 Soitec Manufacture of multijunction solar cell devices
DE102013002298A1 (de) * 2013-02-08 2014-08-14 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Mehrfachsolarzelle, Verfahren zu deren Herstellung und Verwendung hiervon
JP6446782B2 (ja) * 2013-03-14 2019-01-09 株式会社リコー 化合物半導体太陽電池、及び、化合物半導体太陽電池の製造方法
EP2973745B1 (en) * 2013-03-14 2021-04-28 Ricoh Company, Ltd. Compound semiconductor photovoltaic cell and manufacturing method of the same
JP2015038952A (ja) * 2013-07-16 2015-02-26 株式会社リコー 化合物半導体太陽電池、及び、化合物半導体太陽電池の製造方法
JP6550691B2 (ja) 2013-07-30 2019-07-31 株式会社リコー 化合物半導体太陽電池
KR102175147B1 (ko) * 2013-12-27 2020-11-06 엘지전자 주식회사 태양 전지 및 이의 제조 방법
US9331227B2 (en) * 2014-01-10 2016-05-03 The Boeing Company Directly bonded, lattice-mismatched semiconductor device
EP3161877B1 (en) * 2014-06-26 2022-01-19 Soitec Semiconductor structures including bonding layers, multijunction photovoltaic cells and related methods
JP2016082041A (ja) 2014-10-15 2016-05-16 株式会社リコー 化合物半導体太陽電池、及び、化合物半導体太陽電池の製造方法
EP3012874B1 (de) * 2014-10-23 2023-12-20 AZUR SPACE Solar Power GmbH Stapelförmige integrierte Mehrfachsolarzelle
EP3018718B1 (de) * 2014-11-10 2025-12-31 AZUR SPACE Solar Power GmbH Solarzellenstapel
JP6317313B2 (ja) * 2015-12-02 2018-04-25 本田技研工業株式会社 金属部材およびｆｒｐ部材の接着構造体
FR3047351B1 (fr) * 2016-02-03 2023-07-14 Soitec Silicon On Insulator Substrat avance
FR3047350B1 (fr) * 2016-02-03 2018-03-09 Soitec Substrat avance a miroir integre
DE102016013541A1 (de) * 2016-11-14 2018-05-17 3 - 5 Power Electronics GmbH lll-V-Halbleiterdiode
TWI658919B (zh) 2018-03-22 2019-05-11 National Sun Yat-Sen University 材料的接合方法及分離方法
US10811382B1 (en) * 2019-05-07 2020-10-20 Nanya Technology Corporation Method of manufacturing semiconductor device
CN112038425B (zh) * 2019-06-03 2024-04-30 中国科学院苏州纳米技术与纳米仿生研究所 一种多结叠层激光光伏电池
CN112151635A (zh) * 2019-06-27 2020-12-29 张家港恩达通讯科技有限公司 一种三结太阳能电池及其制备方法
IL309370B2 (en) * 2021-06-16 2025-07-01 Conti Spe Llc Mechanically stacked solar transmissive cells or modules
US12094849B2 (en) * 2021-07-22 2024-09-17 Taiwan Semiconductor Manufacturing Company, Ltd. Atomic layer deposition bonding layer for joining two semiconductor devices
TWI870332B (zh) * 2024-08-26 2025-01-11 聯華電子股份有限公司 用以製造半導體接合結構的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060185582A1 (en) * 2005-02-18 2006-08-24 Atwater Harry A Jr High efficiency solar cells utilizing wafer bonding and layer transfer to integrate non-lattice matched materials
US20100116327A1 (en) * 2008-11-10 2010-05-13 Emcore Corporation Four junction inverted metamorphic multijunction solar cell

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2705283B2 (ja) * 1990-06-14 1998-01-28 日立電線株式会社 積層型太陽電池及びその製造方法
US5376580A (en) * 1993-03-19 1994-12-27 Hewlett-Packard Company Wafer bonding of light emitting diode layers
US6316332B1 (en) 1998-11-30 2001-11-13 Lo Yu-Hwa Method for joining wafers at a low temperature and low stress
US6333208B1 (en) 1999-07-13 2001-12-25 Li Chiung-Tung Robust manufacturing method for making a III-V compound semiconductor device by misaligned wafer bonding
US6340788B1 (en) 1999-12-02 2002-01-22 Hughes Electronics Corporation Multijunction photovoltaic cells and panels using a silicon or silicon-germanium active substrate cell for space and terrestrial applications
US6746777B1 (en) * 2000-05-31 2004-06-08 Applied Optoelectronics, Inc. Alternative substrates for epitaxial growth
US7122733B2 (en) 2002-09-06 2006-10-17 The Boeing Company Multi-junction photovoltaic cell having buffer layers for the growth of single crystal boron compounds
US20060240640A1 (en) 2002-10-18 2006-10-26 Vitali Nesterenko Isostatic pressure assisted wafer bonding method
US7812249B2 (en) 2003-04-14 2010-10-12 The Boeing Company Multijunction photovoltaic cell grown on high-miscut-angle substrate
FR2857983B1 (fr) 2003-07-24 2005-09-02 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
FR2860340B1 (fr) 2003-09-30 2006-01-27 Soitec Silicon On Insulator Collage indirect avec disparition de la couche de collage
JP2005136136A (ja) 2003-10-30 2005-05-26 Toshiba Corp 半導体装置の製造方法およびウエーハの製造方法
US20050161078A1 (en) 2004-01-27 2005-07-28 Daniel Aiken Solar cell mechanical interconnection using direct wafer bonding
WO2006015185A2 (en) 2004-07-30 2006-02-09 Aonex Technologies, Inc. GaInP/GaAs/Si TRIPLE JUNCTION SOLAR CELL ENABLED BY WAFER BONDING AND LAYER TRANSFER
US7217636B1 (en) 2005-02-09 2007-05-15 Translucent Inc. Semiconductor-on-insulator silicon wafer
US20090072243A1 (en) * 2005-04-18 2009-03-19 Kyoto University Compound semiconductor device and method for fabricating compound semiconductor
US11211510B2 (en) 2005-12-13 2021-12-28 The Boeing Company Multijunction solar cell with bonded transparent conductive interlayer
JP2008004900A (ja) * 2006-06-26 2008-01-10 Sumco Corp 貼り合わせウェーハの製造方法
FR2903808B1 (fr) 2006-07-11 2008-11-28 Soitec Silicon On Insulator Procede de collage direct de deux substrats utilises en electronique, optique ou opto-electronique
US20090188561A1 (en) * 2008-01-25 2009-07-30 Emcore Corporation High concentration terrestrial solar array with III-V compound semiconductor cell
US8299351B2 (en) * 2009-02-24 2012-10-30 Hong Kong Applied Science And Technology Research Institute Co., Ltd. Epitaxial growth of III-V compounds on (111) silicon for solar cells

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060185582A1 (en) * 2005-02-18 2006-08-24 Atwater Harry A Jr High efficiency solar cells utilizing wafer bonding and layer transfer to integrate non-lattice matched materials
US20100116327A1 (en) * 2008-11-10 2010-05-13 Emcore Corporation Four junction inverted metamorphic multijunction solar cell

Also Published As

Publication number Publication date
CA2813384C (en) 2016-08-30
CN103262212A (zh) 2013-08-21
TW201237937A (en) 2012-09-16
JP2014504002A (ja) 2014-02-13
TW201442068A (zh) 2014-11-01
TW201732888A (zh) 2017-09-16
US20140352787A1 (en) 2014-12-04
KR101719857B1 (ko) 2017-03-24
KR20130136980A (ko) 2013-12-13
EP2647034A1 (en) 2013-10-09
CA2813384A1 (en) 2012-06-07
TWI612560B (zh) 2018-01-21
JP5905021B2 (ja) 2016-04-20
WO2012074596A1 (en) 2012-06-07
US8822817B2 (en) 2014-09-02
CN103262212B (zh) 2017-03-15
EP2647034B1 (en) 2022-08-03
TWI615887B (zh) 2018-02-21
US20120138116A1 (en) 2012-06-07
US9564548B2 (en) 2017-02-07

Similar Documents

Publication Publication Date Title
TWI450321B (zh) 直接的晶圓接合
Zahler et al. Wafer bonding and layer transfer processes for 4-junction high efficiency solar cells
Vaisman et al. 15.3%-efficient GaAsP solar cells on GaP/Si templates
KR101719620B1 (ko) 다중접합 태양 전지 소자들의 제조
US10686090B2 (en) Wafer bonded solar cells and fabrication methods
US20140137930A1 (en) Multijunction solar cells
JP2010118667A (ja) ２つの変性層を備えた４接合型反転変性多接合太陽電池
US20190378948A1 (en) Multijunction solar cell with rear-side germanium subcell and the use thereof
KR101700728B1 (ko) 다중접합 태양 전지 소자들의 제조
JP6536220B2 (ja) 化合物半導体太陽電池及びその製造方法
KR101700724B1 (ko) 다중접합 태양 전지 소자들의 제조
CN104779211A (zh) 直接键合的晶格失配的半导体器件
US20240038911A1 (en) Flip-chip solar cell
Lin et al. Fabrication of two-terminal metal-interconnected multijunction III–V solar cells
US9418844B1 (en) Selenium interlayer for high-efficiency multijunction solar cell
CN104247048B (zh) 多结太阳能电池装置的制造
Landis Selenium interlayer for high-efficiency multijunction solar cell
Tauke-Pedretti et al. Hybrid Integration of III–V Solar Microcells for High-Efficiency Concentrated Photovoltaic Modules
Gai Multilayer Grown Ultrathin Nanostructured GaAs Solar Cells towards High-Efficiency, Cost-Competitive III-V Photovoltaics