TWI444115B

TWI444115B - 印刷電路板和晶片系統

Info

Publication number: TWI444115B
Application number: TW101140932A
Authority: TW
Inventors: Tzu Hung Wang; Chia Hao Yang
Original assignee: Mediatek Inc
Priority date: 2012-03-12
Filing date: 2012-11-05
Publication date: 2014-07-01
Also published as: CN103313507B; TW201338651A; CN103313507A

Description

印刷電路板和晶片系統

本發明係有關於晶片系統，特別係有關於晶片系統的走線(trace)架構。

在現今的晶片系統技術中，由於需要高扇出、高走線密度和小底面積(footprint)的能力，多層印刷電路板(Printed Circuit Board,PCB)被廣泛的應用。一般而言，在小封裝晶片上，像是可攜式裝置使用的處理器單元，引腳數目要盡可能的少，以節省底面積。然而，引腳數量較少的晶片，可能會導致一些系統上實施的問題，特別發生在晶片被搭載(mount)在較少層數的印刷電路板上。例如，由於緊密的佈線和較少的接地引腳，所以有較長的電流回流路徑，進而導致較強的輻射電磁干擾、較長的訊號途徑和較差的訊號完整性。除此之外，走線設計(trace layout)通常在有著較少的引腳數量、較少層數和較小的積體電路球間距(ball pitch)的印刷電路板上進行繞線(routing)會變得更加複雜。

第1A圖是一個傳統的球柵陣列(Ball Grid Array,BGA)晶片系統的上視圖。第1B圖是第1A圖所示傳統BGA晶片系統沿著AA’方向之剖面圖。如第1A圖所示，在一個雙層PCB 200上，形成接合墊(210)和接地墊30之陣列，晶片100被設置在該雙層PCB 200上。晶片100包括複數個引腳10(部分顯示在第1B圖上)，晶片上的引腳10電性耦合到該等接合墊210和該等接地墊30。複數第一層走線 (trace)215的圖案形成在該雙層PCB 200中的第一層。複數第二層走線225(用虛線表示)的圖案形成在該雙層PCB 200中的第二層。複數孔洞(via)220形成在該雙層PCB 200的第一層與第二層中間，部分顯示在第1A圖和第1B圖。在陣列邊緣的部分接合墊210，分別與該等第一層走線215連接。部分接合墊210和位於該陣列中央的該等接地墊30，則是透過該等孔洞220和該等第二層走線225其中之一而構成電性連接。參照第1A圖和第1B圖，從該等接合墊210其中之一到該等接地墊30的電流回流路徑，會典型的穿過部分孔洞220和該第二層走線225。有著具有兩層繞線的長距離的電流回流路徑會加重輻射電磁干擾。因此，有需要提供一個改善電性路徑給晶片系統來緩和輻射電磁干擾的問題，並且增加該晶片系統的訊號、電源或接地走線之繞線靈活度。

有鑑於此，本發明提供一種印刷電路板和晶片系統以解決上述問題。

本發明揭露一種用以搭載晶片的印刷電路板，包括：複數個安裝在該印刷電路板和電性連接到該晶片之複數引腳的接合墊，其中該晶片中的該等引腳包括複數未使用引腳和功能性引腳；以及，一條設置在該印刷電路板上的走線，該走線通過一部分連接到該等未使用引腳的接合墊，並且形成一個導通路徑。

本發明更揭露一個晶片系統，包括一個晶片，該晶片包括了複數個搭載在晶片上的引腳，晶片的該等引腳包括了未使用引腳和有功能性的引腳。該等未使用過的引腳不是與該晶片上功能性電路隔絕，就是電性連接到該晶片上的至少一未使能電路。提供了一個搭載該晶片的印刷電路板，包括複數個被設置在該印刷電路板，且被電性連接到相對應的未使用引腳的接合墊。被設置在印刷電路板上的走線，通過該等接合墊的一部分以形成一導通路徑。

利用本發明提供的印刷電路板和晶片系統，可有效緩和晶片系統的電磁輻射干擾，並改善訊號品質。

以下將詳細討論本發明各種實施例之製造及使用方法。然而值得注意的是，本發明所提供之許多可行的發明概念可實施在各種特定範圍中。這些特定實施例僅用於舉例說明本發明之製造及使用方法，但非用於限定本發明之範圍。

第2A圖是本發明晶片系統一實施例之上視圖。第2B圖所示為第2A圖中之晶片系統沿著BB’方向的剖面圖。該晶片系統包括一晶片100，其中複數引腳搭載在晶片100的底部表面上。該等引腳包括功能性引腳10和未使用引腳20(部份顯示在第2B圖)，其中該等功能性引腳10電性連接到晶片100的功能性電路。每一個該等功能性引腳10都能夠作為該功能性電路之一接地節點、一訊號輸入/輸出端或一電源輸入端。該等未使用引腳20不是與該晶片100上的任何功能性電路電性隔絕，就是電性連接到該晶片100 的一未使能電路。為了圖式清楚起見，該等引腳未顯示在第2A圖以及部份顯示在第2B圖。

該晶片系統更包括一PCB 200，其中複數接合墊被設置在該PCB 200的一部分上以搭載該晶片100。該等接合墊包括複數接地墊30(其中包括一接地墊30a)，複數未使用接合墊40，以及複數功能性接合墊50(其中包括一功能性接合墊50a)。每一個接合墊都個別地電性連接到該晶片100上一對應引腳，其中該等接地墊30透過對應之複數功能性引腳10來電性連接到該晶片100上的接地節點。該等未使用接合墊40電性連接到該等未使用引腳20。該等功能性接合墊50電性連接到該等功能性引腳10。在這實施例中，該功能性接合墊50a做為該晶片100的一接地節點。一走線240被設置在該PCB 200上，其中該走線240穿過一部分未使用接合墊40來形成該接地墊30a和該功能性接合墊50a之間的一導通路徑。在一較佳的實施例中，該等未使用接合墊40以及對應的該等未使用引腳20被用來形成在該接地墊30a和該功能性接合墊50a之間一較短的導通路徑。該走線240可以是直線或是有拐角的。該走線240的寬度可大於或等於該等接合墊的直徑以提供低阻抗，但並非限定於此。在本實施例中，該走線240是從該功能性接合墊50a到該接地墊30a的一電流回流路徑，如第2B圖所示。在第2A圖和第2B圖中，該走線240有著一縮短的長度並且沒有穿過該PCB200中的第二層，明顯的減少了對該晶片系統的輻射電磁干擾。

第3A圖所示為本發明晶片系統中的另一實施例之上視圖。第3B圖所示為第3A圖中之晶片系統沿著CC’方向的剖面圖。該晶片系統包括一晶片100，其中複數引腳搭載在該晶片100的底面上。該等引腳包括功能性引腳10和未使用引腳20(部份顯示在第3B圖)，與第2A圖和第2B圖的實施例相似。

第3A圖和第3B圖的該晶片系統也包括一PCB 200，其中複數接合墊被設置在該PCB 200上的一部分來搭載晶片100。該等接合墊包括複數接地墊30(其中包括一接地墊30a)，複數未使用接合墊40，以及複數功能性接合墊50，與第2A圖及第2B圖的實施例相似。第3A圖和第3B圖中的該晶片系統更包括設置在該PCB 200上的一外部電路250。在一些實施例中，該外部電路250可以是記憶裝置，一圖片處理單元，一電源供應電路，或是其他搭載在該PCB 200上的電子元件。一走線240被設置在該PCB 200上，其中該走線240通過一部分未使用接合墊40來形成介於該接地墊30a和該外部電路250之間的一接地連接，如第3B圖所示。

在一較佳的實施例中，安排該等未使用接合墊40和該等對應未使用引腳20來形成在該接地墊30a和該外部電路250間一較短導通路徑。該走線240可以是直線或是有拐角的。該走線240的寬度可大於或等於該等接合墊的直徑以提供較低阻抗，但並非限定於此。在第3A圖和第3B圖的實施例中，該走線240具有一較短的長度並且沒有穿過該PCB 200中的第二層，為該晶片100和該外部電路250之間的回流電流提供一接地路徑，來改善電磁輻射干擾。

第4A圖所示為本發明晶片系統中的另一實施例之上視圖。第4B圖所示為第4A圖中的晶片系統沿著DD’方向的剖面圖。該晶片系統包括一晶片100，其中複數引腳搭載在該晶片100的底面上。該等引腳包括功能性引腳10和未使用引腳20(部份顯示在第4B圖)，與第2A圖和第2B圖的實施例相似。

在第4A圖和第4B圖的該晶片系統也包括一PCB 200，其中複數接合墊被設置在該PCB 200的一部分上來搭載晶片100。該等接合墊包括複數接地墊30，複數未使用接合墊40，以及複數功能性接合墊50(其中包括功能性接合墊50a和50b)，與第2A圖及第2B圖的實施例相似。一走線240被設置在該PCB 200上，其中該走線240通過一部分該等未使用接合墊40來形成介於該功能性接合墊50a和50b之間的一導通路徑，如第4B圖所示。在一較佳的實施例中，安排該等未使用接合墊40和該等對應未使用引腳20在該等功能性接合墊50a和50b之間形成一較短導通路徑。該走線240可以是直線或是有拐角的。該走線240的寬度可大於或等於該等接合墊的直徑以提供低阻抗，但並非限定於此。在第4A圖和第4B圖的實施例中，走線240具有一較短的長度並且沒有穿過該PCB 200中的第二層，減少了電磁輻射干擾和改善了晶片系統的訊號品質。

第5A圖所示為本發明晶片系統中的另一實施例之上視圖。第5B圖所示為第5A圖中的晶片系統沿著EE’方向的剖面圖。該晶片系統包括一晶片100，其中複數引腳搭載在該晶片100的底面上。該等引腳包括功能性引腳10和未使用引腳20(部份顯示在第5B圖)，與第2A圖和第2B圖的實施例相似。

第5A圖和第5B圖的該晶片系統也包括一PCB 200，其中複數接合墊被設置在該PCB 200的一部分上來搭載晶片100。該等接合墊包括複數未使用接合墊40，以及複數功能性接合墊50(其中包括一功能性接合墊50a)，與第2A圖及第2B圖的實施例相似。第5A圖和第5B圖中的該晶片系統更包括設置在該PCB 200上的一外部電路250。在一些實施例中，該外部電路250可以是記憶裝置，一圖片處理單元，一電源供應電路，或其他搭載在該PCB 200上的電子元件。一走線240被設置在該PCB 200上，其中該走線240通過一部分未使用接合墊40來形成介於該功能性接合墊50a和該外部電路250之間的一導通路徑，如第5B圖。在一較佳的實施例中，安排該等未使用接合墊40和對應的未使用引腳20來形成介於該功能性接合墊50a和該外部電路250之間一較短導通路徑。該走線240可以是直線或是有拐角的。該走線240的寬度可大於或等於該等接合墊的直徑以提供一個低阻抗，但並非限定此。在第5A圖和第5B圖的實施例中，該走線240具有一較短的長度並且沒有穿過該PCB 200中的第二層，因此提供在該晶片100和該外部電路250間較佳的訊號品質。

在晶片系統的設計中，一晶片能夠被應用在不同的晶片系統。為了提供印刷電路板佈局設計的彈性度，本發明進而揭露出一晶片，其中該晶片的該等引腳具有在一未使用狀態和一功能性狀態間交換的能力。第6圖是一晶片系統的實施例，包括有著(狀態)可交換引腳P1和P2的一晶片100，透過接合墊R1和R2電性連接到PCB 200。該晶片100包括一電源供應器105，一啟動電路110，一已使能電路120，一未使能電路130，及一具有複數多工器(在實施例為140-1及140-2)之多工器電路140，其中該多工器140-1及140-2的輸入端I₁ 電性連接到該已使能電路120的一輸入/輸出端N1；該多工器140-1及140-2的輸入端I₂ 電性連接到該未使能電路130的一輸入/輸出端N2。該多工器140-1的一輸出端O1電性連接到該晶片100的一引腳P1；該多工器140-2的一輸出端O2電性連接到該晶片100的一引腳P2。當該電源供應器105提供電力到該晶片100，啟動電路110首先具備功能性並啟動該已使能電路120，同時該未使能電路130則未被啟動。該多工器電路140更根據對應控制訊號(在實施例中的S1及S2)，在該已使能電路120及該未使能電路130的該輸入/輸出端N1及N2及該等引腳P1及P2之間建立實際的連接。如第6圖實施例所示，該已使能電路120的該輸入/輸出端N1連接到該多工器140-1的該輸入端I₁ 及該多工器140-2的該輸入端I₁ 。透過傳送該控制訊號S1到該多工器140-1來選擇該輸入端I₁ ，該多工器140-1從而建立在該多工器140-1的該輸出端O1及該已使能電路120的該輸入/輸出端N1間的一電性連接。以那方式，該已使能電路120的該輸入/輸出端N1被指定到該引腳P1。該引腳P1可從而被設定為一功能性引腳。除此之外，該未使能電路130的該輸入/輸出端N2連接到該多工器140-1的該輸入端I₂ 及該多工器140-2的該輸入端I₂ 。透過傳送該控制訊號S2到該多工器140-2來選擇該輸入端I₂ ，該多工器140-2從而建立在該多工器140-2的該輸出端O2及該未使能電路130的該輸入/輸出端N2間的一電性連接。那樣，該未使能電路130的該輸入/輸出端N2被指定到該引腳P2。該引腳P2從而被設定為一未使用引腳。該等引腳P1及P2能夠根據控制訊號S1及S2來決定該等引腳P1及P2是未使用或有功能性，從而准許通過該對應接合墊R1或R2的一走線來形成一導通路徑而不影響到該晶片100的操作。在一些其他的實施例中，根據單獨的控制訊號，該晶片100的一電路輸入/輸出端可經由單獨的多工器被指定給多個引腳其中之一。在一些其他實施例中，該晶片100的該等多工器可具有N個輸入端，以准許N個電路輸入/輸出端其中之一能被指定到一各自的引腳，其中N是一正整數。

本發明揭露一種具有新穎走線設計結構的晶片系統。該等走線設計結構不僅有效緩和晶片系統的電磁輻射干擾，也改善了訊號品質。該發明更揭露一種能定義引腳成為未使用或功能性引腳的晶片，其中也提供了該印刷電路板布局和該對應晶片系統的設計靈活性。

本發明雖以較佳實施例揭露如上，然其並非用以限定本發明的範圍，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

10(10a)‧‧‧功能性引腳

20‧‧‧未使用引腳

30(30a，50a，50b)‧‧‧接地墊

40‧‧‧未使用接合墊

50‧‧‧功能性接合墊

100‧‧‧晶片

105‧‧‧電源供應器

110‧‧‧啟動電路

120‧‧‧已使能電路

130‧‧‧未使能電路

140‧‧‧多工器電路

140-1、140-2‧‧‧多工器

200‧‧‧印刷電路板

210‧‧‧接合墊

215‧‧‧走線

220‧‧‧孔洞

225‧‧‧走線

240‧‧‧走線

250‧‧‧外部電路

N1~N2‧‧‧輸入/輸出端

I₁ 、I₂ ‧‧‧輸入端

O1、O2‧‧‧輸出端

S1、S2‧‧‧控制訊號

P1、P2‧‧‧引腳

R1、R2‧‧‧接合墊

第1A圖所示為傳統球柵陣列晶片系統之上視圖；第1B圖所示為第1A圖之傳統球柵陣列晶片系統，沿著AA’方向的剖面圖；第2A圖所示為本發明晶片系統一實施例之上視圖第2B圖所示為第2A圖之晶片系統，沿著BB’方向的剖面圖；第3A圖所示為本發明晶片系統的另一實施例之上視圖；第3B圖所示為第3A圖之晶片系統，沿著CC’方向的剖面圖；第4A圖所示為本發明晶片系統的另一實施例之上視圖；第4B圖所示為第4A圖中之晶片系統，沿著DD’方向的剖面圖；第5A圖所示為本發明晶片系統的另一實施例之上視圖；第5B圖所示為第5A圖中之晶片系統，沿著EE’方向的剖面圖；第6圖所示為具有引腳分配能力之晶片系統的一實施例。

100‧‧‧晶片

200‧‧‧印刷電路板

30(30a)‧‧‧接地墊

40‧‧‧未使用接合墊

50(50a)‧‧‧功能性接合墊

240‧‧‧走線

Claims

一種印刷電路板，用以搭載一晶片，包括：複數接合墊，設置在該印刷電路板上，該等接合墊電性連接到該晶片的複數引腳，其中該等引腳包括複數未使用引腳和複數功能性引腳；以及一走線，設置在該印刷電路板上，其中該走線通過一部分連接到該等未使用引腳的該等接合墊來形成一導通路徑。
如申請專利範圍第1項所述之印刷電路板，其中該等未使用引腳耦合到該晶片上的至少一未使能電路。
如申請專利範圍第1項所述之印刷電路板，其中該等未使用引腳與該晶片上的複數功能性電路電性隔絕。
如申請專利範圍第1項所述之印刷電路板，其中該晶片更包括了一多工器電路，其中該多工器電路的一輸出端電性連接到一對應引腳，以及該多工器電路根據一控制訊號來定義該對應引腳為未使用引腳或功能性引腳。
如申請專利範圍第4項所述之印刷電路板，其中該多工器電路根據該控制訊號，藉由電性隔絕該對應引腳與該晶片或是電性連接該對應引腳至該晶片上的至少一未使能電路，以定義該對應引腳是未使用引腳。
如申請專利範圍第1項所述之印刷電路板，其中該走線的寬度可大於或等於該等接合墊的直徑。
如申請專利範圍第1項所述之印刷電路板，其中該走線電性連接到該晶片中的一接地引腳、一訊號輸入/輸出引腳以及一電源輸入引腳其中之一。
如申請專利範圍第1項所述之印刷電路板，其中該走線電性連接到一外部電路中的一接地節點、一輸入/輸出節點以及一電源節點其中之一。
一種晶片系統，包括：一晶片，包括複數引腳，其中該等引腳包括複數未使用引腳和複數功能性引腳，且該等未使用引腳與該晶片上之複數功能性電路電性隔絕或電性連接到該晶片上的至少一未使能電路；以及一印刷電路板，用以搭載該晶片，包括：複數接合墊，設置在該印刷電路板上，該等接合墊電性連接到對應的該等未使用引腳；以及一走線，設置在該印刷電路板上，通過該等接合墊的一部分以形成一導通路徑。
如申請專利範圍第9項所述之晶片系統，其中該晶片更包括一多工器電路，其中該多工器電路的一輸出端連接到一對應引腳，且該多工器電路根據一控制訊號定義該對應引腳為未使用引腳或功能性引腳。
如申請專利範圍第10項所述之晶片系統，其中該多工器電路根據該控制訊號，藉由電性隔絕該對應引腳與該晶片或是電性連接該對應引腳至該晶片的至少一未使能電路，以定義該對應引腳是未使用引腳。
如申請專利範圍第9項所述之晶片系統，其中該走線的寬度可大於或等於該等接合墊的直徑。
如申請專利範圍第9項所述之晶片系統，其中該走線電性連接到該晶片中的一接地引腳、一訊號輸入/輸出引腳以及一電源輸入引腳其中之一。
如申請專利範圍第9項所述之晶片系統，其中該走線電性連接到一外部電路中的一接地節點、一輸入/輸出節點以及一電源節點其中之一。