[go: up one dir, main page]

CN107426916B - Pcb的结构及设计方法 - Google Patents

Pcb的结构及设计方法 Download PDF

Info

Publication number
CN107426916B
CN107426916B CN201710845597.3A CN201710845597A CN107426916B CN 107426916 B CN107426916 B CN 107426916B CN 201710845597 A CN201710845597 A CN 201710845597A CN 107426916 B CN107426916 B CN 107426916B
Authority
CN
China
Prior art keywords
pin
chip
copper wire
network
predetermined level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710845597.3A
Other languages
English (en)
Other versions
CN107426916A (zh
Inventor
刘旭光
张楠赓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canaan Creative Co Ltd
Original Assignee
Canaan Creative Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canaan Creative Co Ltd filed Critical Canaan Creative Co Ltd
Priority to CN201710845597.3A priority Critical patent/CN107426916B/zh
Publication of CN107426916A publication Critical patent/CN107426916A/zh
Priority to US16/647,829 priority patent/US10834816B2/en
Priority to PCT/CN2018/083925 priority patent/WO2019056749A1/zh
Application granted granted Critical
Publication of CN107426916B publication Critical patent/CN107426916B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0002—Apparatus or processes for manufacturing printed circuits for manufacturing artworks for printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Structure Of Printed Boards (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本公开提供了一种PCB的结构，包括：已用管脚，用于实现电路设计所需的功能，从而根据需要配置成不同模式；未用管脚，为在实现电路功能过程中没有用到的管脚；铜线通道，设置于芯片所在层，用于将芯片内部管脚引出，从而连接预定电平网络，其中，铜线通道覆盖已用管脚中芯片内部管脚，以及在预定电平网络铜线通道规划路径上的未用管脚。采用本公开优化的PCB设计方法配置I/O，能降低PCB层数，并增强载流能力。

Description

PCB的结构及设计方法
技术领域
本公开涉及电子电气应用领域，尤其涉及一种PCB的结构及设计方法。
背景技术
现今阶段，电子设备里普遍用到可编程的逻辑器件，比如单片机，DSP、FPGA、CPLD，其I/O管脚可以根据需要配置成不同模式，比如下拉，下拉等等，而有些设备外接设备较少，很多I/O管脚并没有用到，由于这类芯片大多是GBA封装(球栅阵列封装)，引脚分布很密(SOP、QFN、PLCC同样适用)，需要多个线路层将所需的网络和电源、地引出，但是由于所用I/O管脚不多，所以每个电路层利用率不高，那么从PCB角度来看，这样的PCB是设计不合理的。
图1为可编程的逻辑器件芯片的管脚结构示意图，如图1所示，芯片外围的管脚，可以用芯片所在层的铜线引出，但是图1中其余内部管脚由于外围管脚引出已占用了铜线通道，故无法用芯片所在层的铜线引出，需要打孔将无法用芯片所在层的铜线引出的管脚连接内部铜线层引出，这样铜线层数便会增多。图2所示是现有的PCB设计，如图2所示，可见PCB芯片所在层具有大面积铜线通道，但并没有有效地将该铜线通道网络引出，因为铜线通道需要避让非铜线通道网络的管脚，这导致铜线通道的有效通道并不宽，导致载流能力差，无法满足芯片功耗需求，所以还需要将该网络通过过孔连接内部铜线通道，将此网络引出，因此必须增加PCB层数。
公开内容
(一)要解决的技术问题
本公开提供了一种PCB的结构及设计方法，以至少部分解决以上所提出的技术问题。
(二)技术方案
根据本公开的一个方面，提供了一种PCB的结构，包括：未用管脚；已用管脚，包括：芯片外围管脚，所述芯片外围管脚可直接用芯片所在层的铜线引出，芯片内部管脚，所述芯片内部管脚需要通过铜线通道引出；铜线通道，设置于芯片所在层，用于将芯片内部管脚引出，从而连接预定电平网络，其中，铜线通道覆盖已用管脚中芯片内部管脚，以及在预定电平网络铜线通道规划路径上的未用管脚；其中，所述已用管脚为用于实现电路设计所需的功能而配置成不同模式的管脚，所述未用管脚为在实现电路设计所需的功能中未用到的管脚。
在本公开一些实施例中，所述铜线通道规划路径上的未用管脚与预定电平网络的连接不影响芯片/器件的功能/电气特性。
在本公开一些实施例中，所述的预定电平网络为电平固定不变的网络。
在本公开一些实施例中，所述的预定电平网络为电源或地网络。
在本公开一些实施例中，所述规划路径上的未用管脚为可编程的，其连接的预定电平网络的电压不能超过未用管脚设定的电压。
根据本公开的另一个方面，提供了一种PCB的设计方法，包括：根据已用管脚配置的需要规划好预定电平网络引出方向；根据芯片的功能和要求，确定未使用管脚的配置或映射；将铜线通道规划路径上的未用管脚根据电源或地的分布，连接到预定电平网络，从而配置成其相应的预定电平。
在本公开一些实施例中，所述规划路径上的未用管脚为可编程的，其连接的预定电平网络的电压不能超过未用管脚设定的电压，并且其连接的网络的改变不会改变芯片/器件的功能/电气特性。
在本公开一些实施例中，所述预定电平网络的电平是固定不变的。
在本公开一些实施例中，所述预定电平网络为电源或地网络。
在本公开一些实施例中，确定未使用管脚的配置或映射时，还包括：将芯片所在层的铜线无法引出的已用芯片内部管脚的功能映射到芯片所在层的铜线通道引出的芯片外围管脚上。
(三)有益效果
从上述技术方案可以看出，本公开PCB的结构及设计方法至少具有以下有益效果其中之一：
(1)通过芯片所在层的铜线通道将芯片已用管脚按需要连接电源或地，而无需避让非同网络的管脚，因此可以有效的用芯片所在层的铜线通道引出电源或地，而不用打孔连接内部铜线层，从而减少了PCB层数，进而降低了产品成本和生产周期；
(2)通过将未用I/O管脚配置成电源或地网络，增加了铜线通道宽度，且PCB上的I/O是要涂锡膏焊接芯片的，所以该通道实际更大，并且由于锡膏、芯片本身的管脚也将参与载流，因此不仅铜线通道宽度变大了，而且还变厚了，其载流能力远超过打孔连接内层铜线层的载流能力。
附图说明
图1为可编程的逻辑器件芯片的管脚结构示意图。
图2为现有的PCB设计示意图。
图3为本公开实施例优化的PCB管脚引出的结构示意图。
图4为本公开实施例优化的PCB设计的方法流程图。
图5A-5B为本公开实施例图3对应的优化的PCB设计的走线能力通流能力分析结果。
图6为图2对应的现有PCB设计走线能力通流能力分析结果。
具体实施方式
本公开提供了一种PCB的结构及设计方法，借用可编程器件没有用到的I/O引脚，降低PCB板层数，从而降低产品的价格和缩短生产周期。
需要事先阐明的是，此处的PCB管脚引出结构，并非仅针对可编程器件的I/O，对于改变未用管脚的网络而不会改变芯片或者器件的功能或者电气特性的管脚都可以通过本公开的引出结构及方法增加有效的铜线通道。此外，由于可编程器件的I/O可以根据需要进行配置、映射，而不同芯片有不同要求，具体哪些I/O有哪些配置或映射，需要看相应的器件手册。
为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开进一步详细说明。
本公开某些实施例于后方将参照所附附图做更全面性地描述，其中一些但并非全部的实施例将被示出。实际上，本公开的各种实施例可以许多不同形式实现，而不应被解释为限于此数所阐述的实施例；相对地，提供这些实施例使得本公开满足适用的法律要求。
在本公开的第一个示例性实施例中，提供了一种优化PCB设计的结构。图3为本公开第一实施例优化的PCB管脚引出的结构示意图。如图3所示，斜线部分为铜线通道，用于引出电源网络。本公开优化的PCB管脚引出的结构包括：已用管脚、未用管脚及铜线通道。
以下分别对本实施例优化PCB设计的管脚引出结构的各个组成部分进行详细描述。
已用管脚用于实现电路设计所需的功能，从而根据需要配置成不同模式；已用管脚包括芯片外围管脚及芯片内部管脚，其中，芯片外围管脚可直接用芯片所在层的铜线引出，芯片内部管脚需要通过铜线通道引出；
未用管脚为在实现电路功能过程中无需用到的管脚；
铜线通道设置于芯片所在层，用于将芯片内部管脚引出，从而连接所述的预定电平网络，其中，铜线通道覆盖已用管脚中芯片内部管脚，以及在预定电平网络铜线通道规划路径上的未用管脚。其中，所述规划路径上的未用管脚所连接的预定电平网络的改变不会改变芯片/器件的功能/电气特性。
特别地，所述预定电平网络的电平是固定的。倘若用此方法引出数字信号，则没有用到的I/O的电平和该数字信号一样是高低电平互替的，这样当导致该芯片功耗变大，因此没有用到的I/O电平优选是固定不能变的。优选地，所述预定电平网络为电源或地网络。
对于可以被铜线通道覆盖的规划路径上的未用管脚，要求是可编程的，对于一般的可编程的器件的IO管脚来说，一般都是可编程的。通过铜线通道将没有用到的I/O引脚，配置成相应的电源便可以用芯片所在层的铜线有效地引出芯片的电源或者地。其中，可编程芯片的有些I/O管脚的高电平是固定的，有的和I/O的电源管脚的电平关联，未用管脚所连接的电源电压不能超过未用管脚设定的电压，由于不同的簇中有数量不定的I/O，不同的簇的I/O电压会有不同的设定，例如3.3V，1.8V等，例如比如某I/O脚属于1.8V这个簇，但是需要引出的是3.3V的电源，这个管脚会因为超过1.8V而被烧毁，因此此时需避让该管脚。
当然，上述硬件结构还可以包含其他功能模块，例如其他铜线通道层，这些是本领域内的一般技术人员可以理解的，本领域内一般技术人员也可以根据功能的需要，添加相应的功能模块，在此不作赘述。
本公开针对可编程器件的I/O管脚使用不多，但每个电路层利用率不高的PCB设计问题，通过优化PCB设计使层数降低，提高了电路层的利用率，从而降低产品成本，缩短生产周期，并且优化了可编程器件所在区域的PCB设计。
至此，本公开第一实施例优化的PCB的结构介绍完毕。
在本公开的第二个示例性实施例中，提供了一种优化PCB设计的方法，图4为本公开实施例优化PCB设计的方法流程图。如图4所示，优化的PCB设计的方法包括：
步骤A，根据已用管脚配置的需要规划好预定电平网络引出方向；
步骤B，根据芯片的功能和要求，确定未使用管脚有哪些配置或映射；
所述步骤B中，可以将芯片所在层的铜线无法引出的已用管脚映射到已用芯片所在层的铜线通道引出的管脚上(假设需要引出的管脚可以映射到已引出的管脚上)，即将无法引出的管脚功能映射到可以引出的管脚上，这样就可以通过芯片所在层的铜线通道引出，而无需打孔用内层的铜线层引出该管脚，这样便进一步省去内部铜线层。
步骤C，将铜线通道规划路径上的未用管脚根据预定电平网络的分布，连接到预定电平网络，从而配置成其相应的预定电平，所述规划路径上的未用管脚为能够配置的，其连接的网络的改变不会改变芯片/器件的功能/电气特性。
本公开优化的PCB管脚引出设计的方法适用于引出固定电平网络，优选地，所述预定电平网络为电源或地网络，倘若用此方法引出数字信号，则没有用到的I/O的电平和该数字信号一样是高低电平互替的，这样当导致该芯片功耗变大，因此没有用到的I/O电平优选是固定不能变的。
需要注意的是：
1、在铜线通道规划路径上的未用管脚是否可配置成电源或地网络，如果配置成电源或地网络影响了变芯片/器件的功能/电气特性，则芯片所在层的铜线通道需要避让，无法或无法有效的引出该电源或地网络。
2、对于可以被铜线通道覆盖的未用管脚，要求是可编程的IO管脚，可以按照用户的需求进行定义。但需要注意管脚电平与电源网络的差异，未用管脚所连接的电源电压不能超过未用管脚设定的电压，由于不同的簇中有数量不定的I/O，不同的簇的I/O电压会有不同的设定，例如3.3V，1.8V等，例如比如某I/O脚属于1.8V这个簇，但是需要引出的是3.3V的电源，这个管脚会因为超过1.8V而被烧毁，因此此时需避让该管脚。
通过芯片所在层的铜线通道将芯片已用管脚按需要连接电源或地，而无需避让非同网络的管脚，因此可以有效的用芯片所在层的铜线通道引出电源或地，而不用打孔连接内部铜线层，从而减少了PCB层数，进而降低了产品成本和生产周期，上述方法只能用于可编程芯片且有大量没有用到的I/O，或者没有用到的I/O在电源或地规划引出的通道上，并且可编程芯片的电源或地用芯片所在层铜线通道有效引出的情况下。其不局限于封装类型，只要电源或地的引出铜线通道被没有用到的I/O挡住或挡断，均可以将这些没有用到的I/O配置成该电源或地网络，那铜线通道便可引出该电源或地网络。
当未用到的I/O挡住了需要引出电源或地的铜线通道，但铜线通道还是可以引出的，只是铜线通道宽度窄小无法满足载流能力时，可以通过将未用I/O配置成该电源或地网络，从而可以增加铜线通道宽度，且PCB上的I/O是要涂锡膏焊接芯片的，由于锡膏、芯片本身的管脚也将参与载流，所以该通道实际更大，因此不仅铜线通道宽度变大了，而且还变厚了，且载流能力远超过打孔连接内层铜线通道的载流能力，所以说采用本公开优化PCB设计的方法配置I/O，不仅能降低PCB层数，还可以增强载流能力。
图5A-5B为本公开实施例图3对应的优化的PCB设计的走线能力通流能力分析结果，其中，图5A为图3对应的优化的PCB设计的右侧通道走线通流能力分析结果，图5B为图3对应的优化的PCB设计的左侧通道走线通流能力分析结果。由图可知，在10°温升条件下右侧走线通道线宽为84Mil，载流能力为4.7A，左侧走线通道线宽为114Mil，载流能力为5.9A，两侧通道的总载流能力共计10.6A。
而图6为图2对应的现有PCB设计走线能力通流能力分析结果，其显示了图2中单个通道走线通流能力分析结果，由图可知，单个走线通道线宽为8Mil，在10°温升条件下单个走线通道载流能力为0.8A，图2中5个通道走线通流总载流能力共计4A。由此可知，采用本公开的优化的PCB设计可以大大提升铜线通道的载流能力。
上述所说的前提是可编程的芯片，所以不仅是可编程的芯片，对于改变未用管脚的网络而不会改变芯片或者器件的功能或者电气特性的都可以通过上述方法增加有效的铜线通道，比如需要过高电压测试的网口，由于网口连接器有塑料固定管脚，这种管脚将削减机壳地网络的铜线通道宽度，导致高电压测试时无法有效的将高电压释放到机壳地上，这是便可以将这些无电气作用的孔，做成金属化孔且赋其为机壳地网络，这样将增大机壳地的宽度，能将高定压更快的释放到机壳地上。
为了达到简要说明的目的，上述第一实施例中任何可作相同应用的技术特征叙述皆并于此，无需再重复相同叙述。
至此，本公开第二实施例优化PCB设计的方法介绍完毕。
至此，已经结合附图对本公开实施例进行了详细描述。需要说明的是，在附图或说明书正文中，未绘示或描述的实现方式，均为所属技术领域中普通技术人员所知的形式，并未进行详细说明。此外，上述对各元件和方法的定义并不仅限于实施例中提到的各种具体结构、形状或方式，本领域普通技术人员可对其进行简单地更改或替换。
并且图中各部件的形状和尺寸不反映真实大小和比例，而仅示意本公开实施例的内容。另外，在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。
除非有所知名为相反之意，本说明书及所附权利要求中的数值参数是近似值，能够根据通过本公开的内容所得的所需特性改变。具体而言，所有使用于说明书及权利要求中表示组成的含量、反应条件等等的数字，应理解为在所有情况中是受到「约」的用语所修饰。一般情况下，其表达的含义是指包含由特定数量在一些实施例中±10％的变化、在一些实施例中±5％的变化、在一些实施例中±1％的变化、在一些实施例中±0.5％的变化。
再者，单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。
此外，除非特别描述或必须依序发生的步骤，上述步骤的顺序并无限制于以上所列，且可根据所需设计而变化或重新安排。并且上述实施例可基于设计及可靠度的考虑，彼此混合搭配使用或与其他实施例混合搭配使用，即不同实施例中的技术特征可以自由组合形成更多的实施例。
本领域那些技术人员可以理解，可以对实施例中的设备中的模块进行自适应性地改变并且把它们设置在与该实施例不同的一个或多个设备中。可以把实施例中的模块或单元或组件组合成一个模块或单元或组件，以及此外可以把它们分成多个子模块或子单元或子组件。除了这样的特征和/或过程或者单元中的至少一些是相互排斥之外，可以采用任何组合对本说明书(包括伴随的权利要求、摘要和附图)中公开的所有特征以及如此公开的任何方法或者设备的所有过程或单元进行组合。除非另外明确陈述，本说明书(包括伴随的权利要求、摘要和附图)中公开的每个特征可以由提供相同、等同或相似目的的替代特征来代替。并且，在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。
类似地，应当理解，为了精简本公开并帮助理解各个公开方面中的一个或多个，在上面对本公开的示例性实施例的描述中，本公开的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释成反映如下意图：即所要求保护的本公开要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如下面的权利要求书所反映的那样，公开方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本公开的单独实施例。
以上所述的具体实施例，对本公开的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本公开的具体实施例而已，并不用于限制本公开，凡在本公开的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。

Claims (10)

1.一种PCB的结构，包括：
未用管脚；
已用管脚，包括：
芯片外围管脚，所述芯片外围管脚能直接用芯片所在层的铜线引出，
芯片内部管脚，所述芯片内部管脚需要通过铜线通道引出；
铜线通道，设置于芯片所在层，用于将芯片内部管脚引出，从而连接预定电平网络，其中，铜线通道覆盖已用管脚中芯片内部管脚，以及在预定电平网络铜线通道规划路径上的未用管脚；
其中，所述已用管脚为用于实现电路设计所需的功能而配置成不同模式的管脚，所述未用管脚为在实现电路设计所需的功能中未用到的管脚。
2.根据权利要求1所述的结构，其中，所述铜线通道规划路径上的未用管脚与预定电平网络的连接不影响芯片/器件的功能/电气特性。
3.根据权利要求2所述的结构，其中，所述的预定电平网络为电平固定不变的网络。
4.根据权利要求3所述的结构，其中，所述的预定电平网络为电源或地网络。
5.根据权利要求4所述的结构，其中，所述规划路径上的未用管脚为可编程的，其连接的预定电平网络的电压不能超过未用管脚设定的电压。
6.一种PCB的设计方法，包括：
根据已用管脚配置的需要规划好预定电平网络引出方向；
根据芯片的功能和要求，确定未使用管脚的配置或映射；
将铜线通道规划路径上的未用管脚根据电源或地的分布，连接到预定电平网络，从而配置成其相应的预定电平。
7.根据权利要求6所述的设计方法，所述规划路径上的未用管脚为可编程的，其连接的预定电平网络的电压不能超过未用管脚设定的电压，并且其连接的网络的改变不会改变芯片/器件的功能/电气特性。
8.根据权利要求7所述的设计方法，所述预定电平网络的电平是固定不变的。
9.根据权利要求8所述的设计方法，所述预定电平网络为电源或地网络。
10.根据权利要求9所述的设计方法，其中，确定未使用管脚的配置或映射时，还包括：
将芯片所在层的铜线无法引出的已用芯片内部管脚的功能映射到芯片所在层的铜线通道引出的芯片外围管脚上。
CN201710845597.3A 2017-09-19 2017-09-19 Pcb的结构及设计方法 Active CN107426916B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710845597.3A CN107426916B (zh) 2017-09-19 2017-09-19 Pcb的结构及设计方法
US16/647,829 US10834816B2 (en) 2017-09-19 2018-04-20 Printed circuit board structure, and wiring method therefor
PCT/CN2018/083925 WO2019056749A1 (zh) 2017-09-19 2018-04-20 印刷电路板结构及其布线方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710845597.3A CN107426916B (zh) 2017-09-19 2017-09-19 Pcb的结构及设计方法

Publications (2)

Publication Number Publication Date
CN107426916A CN107426916A (zh) 2017-12-01
CN107426916B true CN107426916B (zh) 2019-05-31

Family

ID=60433642

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710845597.3A Active CN107426916B (zh) 2017-09-19 2017-09-19 Pcb的结构及设计方法

Country Status (3)

Country Link
US (1) US10834816B2 (zh)
CN (1) CN107426916B (zh)
WO (1) WO2019056749A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107426916B (zh) * 2017-09-19 2019-05-31 北京嘉楠捷思信息技术有限公司 Pcb的结构及设计方法
CN110674077B (zh) * 2019-09-26 2023-01-24 北京智芯微电子科技有限公司 基于fpga的数字引脚转换装置及方法
US11959938B2 (en) 2022-05-25 2024-04-16 Changxin Memory Technologies, Inc. Package substrate, apparatus for testing power supply noise and method for testing power supply noise
CN114980527B (zh) * 2022-06-24 2024-02-09 中国科学院深圳先进技术研究院 电路板锡焊的路径规划方法、装置及电子设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101862897A (zh) * 2010-02-11 2010-10-20 深圳市贵鸿达电子有限公司 一种功率器件的铜线键合方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08242045A (ja) * 1995-03-02 1996-09-17 Matsushita Electric Ind Co Ltd プリント配線板
US6232564B1 (en) * 1998-10-09 2001-05-15 International Business Machines Corporation Printed wiring board wireability enhancement
JP4477966B2 (ja) * 2004-08-03 2010-06-09 株式会社ルネサステクノロジ 半導体装置の製造方法
US7368667B2 (en) * 2005-08-10 2008-05-06 Alcatel Using rows/columns of micro-vias to create PCB routing channels in BGA interconnect grid (micro-via channels)
CN201789682U (zh) 2010-07-23 2011-04-06 中兴通讯股份有限公司 四层通孔印刷电路板及应用该印刷电路板的移动终端
TWI444115B (zh) 2012-03-12 2014-07-01 Mediatek Inc 印刷電路板和晶片系統
CN103500717B (zh) 2013-10-23 2017-04-05 青岛歌尔声学科技有限公司 贴装有bga芯片的pcb布局布线方法及应用该方法制得的pcb
CN206039357U (zh) 2016-06-13 2017-03-22 杭州嘉楠耘智信息科技有限公司 一种显示计算设备信息的显示器及计算设备
CN107426916B (zh) 2017-09-19 2019-05-31 北京嘉楠捷思信息技术有限公司 Pcb的结构及设计方法
CN207219152U (zh) 2017-09-19 2018-04-10 北京嘉楠捷思信息技术有限公司 Pcb的结构

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101862897A (zh) * 2010-02-11 2010-10-20 深圳市贵鸿达电子有限公司 一种功率器件的铜线键合方法

Also Published As

Publication number Publication date
WO2019056749A1 (zh) 2019-03-28
CN107426916A (zh) 2017-12-01
US10834816B2 (en) 2020-11-10
US20200221572A1 (en) 2020-07-09

Similar Documents

Publication Publication Date Title
CN107426916B (zh) Pcb的结构及设计方法
CN102246376B (zh) 用于配电单元的通用电力入口系统
CN109062099A (zh) Dsp芯片选择电路及相关设备
CN105931928B (zh) 断路器的导电回路
CN207219152U (zh) Pcb的结构
CN106102255B (zh) 模拟灯丝阻抗电路、led灯管及led照明系统
US10490502B2 (en) Power distribution network of integrated circuit
US8070524B2 (en) Electric plug device for extending and replacing a malfunctioning female power outlet
CN102354886A (zh) 一种显示电流传输状态的发光缆线
CN202178480U (zh) 一种显示电流传输状态的发光缆线
CN205178282U (zh) 一种kyn28a-12开关柜二次接线用模块化线束
CN208953913U (zh) Dsp芯片选择电路、装置、控制系统及电器设备
CN204231324U (zh) 一种电平转换线束
CN206283001U (zh) 一种精密模块化线束的连接结构
CN206313251U (zh) 一种并联光导线束
CN207265338U (zh) 带led的rj45模块和网络设备
CN206442386U (zh) 一种降压隔离型PoE分离器
CN212483697U (zh) 耦合网络电阻箱
HK1246066B (zh) Pcb的结构及设计方法
CN203933424U (zh) 电源模块连接端子
CN102401847A (zh) 测试用负载装置
CN208189629U (zh) 一种6bin脚侧发光全彩二极管装置
CN207586299U (zh) 一种应用光伏电站直流采样的直流监控模块
CN206921048U (zh) 电子设备及其电源开关装置
CN103687296B (zh) 一种车用线路板总成

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1246066

Country of ref document: HK

GR01 Patent grant
GR01 Patent grant