TWI442541B - 具有支撐結構之可堆疊式多晶片封裝件系統 - Google Patents

Description

具有支撐結構之可堆疊式多晶片封裝件系統 [相關申請案之交互引用]

本申請案包含與Young Cheol Kim、Koo Hong Lee、Jae Hak Yee、以及Il Kwon Shim所同時申請之美國專利申請案第11/462,588號相關之主題標的，該美國專利申請案係申請於2006年8月4日，其案名為“Stackable Multi－chip Package System”，並讓渡給STATS ChipPAC Ltd.(史特斯晶片封裝公司)。

本發明係大致有關積體電路封裝件，且更特定有關可堆疊式積體電路封裝件。

橫跨所有部門、行業、及地理對電子業不斷要求提供更輕、更快、多功能、更可靠、以及更有成本效益之產品。為了滿足許多及不同客戶之這些擴大需求，更多電子裝置需要更高度被整合以提供所需之功能。實質上遍及所有應用，對降低大小、增加效能及改善積體電路之特徵有持續成長的需求。

表面上無盡的限制及需求不再比我們每日生活中的產品更加顯而易見。更小及更緊密之積體電路於許多可攜式電子產品中係需要的，例如行動電話、可攜式電腦、錄音裝置等、以及許多更大之電子系統，例如汽車、飛機、工業控制系統等。當對具有更多特色之更小電子產品之需求成長時，廠商持續尋求包括更多特徵及降低積體電路大小。然而，增加積體電路中的整合密度可能係非常昂貴的且有技術上的限制。雖然，技術持續成長到昔日無法想像的程度，個別積體電路之實際限制確實存在。

為了符合這些需求，三維式積體電路封裝技術已被開發及使用。封裝技術漸增地使用更小的外型尺寸(form factor)與更多的電路於三維封裝件中。一般而言，藉由堆疊封裝件所作出的封裝堆疊及於封裝件中堆疊晶片所作出的堆疊式晶片封裝件已被使用。封裝堆疊可藉由已通過其功能之必須測試之堆疊封裝件來製造。因此，這些封裝堆疊之產量及可靠性可能高於藉由無須受測試之堆疊晶片所製造的那些堆疊式晶片封裝件。然而，由於各個堆疊式封裝件之厚度，該等封裝堆疊當其與堆疊式晶片封裝件相較時可能較厚。

堆疊式封裝件同樣易於翹曲而造成不平均或失去固定特徵或電性連接。嘗試提供堆疊特徵已遭遇到難以控制製造、不相容或不合適材料、以及結構完整性不足。該堆疊特徵必須提供結構及電性完整性與一致性兩者以便提供可靠性、高產量及功能性系統。除了提供所需結構及電性完整性外，該封裝件必須提供容易安裝的程序。該容易安裝程序對完成之裝置需要高產量、以及已知且有經濟效益的製造及設備。

具有增加的操作頻率、效能及更高層次之大尺寸整合之每一新世代的積體電路已強調對後端半導體製造的需求以增加密封封裝件內之熱管理能力。就每單位體積之電功率消耗而言，當半導體裝置變得緊密時，所產生的熱也就相應地增加。越來越多封裝件現設計有外部散熱器(heat sink)或散熱金屬片(heat slug)以加強散熱至封裝件周遭環境的能力。當此技術之狀態進展時，充分散熱的能力經常是有關封裝件組構設計、更小、的零件所占據的面積(footprint)、更高的裝置運算速度及電力消耗而增加複雜度的一種限制。

當更多的功能被塞進該積體電路且更多的積體電路被塞進封裝件中時，產生更多的熱而降低該積體電路之效能、可靠性及壽命。當更多電路被塞進該積體電路時，該積體電路產生稱為電磁干擾(EMI)之更多的輻射能量。不像熱，EMI不應消散至環境中，但其能量應被系統吸收而回到接地面。

因此，仍存有對可堆疊式多晶片封裝件系統的需求，而提供低成本製造、增進可靠性、增加熱效能、EMI緩和、以及對薄型積體封裝件之堅固結構支撐。鋻於對節省成本及增進效能之不斷增加的需求，找出這些問題之解決辦法越來越重要。

這些問題已長期被尋求，但先前之發展尚未教示或暗示任何解決方案，而因此這些問題之解決辦法已長期困惑本領域所屬之技術人員。

本發明提供一種可堆疊式多晶片封裝件系統，其包括形成具有基底與頂部之外部互連件、以及銲盤；固定第一積體電路晶粒於該銲盤之上；以主動面對主動面組構方式堆疊第二積體電路晶粒於該第一積體電路晶粒之上；連接該第一積體電路晶粒與該基底；連接該第二積體電路晶粒與該基底；以及將該第一積體電路晶粒、該第二積體電路晶粒、該銲盤、以及該外部互連件模壓，使該外部互連件部份外露出來。

本發明之特定實施例除了或替代以上提及的實施例外還有其它態樣。該等態樣於參考附加圖式時經由研讀以下之詳細說明，對在此技術領域具有通常知識者將會變得顯而易見。

在以下說明中，將給予數個特定細節以對本發明提供完整的瞭解。然而，本發明在沒有這些特定的細節下可被實行係顯而易見的。為了避免模糊本發明，一些熟悉的電路、系統組構(configuration)、以及製程步驟將不詳細揭露。同樣地，顯示該裝置之實施例的該等圖式係部份概略的(semi－diagrammatic)且非按比例繪製的，並且特別是一些尺寸係為了清晰呈現而非常誇大地顯示於該等圖式中。此外，為了本發明之說明、描述及理解上的清晰及容易起見，所揭露及描述的多個實施例具有一些共同特徵，而彼此間類似或同類的特徵通常將用同類的元件符號來描述。如用於本文中的用語“水平(horizontal)”係定義為平行於習知積體電路表面之平面，而不論其方向。用語“垂直(vertical)”係參照垂直於如剛才定義之水平之方向。例如“在...上(on)”、“在...上方(above)”、“在...下方(below)”、“底部(bottom)”、“頂部(top)”、“側邊(side)”(如於“側壁(sidewall)”中)、“較高”、“較低”、“上面”、“在...之上(over)”、以及“在...之下(under)”等用語均相對於該水平面來定義。

如用於本文中的用語“製程”包括材料的沈積、圖案化、曝光、顯影、蝕刻、清洗、模壓、及/或材料之移除或如於形成所述結構所需者。

茲參考第1圖，其中係顯示於本發明之實施例中可堆疊式多晶片封裝件系統的俯視圖。該俯視圖繪示有封裝體(encapsulation)104(例如環氧模壓化合物(epoxy mold compound))圍繞之積體電路晶粒之非主動面102。該非主動面102可作為該可堆疊式多晶片封裝件系統100之散熱路徑。

該可堆疊式多晶片封裝件系統100具有雙銲墊(land)列106。該雙銲墊列106具第一列108之第一銲墊110(例如銅合金、鎳/鈀、或金合金銲墊址(site))以及第二列112之第二銲墊114(例如銅合金、鎳/鈀、或金合金銲墊址)。該等第一銲墊110和該第二銲墊114可由任何數目之材料來製成以提供可接合的表面。該第二銲墊114比該第一銲墊110更延伸至該可堆疊式多晶片封裝件系統100之內部。該第一列108和該第二列112係交錯排列而允許連接至該第一銲墊110，而不會阻礙連接至該第二銲墊114。

為了說明之目的，該可堆疊式多晶片封裝系統100係顯示具有該雙銲墊列106，雖然應該瞭解列的數目可以不同。同樣為了說明之目的，該可堆疊式多晶片封裝件系統100之頂表面及底表面均顯示具有第一銲墊110和第二銲墊114，雖然應該瞭解，該可堆疊式多晶片封裝系統100可不具有兩種銲墊類型或可不在該頂表面及底表面兩者上。進一步為了例示之目的，該非主動面102係外露於周遭環境中，然應該瞭解該非主動面102可不必外露。

現參考第2圖，其中係顯示第1圖之該可堆疊式多晶片封裝系統100之仰視圖。該仰視圖繪示被封裝體104圍繞的銲盤(paddle)202，例如晶粒黏接銲盤、散熱器(heat sink)、電磁干擾屏障、或用於減輕翹曲(warpage)之平面剛性結構。銲盤區段204自該銲盤202延伸至該可堆疊式多晶片封裝系統100之邊緣。該仰視圖也繪示具有第一銲墊110之第一列118和具有第二銲墊114之第二列112。

現參考第3圖，其中係順著本發明之實施例而顯示可堆疊式多晶片封裝系統300之剖面圖。該剖面圖也可代表該可堆疊式多晶片封裝系統100沿著第1圖之切面線3－3之剖面圖。該可堆疊式多晶片封裝系統300包括積體電路晶粒之堆疊，具有第一積體電路晶粒302(例如薄型或超薄積體電路)在第二積體電路晶粒304(例如薄型或超薄積體電路)下方。該第二積體電路晶粒304及該第一積體電路晶粒302可以是相同的或相同類型(例如功能性或技術)，或者可以是不同的。

該第一積體電路晶粒302之第一非主動面306係用第一接著劑310(例如晶粒黏接接著劑)黏接至銲盤308(例如晶粒黏接銲盤)。第一內部互連件312(例如接合線或帶狀(ribbon)接合線)連接該第一積體電路晶粒302之第一主動面314與第一外部互連件316(例如引腳(lead))。

該第一外部互連件316具有L型組構，且該L型組構之第一基底318比該L型組構之第一頂部320延伸更多至該可堆疊式多晶片封裝件系統300之內部。該第一內部互連312黏接至該第一基底318之第一內部322。該第一基底318相對於該第一內部份322之兩邊係為第2圖之該二列112之第二銲墊324之部份。該第一頂部320係為第1圖之該第一列108之第一銲墊326之部份。

該第二積體電路晶粒304之第二主動面328係用晶片間結構(inter－chip structure)330(例如晶粒黏接接著劑或間隔物(spacer))黏接至該第一主動面314。該第二積體電路晶粒304係自該第一積體電路晶粒302偏移(offset)使得該第二積體電路晶粒304不致擾亂該第一內部互連件312與該第一積體電路晶粒302之連接。第二內部互連件332連接該第二主動面328與第二外部互連件334。

該第二外部互連件334係顯示如該第一外部互連件316之類似L型組構但旋轉180度或稱為該第一外部互連件316之倒置(invert)。該第二外部互連件334之第二基底336懸於該第二外部互連件334之第二頂點338之上。該第二內部互連件332黏接至該第二基底336之第二內部份340。該第二基底336相對於該第二內部份340兩邊係為第1圖之該第二列112之第二銲墊324之部份。該第二頂部338係為第2圖之該第一列108之第一銲墊326之部份。

封裝體342(例如環氧模壓化合物)覆蓋該第一積體電路晶粒302、該第二內部互連件332、以及該第一內部互連件312。該封裝體342部份覆蓋該第一外部互連件316，而外露出該第一外部互連件316之該第一銲墊326和該第二銲墊314、以及該第一基底318和該第一頂部320間之外側邊。類似地，該封裝體342部份覆蓋該第二外部互連件334，而外露出該第二外部互連件334之第一銲墊326、第二銲墊324、以及該第二基底336與該第二頂部338間之外側邊。

相對該第一積體電路302之該銲盤308之一側邊係外露於周遭環境中。該銲盤308可作為其它功能，例如散熱器、電磁干擾(EMI)屏障、或用於減輕翹曲之平面剛性結構。該第二積體電路304之第二非主動面344亦外露於周遭環境中。

由第一外部互連件316及第二外部互連件334在間隔位置(alternating location)所形成之第1圖的第一列108及第1圖的第二列112的交錯組構形成模壓連鎖(interlock)特徵。該連鎖特徵改善濕度敏感度等級(moisture sensitivity level,MSL)測試之效能以及增加結構剛性。

該可堆疊式多晶片封裝系統300可被測試以驗證是該第二積體電路晶粒304與該第一積體電路晶粒302之良品裝置(known good device,KGD)。該可堆疊式多晶粒封裝件系統300可以是具有0.20mm封裝件高度之薄型封裝件(特別是薄型或超薄形晶粒)。

現參考第4圖，其中係於本發明之替代實施例中具有該可堆疊式多晶片封裝件系統300之積體電路層疊封裝件(package－on－package)系統400之剖面圖。該積體電路層疊封裝件系統400之第一封裝件402堆疊於第二封裝件404下方，且該第二封裝件404於第三封裝件406下方。該第一封裝件402、該第二封裝件404、以及該第三封裝件406可以如第3圖之可堆疊式多晶片封裝件系統300是類似或實質上相同的結構。

該第一封裝件402係用導電材料410(例如錫膏(solder paste))黏接在基板408(例如印刷電路板)上。該第一封裝件402之銲盤412係用接著劑414(例如導熱接著劑、薄膜接著劑、或錫膏)黏接至基板408。該基板408可為該銲盤412提供不同功能，例如系統級散熱器或接地源。第一封裝件外部互連件416係用該導電材料410連接至該基板408。

該第二封裝件404堆疊於該第一封裝件402上，且第二封裝件外部互連件418用該導電材料410連接至該第一封裝件外部互連件416的頂部。類似地，該第三封裝件406堆疊於該第二封裝件404上，且第三封裝件外部互連件420用該導電材料410連接至該第二封裝件外部互連件418之頂部。

該第一封裝件402、該第二封裝件404、以及該第三封裝件406可在層疊封裝件組裝製程前被測試以保證是良品裝置(KGD)。這樣保證任何壞的裝置被挑出，使得該積體電路層疊封裝件系統400之產量不被壞的裝置影響。該積體電路層疊封裝件系統400可在組裝期間或之後進一步進行測試。

現參考第5圖係於本發明之另一替代實施例中具有該可堆疊式多晶片封裝件系統300之積體電路封裝件中有封裝件(package－in－package)系統500之剖面圖。該積體電路封裝件中有封裝件系統500之第一封裝件502係堆疊於第二封裝件504下方，且該第二封裝件504係在第三封裝件506下方。該第一封裝件502、該第二封裝件504、以及該第三封裝件506可以如第3圖之該可堆疊式多晶片封裝件系統300是類似或實質上相同的結構。

該第一封裝件502係用接著劑514(例如導熱接著劑)黏接至基板508(例如印刷電路板)上。該基板508可為銲盤512提供不同功能，例如系統級散熱器、或接地源。該第一封裝件502之第一封裝件外部互連件516係用第一互連件522(例如接合線)連接至該基板508。

該第二封裝件504用第一內堆疊(intra－stack)結構524(例如薄膜接著劑)堆疊於該第一封裝件502之上。該第二封裝件504之第二封裝件外部互連件518係用第二互連件526(例如接合線)連接至該基板508。

類似地，該第三封裝件506係用第二內堆疊結構528(例如薄膜接著劑)堆疊於該第二封裝件504之上。該第三封裝件506之第三封裝件外部互連件520係用第三互連件530(例如接合線)連接至該基板508。

封裝件封裝體532覆蓋該第一封裝件502、該第二封裝件504、該第三封裝件506、該第一互連件522、該第二互連件526、以及該第三互連件530。該封裝件封裝體532可以是任何數目之材料，例如環氧模壓化合物。

該第一封裝件502、該第二封裝件504、以及該第三封裝件506可在該封裝件中有封裝件組裝製程前被測試以保證是良品裝置(KGD)。這樣保證任何壞的裝置被挑出，使得該積體電路封裝件中有封裝件系統500之產量不被壞的裝置影響。該積體電路封裝件中有封裝件系統500可在組裝期間或之後進一步進行測試。

現參考第6圖，其中係顯示第3圖之可堆疊式多晶片封裝件系統300於第一晶粒黏接階段之剖面圖。該銲盤308、該第一外部互連件316、以及該第二外部互連件334均自導線架(圖中未顯示)形成。該導線架具有複數組之該銲盤308、該第一外部互連件316、以及該第二外部互連件334。該導線架進行深度蝕刻以形成該第一基底318、該第一頂部320、該第二基底336、與該第二頂部338以及該銲盤308。該第一積體電路晶粒302之第一非主動面306係用該第一接著劑310黏接於該銲盤308上。第2圖之該銲盤區段204保持該銲盤308於該導線架中。

現參考第7圖，其中係顯示第6圖的結構於第一互連件黏接階段之剖面圖。該第一內部互連件312連接該第一積體電路晶粒302之第一主動面314及該第一外部互連件316之該第一內部322。

現參考第8圖，其中係顯示第7圖之結構於第二晶粒黏接階段之剖面圖。該第二積體電路晶粒304之該第二主動面328係用該晶片間結構330黏接至該第一積體電路302之該第一主動面314之一部份。該第二積體電路晶粒304係與該第一積體電路晶粒302偏移，使得該第一內部互連件312不致被該第二積體電路晶粒304所擾亂。

現參考第9圖，其中係顯示第8圖之結構反轉(flip)於第二互連件黏接階段之剖面圖。第8圖之結構係垂直反轉。該第二內部互連件332連接該第二積體電路晶粒304之第二主動面328與該第二外部互連件334之第二內部份340。該第二積體電路晶粒304與該第一積體電路晶粒302係偏移，使得該第二內部互連件332之連接不致被該第一積體電路晶粒302所阻礙。

現參考第10圖，其中係顯示第9圖之結構於模壓階段之剖面圖。第9圖之結構進行模壓及後模壓固化製程(post molding process)而形成該封裝體342。該封裝體342覆蓋該第一積體電路302、該第一內部互連件312、以及該第二內部互連件332。該封裝體342也部份覆蓋該銲盤308、該第一外部互連件316、以及該第二外部互連件334，使該第二積體電路電路晶粒304之第二非主動面344外露出來。

現參考第11圖，其中係顯示第10圖之結構於切單(singulation)階段之剖面圖。第10圖之結構可進行選擇性的鍍覆製程(例如電鍍金)，用於改善導電性及接合力。第10圖之結構係自該導線架(圖中未顯示)切單，而形成可堆疊式多晶封裝件系統300。

現參考第12圖，其中係顯示於本發明之實施例中用於製造該可堆疊式多晶片封裝件系統300之可堆疊式多晶片封裝件系統1200之流程圖。該系統1200包括：於方塊1202中，形成具有基底與頂部之外部互連件、以及銲盤；於方塊1204中，固定第一積體電路晶粒於該銲盤之上；於方塊1206中，堆疊第二積體電路晶粒於該第一積體電路晶粒之上；於方塊1208中，連接該第一積體電路晶粒與該外部互連件；於方塊1210中，連接該第二積體電路晶粒與該外部互連件；於方塊1212中，將該第一積體電路晶粒、該第二積體電路晶粒、該銲盤以及該外部互連件模壓，使該外部互連件部份外露出來。

已發現本發明因此有數個態樣。

已發現本發明提供具有非常低的封裝件高度之可堆疊式多晶片封裝件，暨提高散熱效能、避免翹曲之結構剛性、高銲墊數目、以及來自該封裝件之上、下層兩者之彈性連接選擇。

一種態樣係本發明提供該第二積體電路晶粒與該第一積體電路晶粒之偏移面對面堆疊組構，用於提供低封裝件高度。該面對面組構稱為主動面對主動面組構。

本發明之另一態樣提供該第二積體電路晶粒與該第一積體電路晶粒之偏移面對面堆疊組構，用於保護該積體電路晶粒之主動面上的電路，以及提供多個散熱路徑至周遭環境中。

本發明之又另一態樣提供設有多功能之晶粒黏接銲盤。該晶粒黏接銲盤提供平面剛性以減輕該封裝件及該堆疊中的積體電路晶粒之翹曲。該晶粒黏接銲盤也可作為散熱板(heat spreader)。此外，該晶粒黏接銲盤於接地時可作為EMI屏障。

本發明之又另一態樣提供更堅固的封裝件設計和導線架。該晶粒黏接銲盤免去將膠帶(adhesive tape)黏接至導線架的需要，以便托住該積體電路晶粒。這樣簡化該製程並降低全面成本，同時利用已證實的技術且合格的結構，用於大量生產。

本發明之又另一態樣從該第一與第二列之銲墊中的第一與第二外部互連件的交錯組構提供模壓鎖定(mold lock)特徵。這樣同時提供額外的結構支撐以及改善MSL測試的效能。

本發明之又另一態樣提供堆疊於不同組構中的彈性，例如層疊封裝件(package－on－package)或封裝件中有封裝件(package－in－package)組構。

本發明之又另一態樣提供該封裝件之上、下層兩者之電性連接性以容納不同的系統連接條件及堆疊組構。

本發明之又另一重要態樣係本發明有價值支持及提供降低成本、簡化系統、以及增加效能的歷史趨勢。

本發明之這些及其它有價值的態樣因此促進本技術之狀態到至少下一層次。

因此，已發現本發明之堆疊式多晶片封裝件系統方法提供重要與迄今未知和無法得到之解決辦法、能力、以及用於改善熱效能、降低EMI、以及系統中的可靠度等功能態樣。所產生之製程及組構係直接的、具成本效益的、不複雜的、高度通用性及有效的，且能藉由改造已知的技術來實施，且因此立即適用於有效率地及經濟地製造積體電路封裝件裝置。

雖然本發明已結合特定最佳模式來描述，應該瞭解鑒於先前說明許多替代、修改以及變化對在此技術領域具有通常技藝者會是顯而易見的。因此，本發明係欲包含所有落於附加的申請權利範圍之範疇內的所有此種替代、修改、以及變化。本文中迄今所述及之或示出於附加的圖式中之所有標的均以說明或非限制的意義來詮釋。

100．．．可堆疊式多晶片封裝件系統

102．．．非主動面

104．．．封裝體

106．．．雙銲墊列

108．．．第一列

110、326．．．第一銲墊

112．．．第二列

114、324．．．第二銲墊

202、308、412、512．．．銲盤

204．．．銲盤區段

300．．．可堆疊式多晶片封裝系統

302．．．第一積體電路晶粒

304．．．第二積體電路晶粒

306．．．第一非主動面

310．．．第一接著劑

312．．．互連件

314．．．第一主動面

316、334．．．外部互連件

318．．．基底

320．．．頂部

322．．．內部份

330．．．晶片間結構

332．．．第二內部互連件

336．．．第二基底

338．．．第二頂部

340．．．第二內部份

342．．．封裝體

344．．．第二非主動面

400．．．積體電路層疊封裝系統

402、504．．．第二可堆疊式多晶片封裝件系統

404、502．．．第一可堆疊式多晶片封裝件系統

406、506．．．第三封裝件

408、508．．．基板

410．．．導電材料

414、514．．．接著劑

416、516．．．第一封裝件外部互連件

418、518．．．第二封裝件外部互連件

420、520．．．第三封裝件外部互連件

500．．．積體電路層疊封裝系統

522．．．第一互連件

524．．．第一內堆疊結構

526．．．第二互連件

528．．．第二內堆疊結構

530．．．第三互連件

532．．．封裝件封裝體

1200．．．可堆疊式多晶片封裝件系統

1202、1204、1206、1208、1210、1212．．．方塊

第1圖係於本發明之實施例中可堆疊式多晶片封裝件系統的俯視圖；第2圖係第1圖之可堆疊式多晶片封裝件系統之仰視圖；第3圖係於本發明之實施例中可堆疊式多晶片封裝件系統之剖面圖；第4圖係於本發明之替代實施例中具有該可堆疊式多晶片封裝件系統之積體電路層疊封裝件(package－on－package)系統之剖面圖；第5圖係於本發明之另一替代實施例中具有該可堆疊式多晶片封裝件系統之積體電路封裝件中有封裝件(package－in－package)系統之剖面圖；第6圖係第3圖之可堆疊式多晶片封裝件系統於第一晶粒黏接階段之剖面圖；第7圖係第6圖之結構於第一互連件黏接階段之剖面圖；第8圖係第7圖之結構於第二晶粒黏接階段之剖面圖；第9圖係第8圖之結構反轉於第二互連件黏接階段之剖面圖；第10圖係第9圖之結構於模壓階段之剖面圖；第11圖係第10圖之結構於切單階段之剖面圖；以及第12圖係於本發明之實施例中用於製造該可堆疊式多晶片封裝件系統之可堆疊式多晶片封裝件系統之流程圖。

1200．．．可堆疊式多晶片封裝件系統

1202、1204、1206、1208、1210、1212．．．方塊

Claims (8)

1. 一種可堆疊式多晶片封裝件系統(1200)，包括：形成具有基底(318)與頂部(320)之外部互連件(316)、以及銲盤(308)；固定第一積體電路晶粒(302)於該銲盤(308)之上；以主動面對主動面組構方式堆疊第二積體電路晶粒(304)於該第一積體電路晶粒(302)之上；連接該第一積體電路晶粒(302)與該基底(318)之內部份(322)；連接該第二積體電路晶粒(304)與該基底(318)之內部份(322)；以及將該第一積體電路晶粒302、該第二積體電路晶粒(304)、該銲盤(308)、以及該外部互連件(316)模壓，使該外部互連件(316)部份外露出來，其中，連接至該第二積體電路晶粒(304)之外部互連件(334)對連接至該第一積體電路晶粒(302)之該外部互連件(316)係成倒置組構(inverted configuration)。
2. 如申請專利範圍第1項之系統(1200)，進一步包括堆疊第一可堆疊式多晶片封裝件系統(404)於第二可堆疊式多晶片封裝件系統(402)之上。
3. 如申請專利範圍第1項之系統(1200)，進一步包括：固定第一可堆疊式多晶片封裝件系統(502)於基板(508)之上；堆疊第二可堆疊式多晶片封裝件系統(504)於該第 一可堆疊式多晶片封裝件系統(502)之上；以及將該第一可堆疊式多晶片封裝件系統(502)和該第二可堆疊式多晶片封裝件系統(504)與該基板(508)一起模壓。
4. 如申請專利範圍第1項之系統(1200)，其中，以該主動面對主動面組構方式堆疊該第二積體電路晶粒(304)於該第一積體電路晶粒(302)之上包含：將該第二積體電路晶粒(304)之第二主動面(328)面向該第一積體電路晶粒(302)之第一主動面(314)。
5. 一種可堆疊式多晶片封裝件系統，包括：具有基底(318)與頂部(320)之外部互連件(316)、以及銲盤(308)；於該銲盤(308)之上的第一積體電路晶粒(302)；以主動面對主動面組構於該第一積體電路晶粒(302)之上的第二積體電路晶粒(304)；該第一積體電路晶粒(302)與該基底(318)之內部份(322)間之互連件；該第二積體電路晶粒(304)與該基底(318)之內部份(322)間之互連件(312)；以及覆蓋該第一積體電路晶粒(302)、該第二積體電路晶粒(304)、該銲盤(308)、以及該外部互連件(316)之封裝體(encapsulation)(342)，使該外部互連件(316)部份外露出來，其中，連接至該第二積體電路晶粒(304)之外部互連 件(334)對連接至該第一積體電路晶粒(302)之該外部互連件(316)係成倒置組構。
6. 如申請專利範圍第5項之系統，進一步包括於第二可堆疊式多晶片封裝件系統之上的第一可堆疊式多晶片封裝件系統。
7. 如申請專利範圍第5項之系統，進一步包括：於基板(508)之上的第一可堆疊式多晶片封裝件系統(502)；於該第一可堆疊式多晶片封裝件系統(502)之上的第二可堆疊式多晶片封裝件系統(504)；以及用以一起覆蓋該第一可堆疊式多晶片封裝件系統(502)和該第二可堆疊式多晶片封裝件系統(504)與該基板(508)之封裝件封裝體(532)。
8. 如申請專利範圍第5項之系統，其中，以該面對面組構於該第一積體電路晶粒(302)之上的該第二積體電路晶粒(304)具有面向該第一積體電路晶粒(302)之第一主動面(314)之該第二積體電路晶粒(304)的第二主動面(328)。