TWI325619B - Multi-chip package to optimize mold-flow balance - Google Patents

Description

1325619 九、發明說明： 【發明所屬之技術領域】 本發明係有關於一種使用導線架之晶片封裝構 造，特別係有關於一種多晶片模流平衡之封裝構造。 【先前技術】 按，在習知晶片封裝構造中用以承載晶片的元件稱 之為晶片載體，例如導線架、印刷電路板、陶究基板 或電路薄膜。其中使用導線架具有低成本與高抗濕性 的優點。然而在目前導線架基底的晶片封裝構造中， 儘可能希望多種不同厚度規格的晶片種類能共用同— 型式的導線架、封膠模具與封裝製程，然晶片的厚度 變化會影響封裝品質’可能引起嚴重鍾曲與模流不平 衡的問題。尤其是選用無晶片承座的導線架，晶片是 直接貼附在導線架之單側或兩側引聊上，晶片更容易 受到模流不平衡的影響而位移、傾斜與填謬不密實弓丨 起氣泡或縫隙。 如第1圖所示，一種習知晶片封裝構造100主要包含 一導線架之複數個第一側引腳1 i 0與複數個第二側引腳 120、一積體電路晶片130、複數個銲線14〇以及一封膠體 150。其中’該些第一側引腳11〇係較長於該些第二側引腳 120,而呈兩側不對稱之長度。該積體電路晶片13〇係利用 複數個黏晶膠帶160以黏接其背面於該第一側引腳u〇，且 該積體電路晶片130之主動面131係具有複數個銲墊132， 其係鄰近於該些兩側引腳110、12〇之内端ιη、121，另， 1325619 可藉由該些銲線140以電性連接該些銲墊132至該些兩側引 腳110、120之内端111、121。該封膠體i 5〇係密封該些兩 側引腳UH20之内端1U、121、該積體電路晶片^^以 及該些銲線140。由於該積體電路晶片13〇依客戶提供來源 不同會有不同厚度，當該積體電路晶片13〇過於薄化時該 封膠體15〇之底面152至該積體電路晶片13〇之距離（以= 下模流之形成）明顯大於該封膠體15〇之頂面151至該些第 一側引腳110間之距離（以供上模流之形成）。因此在該封 膠體150之形成過程’在導線架下方的下模流速度會大於在 導線架上方的上模流速度，如第2圖所示，下模流邊界154 不但超過上模流邊界153填滿導線架的下方，更會往上包覆 到導線架的上方，所造成的模流不平衡會導致該封膠體15〇 會有氣泡或縫隙的產生。此外，模流不平衡亦會產生上下注 膠壓力的不相等，被該些第一側引腳110固定之積體電 B曰片130易有偏斜位移甚至有引腳内端in外露的 1題再者，如第3圖所示，該封裝構造1〇〇之積體 電路晶片13 〇越薄則抗翹曲能力越弱，並且在導線架 上下的注膠量有著不相等的差異，熟化該封膠體15〇 的固化收縮率會造成該封裝構造100之嚴重翹曲。 【發明内容】 為了解決上述之問題，本發明之主要目的係在於提 供一種多晶片模流平衡之封裝構造，利用虛晶片與積 體電路晶片之黏貼可避免導線架之上下模流不平衡所 起之B曰片偏斜位移與封膠體内氣泡產生之問題，特 6 1325619 別適用於非對稱導線架之長側引腳黏晶作業。此外， 可以加強積體電路晶片之抗翹曲強度，以減少封裝構 造之想曲度。 本發明之次一目的係在於提供一種多晶片模流平 衡之封裝構造，能加強非對稱導線架之長側引腳之黏 晶支撐力。 本發明的目的及解決其技術問題是採用以下技術 方案來實現的。依據本發明，一種多晶片模流平衡之 封裝構造主要包含一導線架之複數個第一側引腳與複 數個第二側引腳、一虛晶片、一積體電路晶片、複數 個銲線以及一封膠體。其中該些第一側引腳係較長於 該些第二側引腳。該虛晶片係黏設於該些第一側引 腳。該積體電路晶片係具有一主動面與一背面，該背 面係黏設於該虛晶片，該主動面其中一側邊形成有複 數個銲墊，其係鄰近該些第一側引腳與該些第二側引 腳之内端。該些銲線係電性連接該些銲墊至該些第一 側引腳與該些第二側引腳。該封膠體係密封該虛晶 片、該積體電路晶片、該些銲線以及該些第一側引腳 與該些第二侧引腳之一部位。在不同實施例中，該虛 晶片係可依照該積體電路晶片調整其尺寸大小，另可 應用於其它使用導線架之封裝構造，例如薄型小外形 封裴（TSOP)，一積體電路晶片係黏設於該些引腳上， 而一虛晶片黏設於該積體電路晶片之背面。 本發明的目的及解決其技術問題還可採用以下技 7 1325(519 t • 術措施進一步實現。 在前述的封裝構造中，另包含一導線架之兩側晶片承 座’ §玄些第一側引腳係排列在該兩侧晶片承座之間，而該虛 晶片更黏設於該兩側晶片承座。 在刖述的封裝構造中，另包含複數個黏晶膠帶，以黏 ^ 接該些第一側引腳與該虛晶片。 - 在前述的封裝構造中，該封膠體係具有一頂面與一底 面，該頂面距離該些第一側引腳之高度約略等於該底面距離 鲁 該積體電路晶片之高度。 在前述的封裝構造中，該些銲墊係集中在該主動面之 單一側邊，其係為一字形單排排列或平行排交錯排列。 在則述的封裝構造中，該虛晶片之尺寸係不小於該積 體電路晶片。 【實施方式】 在本發明之第一具體實施例中，配合參閱第4至6 • 圖揭示一種多晶片模流平衡之封裝構造。 如第4圖所示，一種多晶片模流平衡之封裝構造 - 200主要包含一導線架之複數個第一側引腳210與複 . 數個第二側引腳220、一虛晶片230、一積體電路晶片 240、複數個銲線250以及一封膠體26〇。如第5圖所 示，該導線架之引腳長度係為非對稱，該些第一側弓丨 腳2 1 0係較長於該些第二側引腳2 2 〇。 如第4及6圖所示’該虛晶片230係黏設於該些第 一側引腳2 1 0。該虛晶片2 3 0係為—種不具有電性傳 8 1325619 • 遞功能的半導體基板，即不設有積體電路之主動元 件，但其尺寸大小則與一般積體電路晶片相近。在本 實施例中，該虛晶片2 3 0之尺寸係不小於該積體電路 晶片240。該虛晶片230之厚度可以大於、小於或等 於該積體電路晶片240之厚度。在本實施例中，是利 - 用複數個黏晶膠帶2 8 0黏接該些第一側引腳2 1 0與該 . 虛晶片230。其中，該些第一黏晶膠帶280係為細長 條狀。 # 該積體電路晶片240係具有一主動面241與一背面 242，在該主動面241係製作有各式積體電路元件，如 記憶體、微處理器、微控制器或邏輯元件等等，該主 動面241其中一側邊形成有複數個銲墊243。該積體 電路晶片240之背面242係黏設於該虛晶片230，並 使該些銲墊2 4 3係鄰近該些第一側引腳2 1 0之内端2 1 1 與該些第二側引腳220之内端22 1。在本實施例中， 該些銲墊243係集中在該主動面241之單一側邊，其 ® 係為一字形單排排列或平行排交錯排列。利用打線形 . 成之該些銲線250電性連接該些銲墊243至該些第一 側引腳2 1 0之内端2 1 1與電性連接至該些第二側引腳 220之内端221。 再如第 4圖所示，該封膠體260係密封該虛晶片 230、該積體電路晶片240、該些銲線250以及該些第 一側引腳2 1 0與該些第二側引腳220之一部位。該封 膠體260係具有一頂面261與一底面262，並以轉移 9 1325619 模注的方式形成。因此，藉由該虛晶片2 3 0之設置 該封膠體260之頂面261距離該些第一側引腳210 高度約略等於該封膠體260之底面262距離該積體 路晶片240主動面241之高度，能達到導線架上下 模流平衡，如第7圖所示，相較於第2圖，形成該 膠體260之過程中，在該些第一侧引腳210上方之 模流邊界2 6 3與在該些第一側引腳2 1 0下方之下模 邊界2 6 4兩者注膠流動速度接近，達到上下模流之 佳理想化。故能避免晶片偏斜位移甚至有引腳内端 露之問題，同時防止封膠體内氣泡產生。 此外，如第 6圖所示，在某一程度上，該虛晶 230可以視為一種半導體材質之晶片承座，可以加 該積體電路晶片240之抗勉曲強度。並且5該虛晶 230與該積體電路晶片 240之間為零或微弱的内 力，配合該虛晶片2 3 0黏貼在複數個第一側引腳2 1 有效降低了該封裝構造200之翹曲度（如第8圖所示 如第5及6圖所示，較佳地，該封裝構造200可 包含一導線架之兩側晶片承座 2 7 0，該些第一側引 2 1 0係排列在該兩侧晶片承座2 7 0之間。除了黏附 該些第一側引腳2 1 0，該虛晶片2 3 0更黏設於該兩 晶片承座 270，加強非對稱導線架之長側引腳之黏 支撐力，防止該積體電路晶片240受到形成該封膠 260之注膠壓力影響而造成傾斜或位移。 如第9圖所示，本發明之第二實施例另揭示一多晶片 之 電 的 封 上 流 較 外 片 強 片 應 )， )° 另 腳 在 側 晶 體 模 10 1325619 . 流平衡之封裝構造，主要元件係與第一實施例相同。該封 裝構造主要包含一導線架之複數個第一側引腳21〇與 複數個第二側f丨腳220、一虛晶片23〇A、一積體電路 晶片240A、複數個銲線25〇以及一封膠體26〇，重覆 圖號之元件不再重複贅述。其中該虛晶片23〇A之厚度係可 ' 依該積體電路晶片240A之厚度變化作調整，當該積體電路 晶片240A是較薄的晶片，則選用較厚的虛晶片23〇A，藉以 使付該封膠體260之該頂面261距離該些第一側引腳21〇 鲁 之高度約略等於該底面262距離該積體電路晶片24〇A 之高度，以達到導線架上下模流平衡。 在本發明之第三具體實施例中，揭示另一種封裝類 型之多晶片模流平衡之封裝構造。如第1〇圖所示，一 種封裝構造300係為薄型小外形封裝（TSOP)類型，其 係主要包含一導線架之複數個引腳310、一積體電路 晶片320、一虛晶片3 3 0、複數個銲線34〇以及一封膠 體 350 » 該積體電路明片320係具有_主動面321與一背面 322’該主動面321上係形成有複數個銲墊323。在本 實施例中，該些銲墊323係集中在該主動面321之一 中央區域’其係為單排排列或多排排列。可藉由複數 個黏晶膠帶360黏設該主動面321至該些引腳310之 下方，並伏該些銲塾323鄰近該些引腳310之内端 311。並以該些b線340係電性連接該些銲塾323至該 些引腳31〇之内端311。 11 1325619 此外，該虛晶片33 0係黏設於該積體電路晶片320 之該背面322，藉此增強該積體電路晶片320之抗翹 曲強度與促進該封膠體350在該些引腳310上下模流 平衡。在本實施例中，該虛晶片3 3 0之尺寸應不小於 該積體電路晶片320«該封膠體350係密封該虛晶片 33 0、該積體電路晶片320、該些銲線340以及該些引 腳310之一部位。該封膠體350係具有一頂面351與 一底面352，該頂面351距離該些引腳310之高度約 略等於該底面352距離該虛晶片330之高度，故導線 架上下的模流平衡可以避免晶片偏斜位移甚至有引腳 310内端311外露之問題並可同時防止封膠體350内 氣泡產生。 以上所述，僅是本發明的較佳實施例而已，並非對 本發明作任何形式上的限制，雖然本發明已以較佳實 施例揭露如上，然而並非用以限定本發明，任何熟悉 本項技術者，在不脫離本發明之技術範圍内，所作的 任何簡單修改、等效性變化與修飾，均仍屬於本發明 的技術範圍内。 【圖式簡單說明】 第1圖··習知晶片封裝構造之戴面示意圖》 第2圖：繪示習知晶片封裝構造在一封膠體形成過程中 導線架上下模流不平衡之頂面示意圖。 第3圖·繪不習知晶片封裝構造在一封膠體形成過程 中，因上下膠體體積差異造成之封裝體翹曲 12 1325619 • 示意圖。 第4圖：依據本發明之第一具體實施例，一種多晶片模 流平衡之封裝構造之截面示意圖。 第5圖：依據本發明之第一具體實施例，該封裝構造之 封膠區域内導線架之示意圖。 ^ 第6圖：依據本發明之第一具體實施例，該封裝構造之 . 另一截面示意圖。 第7圖：依據本發明之第一具體實施例，繪示該晶片 # 封裝構造在一封膠體形成過程中導線架上下 模流平衡之頂面示意圖β 第8圖：依據本發明之第一具體實施例，繪示該晶片 封裝構造在一封膠體形成過程中，因上下膠體 平衡，造成麵曲程度降低之頂面與側面示意 圖。 第9圖：依據本發明之第二具體實施例，另一種多晶 | 片模流平衡之封裝構造之截面示意圖。 第1 0圖：依據本發明之第三具體實施例，另一種多晶 .. 片模流平衡之封裝構造之截面示意圖。 【主要元件符號說明】 100晶片封裝構造 110 第一側引腳 111内端 120 第二側引腳 121内端 130積體電路晶片 131主動面 1 32銲墊 13 1325619 1 4 0銲線 150封膠體 151頂面 1 5 3上模流邊界 1 5 4下模流邊界 160黏晶膠帶 200多晶片模流平衡之封裝構造 2 1 0 第一側引腳 2 1 1 内端 220 第二側引腳 221内端 2 3 0虛晶片 230Α虛晶片 240積體電路晶片 240Α積體電路晶片 242 背面 243 銲墊 2 5 0銲線 260封膠體 261頂面 263上模流邊界 264下模流邊界 270 兩側晶片承座 3 00多晶片模流平衡之封裝構造 310 引腳 311 内端 320積體電路晶片 3 2 2 背面 3 23銲墊 3 3 0 虛晶片 3 4 0銲線 350 封膠體 351 頂面 3 6 0黏晶膠帶 1 5 2底面 241 主動面 2 6 2底面 280黏晶膠帶 321 主動面 3 52底面 14

Claims (1)

1. L325619 十、申請專利範圍： 一種多晶片模流平衡之封裝構造，包含： 導線架之複數個第一側引腳與複數個第 中該些第-侧引腳係較長於該些第二側引腳；腳，其 一虛晶片，其係黏設於該些第一側引腳； 稩瓶电裕晶片 係黏設於該虛晶片，$ t 1 、 ，鉸背面 座a曰片，該主動面其中一側邊

   銲墊，盆係她姑 凡句復數個 /、係鄰近該些第一侧引腳與該歧第-伽Μ _ . 端； X —乐一侧弓丨腳之内 側引腳與 複數個銲線，其電性連接該些銲墊至該些 該些第二側引腳；以及 封勝體《係密封該虛晶片、該積體電路晶片、該些 銲線以及該些第—侧引腳與該些第二側引腳之一部位； 其中該些第“侧引腳與該些第二侧引腳之被密封部位為 無沉置水平配置，並且該封膠體係具有一頂面矣一底 面該虛a曰片提供一厚度以使該頂面距離該些第一側引 腳之高度等於該底面距離該積體電路晶片之高度。 2、如申4專利範圍帛i項所述之多晶片模流平衡之封裝構 造，另包含一導線架之兩側晶片承座，該些第一側引腳 係排列在該兩側晶片承座之間，而該虛晶片更黏設於該 兩側晶片承座。 如申請專利範圍第1項所述之多晶片模流平衡之封裝構 造，另包含複數個黏晶膠帶，以黏接該些第一侧引腳與 該虛晶片。 15 4、 如申請專利範圍帛i項所述之多晶片模流平衡之封裝構 邊，其中該些銲塾係集中在該主動面之單一侧邊，其係 為一字形單排排列或平行排交錯排列。 5、 如申請專利範圍帛1項所述之多晶片模流平衡之封裝構 造’其中該虛晶片之尺寸係不小於該積體電路晶片。 6、 一種多晶片模流平衡之封裝構造，包含： /導線架之複數個引腳； /積體電路晶片，其係具有一主動面與一背面，該主動 面係黏設於該些引腳，該主動面上係形成有複數個銲 墊，其係鄰近該些引腳之内端； 一虛晶片’其係黏設於該積體電路晶片之該背面； 複數個鲜線’其電性連接該些銲墊至該些引腳；以及 一封膠體，其係密封該虛晶片、該積體電路晶片、該些 銲線以及該些引腳之一部位；其中該些引腳之被密封部 位為無沉置水平配置，並且該封膠體係具有一頂面與一 底面’該虛晶片提供一厚度以使該頂面距離該些引腳之 尚度等於該底面距離該虛晶片之高度。 7、 如申請專利範圍第6項所述之多晶片模流平衡之封裝構 造’另包含複數個黏晶膠帶，以黏接該些引腳與該積體 電路晶片》 8、 如申請專利範圍第6項所述之多晶片模流平衡之封裝構 造’其中該些銲墊係集中在該主動面之一中央區域，.其 係為單排排列或多排排列。 9、 如申請專利範圍第ό項所述之多晶片模流平衡之封裝構 1.325619 造’其中該虚晶片之尺寸係不小於該積體電路晶片。

   17 1325619

   154

   18