TWI323409B - Apparatus and related method for controlling switch module in memory by detecting operating frequency of specific signal in memory - Google Patents
Apparatus and related method for controlling switch module in memory by detecting operating frequency of specific signal in memory Download PDFInfo
- Publication number
- TWI323409B TWI323409B TW095133206A TW95133206A TWI323409B TW I323409 B TWI323409 B TW I323409B TW 095133206 A TW095133206 A TW 095133206A TW 95133206 A TW95133206 A TW 95133206A TW I323409 B TWI323409 B TW I323409B
- Authority
- TW
- Taiwan
- Prior art keywords
- pulse width
- frequency
- amount
- signal
- width adjustment
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 19
- 241000255925 Diptera Species 0.000 claims 1
- 238000001514 detection method Methods 0.000 claims 1
- 238000011017 operating method Methods 0.000 claims 1
- 230000000630 rising effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000004904 shortening Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000009941 weaving Methods 0.000 description 1
- 238000003079 width control Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4076—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/10—Decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Memory System (AREA)
- Pulse Circuits (AREA)
Description
九、發明說明: . 【發明所屬之技術領域】 / 本發明在於提供一種記憶體存取控制機制,尤指一種藉由值 - 測記憶體時脈之頻率來調整脈波寬度以產生記憶體中資料傳輪路 也上之開關模組之控制訊號的裝置及其相關方法。 【先前技術】 ® —般而言,當微處理器欲存取一記憶體(例如動態隨機存取記 憶體(DRAM))中某一筆資料時,需要發出一輸入指令訊號(例如 一資料讀取指令或者一資料寫入指令)至記憶體以告知記憶體來 進行資料存取動作’同時亦需要發出對應於此筆資料的一輸入位 址訊號以讓記憶體可以按照此輸入位址訊號來存取該筆資料,而 在存取資料之前,輸入位址訊號與輸入指令訊號會先經由—解碼 器執行解碼運作以輸出一組控制訊號來控制開關模組的導通時間 • 以便經由開關模組來進行記憶體資料存取,例如,經由導通之開 關模組來存取s己憶體之複數個記憶庫(mem〇fy bank)中一特定記憶 庫内的記憶體單元(memorycell);另外,通常來說,輸入指令訊 ' 號與輸入位址訊號係分別利用複數個電壓訊號的形式以輸入至記 憶體’而記憶體中亦有相對應的接腳來接收該複數個電壓訊號, 舉例來說,輸入位址訊號若由10個電壓訊號來表示之,則記憶體 亦具有10個接腳來分別接收此10個電壓訊號以得知輸入位址訊 號的内容,而輸入指令訊號的表示方式則類似於輸入位址訊號的 表示方式’其中電壓訊號係為具有一高電壓準位(例如5伏特)與一 丄 低電壓準位(例如〇伏特)的訊號;此外,記憶體中具有一操作時脈 .(亦即記憶體時脈),其利用操作時脈來判斷位址訊號中每一電壓 '訊说的電壓準位以得知輸入位址訊號以便進行資料存取,舉例來 說’記憶體可於操作時脈之上升邊緣(risingedge)或是下降邊緣 (falling edge)來判斷輪入位址訊號的電壓準位。 然而’實作上’由於當記憶體的操作時脈操作於高頻時,訊 _射问頻變化的部分將會變得不具理想性,使得記憶體在執行指 令並判斷輸入位址訊號之電壓訊號的電壓準位時有可能發生誤 判’清參照第1圖,第1圖是習知記憶體内部控制開關模組以存 取貝料的操作時序圖。關模組可經由—^CTRL來控制其是 否導通與導通時間。如第i圖所示,訊號⑽絲示記憶體的操 作時脈’訊號ADDR係表示輸入位址訊號中之一電壓訊號,訊號 COM表示輸入指令訊號(例如資料讀取指令或是資料寫入指令), 鲁其將於高電壓準位時進行資料讀取運作或是資料寫入運作;理想 上,當記憶體的操作時脈CLK操作於理想頻率範圍時,亦即假:是 訊號巾高觀化部分仍然具備理·,舉例來說,料輸入指^ 訊號COM之脈波寬度%只需小於輸入位址訊號細^的脈波 寬度pw丨即可’而不需考慮輸入位址訊號ADDR中上升邊緣所需 之時間㈣刪㈣與下降邊緣所需的時間⑽咖㈣:當記憶體^ 操作時脈CLK操作於較高的醉時,為了不造成誤判,則必須考 慮輸入位址訊號ADDR巾上升邊緣所需之關與下降邊緣所需的 時間來避免輸人齡訊號CGM存取職他恤,因此,此時輸入 8 ===== 址訊號ADDR中上升邊緣與下降邊緣所需的時間(如第ι圖所示之 脈波寬度PW2),絲,雜作法將造成㈣騎触之控制訊號 CT虹控侧關組進行資料存取的時間變短,舉例來說,控制訊 號CTRL之脈波寬度W將取決於輸入指令訊號⑽的脈波寬 度PW2,因此,雖然避免高頻操作環境下產生誤判,然而另一方 面卻造成資料存取時間因為較短的開關組導通時間而變短的問 題。 【發明内容】 α此本發β之目的之-在於提供—種依據記憶體之操作頻率 來調整脈波寬度喊生控制開嶋組之控舰號的裝置及其相關 方法,以解決上述的問題。 依據本發明之中請專利範圍,其係揭露—種控制—記憶體内 部之-開關模組的震置。該農置包含有一第一脈波寬度調整單 7G、-第二脈波寬度調整單j、一解碼器與一頻率偵測器,其中 該第-脈波i度調整單元接收—輸人指令訊號並依據—第—脈波 寬度調整讀調整該輸人指令訊號之—脈波寬度以產生一調整後 輸入指令訊號,而該解碼器係耦接至該第一脈波寬度調整單元, 用來接收一輸入位址訊號與該調整後輸入指令訊號以產生一控制 訊號來控制該開關模組之導通時間以便經由該開關模組進行記憶 1323409 體貝料存取’該第二脈波寬度調整單元,絲接收該控制訊號並 •依據-第,脈波z度調整量來雛該控制訊號之—脈波寬度以產 :生調整後控制訊號來控制該開關模組,以及該頻率偵測器係福 '接至該第-脈波寬度機單元_第二脈波寬度罐單元,用來 .偵測^記憶體中-特定訊號的頻率來控制該第一、第二脈波寬度 •調整單7C設定該第―、第二脈波寬度調签量。 鲁 依縣㈣之申請專利顧,其另揭露—種㈣—記憶體内 部之-開龍組的方法。該方法包含有:接收—輸人指令訊號並 依據-第-脈波寬度調整量來調整該輸入指令訊號之一脈波寬度 以產生-罐後輸人齡訊m輸人位址峨與該調整後 輸入指令訊m控舰絲控__做之導通時間; 接收該控制訊號並依據-第二脈波寬度調整量來調整該控制訊號 之-脈波寬度喊生-織後控觀絲控制闕_組;以侦 籲測該記憶體中-特定訊號的頻率來設定該第一、第二脈波寬度調 整量。 【實施方式】 請參照第2圖’第2圖是本發日月一實施例之控制開關模組別 之裝置2〇0的示意圖。在本實施例中,裝置與開關模組· 均設置於-記憶體(未顯示)中,如第2圖所示,裝置内部 包含有-第-脈波寬度調整單元2〇2、—解瑪_ 2〇4、一第二脈波 寬度調整料m以及-頻率_器,其中第—脈波寬度調整 1323409 單元202用來依據一第一脈波寬度調整量來調整輸入指令訊號 COM之脈波寬度以產生一調整後輸入指令訊號COM’,解碼器2〇4 用來接收輸入位址訊號ADDR與調整後輸入指令訊號COM’以產 . 生控制訊號CTRL’來控制開關模組210,而第二脈波寬度調整單元 • 206則用來接收解碼器204所輸出的控制訊號CTRL’,並依據一第 二脈波寬度調整量來調整控制訊號CTRL,的脈波寬度以產.生一調 整後控制訊號CTRL”以便控制開關模組210的導通狀態,如第2 B 圖所示,開關模組210包含有一控制端c以及複數個資料端a、B, 其中當控制端C接收到調整後控制訊號CTRL”而使開關模組210 建立資料端A、B之間的電性連接時,資料端A所接收之寫入資 料將可經由資料端B與資料線(dataline) DL寫入至記憶體中一 特定記憶庫内一記憶體單元,或者資料端A將可經由資料端3與 資料線DL來讀出記憶體中一特定記憶庫内之一記憶體單元所儲 存的資料。此外,頻率偵測器208則用來依據記憶體中一特定訊 • 號之頻率(例如記憶體之操作時脈CLK的頻率)來控制第一脈波 寬度調整單元202設定該第一脈波寬度調整量,以及控制第二脈 波寬度調整單元206設定該第二脈波寬度調整量;在此請注意到, 在本實施例中,第一脈波寬度調整單元202與第二脈波寬度調整 單元206係以可控制延遲單元來加以實作,而第一脈波寬度調整 畺與第一脈波寬度調整量便是第一脈波寬度調整單元2〇2與第二 脈波寬度調整單元206所分別施加的延遲量,然而,此並非本發 明的限制,亦即,任何可調整脈波寬度的機制亦可被第一脈波寬 度調整單元202與第二脈波寬度調整單元2〇6採用。 1323409 當頻率偵測器208偵測到記憶體200的操作時脈CLK對應於 . 一頻率h時,頻率偵測器208會控制第一脈波寬度調整單元202 ' 設定一延遲量Di來作為第一脈波寬度調整量,以及控制第二脈波 * 寬度調整單元206設定一延遲量D2來作為第二脈波寬度調整量, 此時第一脈波寬度調整單元202便依據延遲量D1來調整輸入指令 訊號COM的脈波寬度以產生一調整後輸入指令訊號c〇M,,接 鲁 著’解碼器204接收輸入位址訊號ADDR與調整後輸入指令訊號 COM’來執行解碼運作以輸出控制訊號CTRL,,而第二脈波寬度調 整單元206接著依據延遲量D2來調整控制訊號CTRL’以產生一調 整後控制訊號CTRL”來控制開關模組210的資料存取時間(亦即 開關模組210的導通時間),其中延遲量d2將調整控制訊號CTRL, 使得調整後控制訊號CTRL”之脈波寬度比原先控制訊號CTRL,的 脈波寬度寬;另外’若頻率偵測器2〇8偵測到記憶體2〇〇的操作 鲁時脈CLK改成對應大於頻率的另一頻率f2時,頻率偵測器208 會控制第脈波寬度調聱單元202改成設定另一延遲量D3來作為 第一脈波寬度調整量’以及控制第二脈波寬度調整單元206改成 設定另一延遲量來作為第二脈波寬度調整量,其中延遲量D3 小於延遲量而延遲量D4大於延遲量。 一換句話說,上述方法在於當操作時脈CLK操作於比原先頻率 ^之’此時第-脈波寬度調整量必須比原先的第一脈波 見度調整置還要窄以預先保留較多的寬度給上升邊緣與下降邊緣 12 1323409 所需的時間來避免誤判’而第二脈波寬度調整量則必須比原先的 第二脈波寬度調整量還要X ’使得原先輸入指令訊號c〇M之脈波 \ 寬度所受到的調整能夠獲得恢復來讓控制開關模組210之資料存 - 取的時間(亦即開關模組210的導通時間)恢復正常,因此,可 以解決資料存取_變短的在此請注意到,任何偵測操作 B夺脈CLK之方法與任何上述所說之脈波寬度調整單元的實現方 法’皆屬於本發明的範缚;另外’亦可移除第二脈波寬度調整單 •元206而只留下第一脈波寬度調整單元202,亦即頻率_器· 只控制第-脈波寬度調整單元挪來設定第一脈波寬度調整量, 即使沒有解決資料存取時間縮短的問題,然而亦可以解決操作時 脈CLK操作於高頻時可能產生誤判的問題,此亦符合本發明的精 神0 以上所述僅林剌之較佳實_,凡依本發”請專 籲所做之均等變化與修都,皆應屬本發明之涵蓋範圍。 【圖式簡單說明】 •St記憶體内部控制開關模組以存取資料的操作時序圖。 第圖為本發明一實施例之控制記憶體中開關模組之裝置的示音 圖。 b忍 【主要元件符號說明】
13 1323409 204 解碼器 206 第二脈波寬度調整單元 208 頻率偵測器 210 開關模組
Claims (1)
- 十、申請專利範圍: —種控制一記憶體内部一開關模組之裝置,其包含有: 第一脈波寬度調整單元,用來接收一輸入指令訊號並依據一 第一脈波寬度調整量來調整該輸入指令訊號之一脈波寬 度以產生一調整後輸入指令訊號; —解碼器,耦接至該第一脈波寬度調整單元,用來接收一輸入 位址訊號與該調整後輸入指令訊號以產生一控制訊號來 控制該開關模組之導通時間以便經由該開關模組進行記 憶體資料存取;以及 —頻率偵測器,耦接至該第一脈波寬度調整單元,用來偵測該 記憶體中一特定訊號之頻率以控制該第一脈波寬度調整 單元設定該第一脈波寬度調整量。 2.如申請專利範圍第1項所述之裝置,其中該特定訊號係為該記 憶體之一操作時脈。 。:如申請專鄕圍第1項所述之裝置,其中該第-脈波寬度調整 :兀係為—可控制延遲單元’而該第-脈波寬度調整量係-延遲 置並用來調整脈波寬度;當該特定訊號對應-第-醉時,該频 率偵測β會控繼第—脈波寬度罐單元設定—第—延遲量來作 為料—脈波寬度輕量;以及當該記憶體之娣定訊號對應大 ^該弟率之―第二解時,該鮮制器會控制該第一脈波 寬度調整單元設定小於該第—延遲量之一第二輯量來作為該第 15 1323409 一脈波寬度調整量。 4.如申請專利範圍第3項所述之裝置,其另包含有: -第-脈波寬度調整單元’祕至該解碼_與該鮮侦測器, 用來接收該解碼器所輸出之該控制訊號,並依據—第二脈 波寬度調整量來調整該控制訊號之—脈波寬度以產生一 調整後控制訊號以控制該開關模組; 其中該解侧H另依據該特定峨之頻轉控繼第二脈波寬 度调整單元設定該第二脈波調整調整量。 5.如申請專利範圍第4項所述之裝置,其中該第二脈波寬度調整 早=係為-可控制延遲單元,而該第二脈波寬度調整量係一延 遲量並用來調整脈波寬度;當該特定訊號對應該第一頻率時, 該頻率_器會控制該第二脈波寬度調整單元設定一第三延 ==為該第二脈波寬度調整量;以及當該特定訊號賴 ,該頻率制器會控制該第:脈波寬度_單元設 二整Γ延遲量之—第四延遲量來作為該第二脈波寬度 6.如申請專利範圍第4 憶體之一操作時脈。 7·如申請專利範圍第i 項所述之農置,其巾該蚊tfl麟為該記 項所述之裝置,其另包含有: 16 一弟==寬度調整單元,_至轉辦 用來接收該解瑪器所輸出之該控制訊號,並依據一第脈 波=度調整量來調整該控制訊號之-脈波寬度以產生一-調後控制訊號以控制該開關模組; 脈波 其中該頻率_器另依據該特定訊號之頻率來控制該第 寬度調整單元設定該第二脈波雕調整量。 8·如申請專觀_ 7賴述之駿,其愧第二脈波寬度調整 早=係為一可控制延遲單元,而該第二脈波寬度調整量係一延 遲罝亚用來調整脈波寬度;當該特定訊號對應一第一頻率時, 該頻率偵測器會控制該第二脈波寬度調整單元設定一第三延 遲量來作為該第二脈波寬度調整量;以及當該特定訊號對應大 於該第一頻率之一第二頻率時,該頻率偵測器會控制該第二脈 波覓度5周整單元設定大於該第三延遲量之一第四延遲量來作 為該第二脈波寬度調整量。 9.申請專利範圍第7項所述之裝置,其中該特定訊號係為該記憶 體之一操作時脈。 10. —種控制一記憶體内部一開關模組之方法,其包含有: 接收一輸入指令訊號並依據一第一脈波寬度調整量來調整該 輸入指令訊號之一脈波寬度以產生一調整後輸入指令訊 號; 17 1323409 接收一輸入位址訊號與該調整後輪入指令訊號以產生一控制訊 號來控制該開關模組之導通時間以便經由該開關模組進 行記憶體資料存取;以及 偵測該記憶體中一特定訊號之頻率來設定該第一脈波寬度調 整量。 U·如申請專利範圍第10項所述之方法,其中該特定訊號係為該 記憶體之一操作時脈。 12. 如申請專利範圍第1〇項所述之方法,其中依據該特定訊號之 頻率來設定該第一脈波寬度調整量之步驟包含有:提供一第一可 控制延遲單元,而該第一脈波寬度調整量係一延遲量並用來調整 脈波寬度;當該特定訊號對應一第一頻率時,控制該第一可控制 延遲單元設定一第一延遲量來作為該第一脈波寬度調整量;以及 當該特定訊號對應大於該第一頻率之一第二頻率時,控制該第一 可控制延遲單元設定小於該第一延遲量之一第二延遲量來作為該 第—脈波寬度調整量。 13. 如申請專利範圍第12項所述之方法,其另包含有: 接收該控制訊號,並依據一第二脈波寬度調整量來調整該控制 汛號之一脈波寬度以產生一調整後控制訊號以控制該開 關模組;以及 依據該特定訊號之頻率來設定該第二脈波調整調整量。 18 f .圍第13項所述之方法,其中依據該 頻率來奴該第二脈波婦量^ 之 =:延遲單元,而該第二脈波寬度調整量係一二:: 波寬度;當該特㈣號對應該第—頻率時,控制該第 =制曙纖-㈣鳴作夠二脈波寬度調 ^置,以及當補定訊賴應該第二_時,控繼第二可控 :延遲單元設定大於該第三延遲量之—細延遲量來作為該工 弟一脈波寬度調整量。 ^申請專利翻第13項所述之方法,其中該特定訊號係為該 。己隐體之一操作時脈。 M·如申請專利範圍第10項所述之方法,其另包含有: 接收該控制訊號,並依據-第二脈波寬度調整量來調整該控制 喊之ϋ寬H生—調整後㈣減以控制該開 關模組;以及 . 依據該特定訊號之頻率來設定該第二脈波調整調整量。 . π.如申請專利範圍第16項所述之方法,其中依據該特定訊號之 • 頻率來设定5亥弟一脈波調整調整量之步驟包含有:提供一第二 ' 可控制延遲單元,而該第二脈波寬度調整量係一延遲量並用來 調整脈波寬度;當該特定訊號對應一第一頻率時,控制該第二 可控制延遲單元設定一第三延遲量來作為該第二脈波寬度調 19 1323409 整量;以及當該特定訊號對應大於該第一頻率之一第二頻率 時,控制該第二可控制延遲單元設定大於該第三延遲量之一第 四延遲量來作為該第二脈波寬度調整量。 18.如申請專利範圍第16項所述之方法,其中該特定訊號係為該 記憶體之一操作時脈。 十一、圖式: 20
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW095133206A TWI323409B (en) | 2006-09-08 | 2006-09-08 | Apparatus and related method for controlling switch module in memory by detecting operating frequency of specific signal in memory |
| US11/563,213 US7417905B2 (en) | 2006-09-08 | 2006-11-27 | Apparatus and related method for controlling switch module in memory by detecting operating frequency of specific signal in memory |
| KR1020060126279A KR100863775B1 (ko) | 2006-09-08 | 2006-12-12 | 메모리 내의 특정 신호의 동작 주파수를 검출하여 메모리내의 스위칭 모듈을 제어하는 장치 및 방법 |
| JP2006334687A JP4711941B2 (ja) | 2006-09-08 | 2006-12-12 | メモリーのスイッチモジュール制御装置及び関連方法 |
| DE102007016603.8A DE102007016603B4 (de) | 2006-09-08 | 2007-04-05 | Vorrichtung und darauf bezogenes Verfahren zum Steuern eines Switch-Moduls in einem Speicher durch Erfassen einer Betriebsfrequenz eines spezifischen Signals in einem Speicher |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW095133206A TWI323409B (en) | 2006-09-08 | 2006-09-08 | Apparatus and related method for controlling switch module in memory by detecting operating frequency of specific signal in memory |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200813710A TW200813710A (en) | 2008-03-16 |
| TWI323409B true TWI323409B (en) | 2010-04-11 |
Family
ID=39105197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW095133206A TWI323409B (en) | 2006-09-08 | 2006-09-08 | Apparatus and related method for controlling switch module in memory by detecting operating frequency of specific signal in memory |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7417905B2 (zh) |
| JP (1) | JP4711941B2 (zh) |
| KR (1) | KR100863775B1 (zh) |
| DE (1) | DE102007016603B4 (zh) |
| TW (1) | TWI323409B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102402454B (zh) * | 2010-09-10 | 2013-10-02 | 联想(北京)有限公司 | 一种调节内存运行频率的方法及电子设备 |
| CN104681075B (zh) * | 2013-11-26 | 2017-11-17 | 旺宏电子股份有限公司 | 存储器装置与其操作方法 |
| CN115565576B (zh) * | 2021-07-02 | 2025-07-04 | 长鑫存储技术有限公司 | 一种信号生成电路、方法及半导体存储器 |
| JP7464022B2 (ja) * | 2021-09-01 | 2024-04-09 | 富士電機株式会社 | 試験方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6285722B1 (en) * | 1997-12-05 | 2001-09-04 | Telcordia Technologies, Inc. | Method and apparatus for variable bit rate clock recovery |
| JP2001057083A (ja) * | 1999-08-11 | 2001-02-27 | Hitachi Ltd | 半導体記憶装置 |
| JP4727799B2 (ja) * | 2000-09-25 | 2011-07-20 | 富士通セミコンダクター株式会社 | 半導体集積回路及び外部信号の取り込み方法 |
| KR100424118B1 (ko) * | 2001-05-03 | 2004-03-24 | 주식회사 하이닉스반도체 | 클럭 신호의 주파수 정보를 이용하여 셀 동작을 제어하는동기식 반도체 메모리 장치 |
| US6633185B2 (en) * | 2001-10-16 | 2003-10-14 | Altera Corporation | PLL/DLL circuitry programmable for high bandwidth and low bandwidth applications |
| KR100546213B1 (ko) | 2003-12-05 | 2006-01-24 | 주식회사 하이닉스반도체 | 컬럼 어드레스 선택 신호의 펄스 폭 제어 회로 |
| KR100608355B1 (ko) | 2004-03-25 | 2006-08-08 | 주식회사 하이닉스반도체 | 메모리 장치의 동작 주파수 변동에 따른 내부 제어 신호의인에이블 구간을 제어하는 장치와 그 방법 |
-
2006
- 2006-09-08 TW TW095133206A patent/TWI323409B/zh active
- 2006-11-27 US US11/563,213 patent/US7417905B2/en active Active
- 2006-12-12 KR KR1020060126279A patent/KR100863775B1/ko active Active
- 2006-12-12 JP JP2006334687A patent/JP4711941B2/ja active Active
-
2007
- 2007-04-05 DE DE102007016603.8A patent/DE102007016603B4/de active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008065801A (ja) | 2008-03-21 |
| KR100863775B1 (ko) | 2008-10-16 |
| US7417905B2 (en) | 2008-08-26 |
| KR20080023082A (ko) | 2008-03-12 |
| DE102007016603A1 (de) | 2008-03-27 |
| TW200813710A (en) | 2008-03-16 |
| DE102007016603B4 (de) | 2016-02-18 |
| US20080062781A1 (en) | 2008-03-13 |
| JP4711941B2 (ja) | 2011-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI284801B (en) | Memory controller, data processing system, and semiconductor device | |
| US8145925B2 (en) | Non-volatile semiconductor memory device with power saving feature | |
| CN111161772B (zh) | 内存信号相位差校正电路与方法 | |
| CN100505091C (zh) | 具有外部数据加载信号的存储器件及其串并数据预取方法 | |
| JP5155291B2 (ja) | 不揮発性メモリと、不揮発性メモリからメモリコントローラへレディ/ビジー信号を提供する方法および装置 | |
| JP2011040041A (ja) | 書き込みレベリング動作を行うためのメモリ装置の制御方法、メモリ装置の書き込みレベリング方法、及び書き込みレベリング動作を行うメモリコントローラ、メモリ装置、並びにメモリシステム | |
| TW201107972A (en) | System and method for providing configurable latency and/or density in memory devices | |
| CN104345770A (zh) | 时钟发生装置、时钟发生方法以及电子装置 | |
| JP6165008B2 (ja) | メモリ制御装置、メモリ制御方法、情報機器及びプログラム | |
| US10573371B2 (en) | Systems and methods for controlling data strobe signals during read operations | |
| TW200305168A (en) | Auto-precharge control circuit in semiconductor memory and method thereof | |
| JPH0969285A (ja) | 同期型半導体装置 | |
| KR20100075867A (ko) | 고속 dram에서 신호들을 처리하기 위한 시스템 및 방법 | |
| US20110126039A1 (en) | Memory controller with reduced power consumption, memory device, and memory system | |
| TWI323409B (en) | Apparatus and related method for controlling switch module in memory by detecting operating frequency of specific signal in memory | |
| CN1838310B (zh) | 存储器子系统及其锁存时钟产生方法 | |
| US20240112706A1 (en) | Data Storage with Improved Cache Read | |
| CN101149959A (zh) | 控制内存内部开关模块的装置及其相关方法 | |
| JP2008217948A (ja) | Sdram制御回路及び情報処理装置 | |
| WO1996034393A1 (fr) | Dispositif de memorisation a semi-conducteur, procede et systeme de modulation des impulsions pour ce dispositif | |
| JP4653122B2 (ja) | メモリーの動作電圧に基づいてスイッチモジュールを制御する装置及び関連方法 | |
| JPH10241360A (ja) | 半導体記憶装置 | |
| CN119626289B (zh) | 一种用于LPDDR5的wck2ck leveling训练方法及系统 | |
| JP3862405B2 (ja) | データ処理システム | |
| CN104795098B (zh) | 存储器装置与控制方法 |