JP2008065801A

JP2008065801A - メモリーのスイッチモジュール制御装置及び関連方法

Info

Publication number: JP2008065801A
Application number: JP2006334687A
Authority: JP
Inventors: Wen-Chang Cheng; 文昌鄭
Original assignee: Nanya Technology Corp
Current assignee: Nanya Technology Corp
Priority date: 2006-09-08
Filing date: 2006-12-12
Publication date: 2008-03-21
Anticipated expiration: 2026-12-12
Also published as: US7417905B2; KR20080023082A; US20080062781A1; TW200813710A; TWI323409B; DE102007016603B4; JP4711941B2; KR100863775B1; DE102007016603A1

Abstract

【課題】メモリーの動作周波数に基づいてパルス幅を調整し、これによりスイッチモジュールを制御する装置及び関連方法を提供する。
【解決手段】制御装置は、入力指令信号を受信し、第一パルス幅調整量に基づいて入力指令信号のパルス幅を調整し、調整済みの入力指令信号として出力する第一パルス幅調整ユニットと、入力アドレス信号と調整済み入力指令信号を受信し、制御信号を生成してスイッチモジュールの導通時間を制御し、スイッチモジュールを介してメモリーデータにアクセスすることを可能にするデコーダーと、メモリーにおける特定信号の周波数を検出し、これに基づいて第一パルス幅調整ユニットを制御し、第一パルス幅調整量を設定する周波数検知器とを含む。
【選択図】図２

Description

この発明はメモリーのアクセス制御手段に関し、特にメモリークロックの周波数を検出し、これによりパルス幅を調整し、メモリーのデータ伝送経路におけるスイッチモジュールの制御信号を生成する装置及び関連方法に関する。

マイクロプロセッサーがメモリー（例えばＤＲＡＭ）のデータにアクセスしようとするときは、入力指令信号（データ読み出し指令またはデータ書き込み指令）をメモリーに発しデータアクセス動作をこれに通報するとともに、所要のデータに対応する入力アドレス信号を発し、これに基づいてメモリーがデータにアクセスするのが一般である。データにアクセスする前、まずは入力アドレス信号と入力指令信号をデコーダーで一組の制御信号として復号化して出力し、これに基づいてスイッチモジュールの導通時間を制御し、スイッチモジュールを介してメモリーデータにアクセスにする（例えば、導通したスイッチモジュールを介し、メモリーにおける複数のメモリーバンクのうち特定のもののメモリーセルにアクセスする）。入力指令信号と入力データ信号は、一般に複数の電圧信号としてメモリーに入力され、メモリーにも電圧信号を受信するに相応のピンが設けられている。例えば、１０個の電圧信号を入力アドレス信号とする場合、メモリーは個々の電圧信号を受信する１０本のピンを備える。入力指令信号の場合もまた入力アドレス信号の場合と同様である。この電圧信号は、高電圧レベル（例えば５Ｖ）と低電圧レベル（例えば０Ｖ）を有する信号である。メモリーは、その動作クロック（すなわちメモリークロック）に基づいて各電圧信号の電圧レベルを判断し、電圧信号からなる入力アドレス信号を受信し、データアクセスを実行する。例えば、動作クロックの立ち上がりエッジまたは立ち下りエッジに基づいて、入力アドレス信号の電圧レベルを判断する。

しかし、高周波数で動作するメモリーでは、クロック信号の中の高周波変動が理想的でないので、入力アドレス信号を構成する電圧信号の電圧レベルを判断する際には、誤判が生じうる。図１を参照する。図１は従来のメモリーにおいて、スイッチモジュール制御に基づくデータアクセスのタイミング図である。スイッチモジュールの導通状態と導通時間は信号ＣＴＲＬによって決められ、図１において、信号ＣＬＫはメモリーの動作クロックであり、信号ＡＤＤＲは入力アドレス信号のうち一電圧信号であり、信号ＣＯＭは入力指令信号（例えばデータ読み出し指令またはデータ書き込み指令）である。次に高電圧レベル状態のデータ読み出しとデータ書き込みを説明する。メモリーの動作クロックＣＬＫが理想的な周波数で動作する場合、すなわち信号中の高周波変動が理想的であれば、入力指令信号ＣＯＭのパルス幅ＰＷ_２を入力アドレス信号ＡＤＤＲのパルス幅ＰＷ_１より小さくすればよく、入力アドレス信号ＡＤＤＲのセットアップ時間とホールド時間を考慮する必要はない。しかし、動作クロックＣＬＫが高周波数で動作する場合では、誤判により入力指令信号ＣＯＭを間違ったアドレスにアクセスすることを避けるべく、入力アドレス信号ＡＤＤＲのセットアップ時間とホールド時間を考慮しなければならない。言い換えると、入力指令信号ＣＯＭのパルス幅ＰＷ_２を入力アドレス信号ＡＤＤＲのパルス幅ＰＷ_１より小さくするだけですまず、入力アドレス信号ＡＤＤＲのセットアップ時間（立ち上がりエッジが完成するまでの時間）とホールド時間（立ち下りエッジが完成するまでの時間）に所定のパルス幅を保留しなければならない（図１のパルス幅ＰＷ_２参照）。しかしそうすると、デコーダーによる制御信号ＣＴＲＬでスイッチモジュールを介してデータにアクセスする時間が短くなる。なぜならば、制御信号ＣＴＲＬのパルス幅ＰＷ_３は、入力指令信号ＣＯＭのパルス幅ＰＷ_２によって決められるからである。したがって、この方法は高周波数での誤判を防止できるが、スイッチモジュール導通時間の短縮によりデータアクセス時間が短くなるという別の問題を有する。

この発明は前述の問題を解決するため、メモリーの動作周波数に基づいてパルス幅を調整し、これによってスイッチモジュールを制御する制御信号を生成する装置及び関連方法を提供することを課題とする。

この発明はメモリー中のスイッチモジュールを制御する装置を提供する。該装置は、入力指令信号を受信し、第一パルス幅調整量に基づいて入力指令信号のパルス幅を調整し、調整済みの入力指令信号として出力する第一パルス幅調整ユニットと、第一パルス幅調整ユニットに結合され、入力アドレス信号と調整済み入力指令信号を受信し、制御信号を生成してスイッチモジュールの導通時間を制御し、スイッチモジュールを介してメモリーデータにアクセスすることを可能にするデコーダーと、第一パルス幅調整ユニットに結合され、メモリーにおける特定信号の周波数を検出し、これに基づいて第一パルス幅調整ユニットを制御し、第一パルス幅調整量を設定する周波数検知器とを含む。

この発明は更に、メモリー中のスイッチモジュールを制御する方法を提供する。該方法は、入力指令信号を受信し、第一パルス幅調整量に基づいて入力指令信号のパルス幅を調整し、調整済みの入力指令信号として出力し、入力アドレス信号と調整済み入力指令信号を受信し、制御信号を生成してスイッチモジュールの導通時間を制御し、スイッチモジュールを介してメモリーデータにアクセスすることを可能にし、メモリーにおける特定信号の周波数を検出し、これに基づいて第一パルス幅調整量を設定するステップを含む。

この発明は高周波数で生じうる誤判を防ぐため、第一パルス幅調整量を本来の第一パルス幅調整量より小さくすることで、セットアップ時間（立ち上がりエッジが完成するまでの時間）とホールド時間（立ち下りエッジが完成するまでの時間）に十分なパルス幅を与える。更に、第二パルス幅調整量を本来の第二パルス幅調整量より大きくすることで、入力指令信号ＣＯＭのパルス幅をもとのとおりにし、スイッチモジュール２１０のデータアクセス時間を正常にし、データアクセス時間の不足問題を解消する。

かかる装置及び方法の特徴を詳述するために、具体的な実施例を挙げ、図を参照にして以下に説明する。

図２を参照する。図２はこの発明によるスイッチモジュール２１０を制御する装置２００を表す説明図である。本実施例による装置２００とスイッチモジュール２１０は、いずれもメモリー（非表示）に設けられている。図２に示すように、装置２００は第一パルス幅調整ユニット２０２と、デコーダー２０４と、第二パルス幅調整ユニット２０６と、周波数検知器２０８とを含む。そのうち第一パルス幅調整ユニット２０２は、第一パルス幅調整量に基づいて入力指令信号ＣＯＭのパルス幅を調整し、入力指令信号ＣＯＭ’として出力する装置であり、デコーダー２０４は、入力アドレス信号ＡＤＤＲと調整済み入力指令信号ＣＯＭ’を受信して制御信号ＣＴＲＬ’を生成し、これによりスイッチモジュール２１０を制御する装置であり、第二パルス幅調整ユニット２０６は、デコーダー２０４から制御信号ＣＴＲＬ’を受信し、更に第二パルス幅調整量に基づいて制御信号ＣＴＲＬ’のパルス幅を調整し、制御信号ＣＴＲＬ’’として出力してスイッチモジュール２１０の導通状態を制御する装置である。再び図２を参照する。スイッチモジュール２１０は制御端Ｃと複数のデータ端Ａ、Ｂを備える。制御端Ｃにおける調整済み制御信号ＣＴＲＬ’’の受信により、スイッチモジュール２１０のデータ端Ａ、Ｂ間の電気的接続が確立されると、データ端Ａより受信した書き込みデータを、データ端ＢとデータラインＤＬを介してメモリー中の特定メモリーバンクにあるメモリーセルに書き込むことや、データ端ＢとデータラインＤＬを介して、メモリー中の特定メモリーバンクにあるメモリーセルに保存されるデータを、データ端Ａで読み出すことが可能となる。一方、周波数検知器２０８はメモリー中の特定信号の周波数（例えばメモリーの動作クロックＣＬＫの周波数）に基づき、第一パルス幅調整ユニット２０２を制御して第一パルス幅調整量を設定するとともに、第二パルス幅調整ユニット２０６を制御して第二パルス幅調整量を設定する。注意すべきは、本実施例の第一パルス幅調整ユニット２０２と第二パルス幅調整ユニット２０６は制御可能な遅延ユニットを利用し、第一パルス幅調整量と第二パルス幅調整量は、それぞれ第一パルス幅調整ユニット２０２と第二パルス幅調整ユニット２０６が加える遅延量にあたっている。もっとも、これは本発明を限定するものでなく、パルス幅を調整できるいかなる手段は、いずれも第一パルス幅調整ユニット２０２と第二パルス幅調整ユニット２０６に適する。

メモリー２００の動作クロックが周波数Ｆ_１に対応すると周波数検知器２０８によって検出されたとき、周波数検知器２０８は、第一パルス幅調整ユニット２０２を制御して遅延量Ｄ_１を第一パルス幅調整量として設定するとともに、第二パルス幅調整ユニット２０６を制御して遅延量Ｄ_２を第二パルス幅調整量として設定する。それを受けて、第一パルス幅調整ユニット２０２は遅延量Ｄ_１に基づいて入力指令信号ＣＯＭのパルス幅を調整し、調整済みの入力指令信号ＣＯＭ’として出力する。続いて、デコーダー２０４は入力アドレス信号ＡＤＤＲと調整済み入力指令信号ＣＯＭ’を受信してこれを復号化し、制御信号ＣＴＲＬ’として出力する。更に第二パルス幅調整ユニット２０６は、遅延量Ｄ_２に基づいて制御信号ＣＴＲＬ’のパルス幅を調整し、調整済みの入力指令信号ＣＴＲＬ’’として出力し、これによってスイッチモジュール２１０のデータアクセス時間（すなわちスイッチモジュール２１０の導通時間）を制御する。前記遅延量Ｄ_２は、制御信号ＣＴＲＬ’のパルス幅を大きくするものである。上記に対し、メモリー２００の動作クロックが周波数Ｆ_１より高い周波数Ｆ_２対応すると周波数検知器２０８によって検出されたとき、周波数検知器２０８は、第一パルス幅調整ユニット２０２を制御して遅延量Ｄ_３を第一パルス幅調整量として設定するとともに、第二パルス幅調整ユニット２０６を制御して遅延量Ｄ_４を第二パルス幅調整量として設定する。上記遅延量Ｄ_３は遅延量Ｄ_１より小さく設定され、遅延量Ｄ_４は遅延量Ｄ_２より大きく設定されている。

言い換えれば、動作クロックＣＬＫが本来の周波数より高い周波数で動作する場合、誤判を防ぐため、前記方法は第一パルス幅調整量を本来の第一パルス幅調整量より小さくすることで、セットアップ時間とホールド時間に十分なパルス幅を与える。更に、第二パルス幅調整量を本来の第二パルス幅調整量より大きくすることで、入力指令信号ＣＯＭのパルス幅をもとのとおりにし、スイッチモジュール２１０のデータアクセス時間を正常にし、データアクセス時間の不足問題を解消する。注意すべきは、いかなる動作クロックＣＬＫの検知方法や、前述に合致するいかなるパルス幅調整ユニットは、すべて本発明の範囲に属する。また、第二パルス幅調整ユニット２０６を不要にし、第一パルス幅調整ユニット２０２のみ設けることも可能である。この場合、周波数検知器２０８は第一パルス幅調整ユニット２０２のみ制御し、第一パルス幅調整量のみ設定する。そうすると、データアクセス時間の不足問題は解消されないとはいえ、動作クロックＣＬＫが高周波数で動作する場合に生じうる誤判は、依然として防止できる。

以上はこの発明に好ましい実施例であって、この発明の実施の範囲を限定するものではない。よって、当業者のなし得る修正、もしくは変更であって、この発明の精神の下においてなされ、この発明に対して均等の効果を有するものは、いずれもこの発明の特許請求の範囲に属するものとする。

本発明の利用する素子はいずれも当業者に周知されているもので、当然実施可能である。

従来のメモリーにおいて、スイッチモジュール制御に基づくデータアクセスのタイミング図である。この発明によるスイッチモジュールを制御する装置を表す説明図である。

符号の説明

２００装置
２０２第一パルス幅調整ユニット
２０４デコーダー
２０６第二パルス幅調整ユニット
２０８周波数検知器
２１０スイッチモジュール

Claims

メモリー中のスイッチモジュールを制御する装置であって、
入力指令信号を受信し、第一パルス幅調整量に基づいて入力指令信号のパルス幅を調整し、調整済みの入力指令信号として出力する第一パルス幅調整ユニットと、
第一パルス幅調整ユニットに結合され、入力アドレス信号と調整済み入力指令信号を受信し、制御信号を生成してスイッチモジュールの導通時間を制御し、スイッチモジュールを介してメモリーデータにアクセスすることを可能にするデコーダーと、
第一パルス幅調整ユニットに結合され、メモリーにおける特定信号の周波数を検出し、これに基づいて第一パルス幅調整ユニットを制御し、第一パルス幅調整量を設定する周波数検知器とを含むことを特徴とするメモリーのスイッチモジュール制御装置。
前記特定信号はメモリーの動作クロックであることを特徴とする請求項１記載のメモリーのスイッチモジュール制御装置。
前記第一パルス幅調整ユニットは制御可能な遅延ユニットであり、前記第一パルス幅調整量はパルス幅を調整するための遅延量であり、前記特定信号が第一周波数に対応する場合、周波数検知器は第一パルス幅調整ユニットを制御し、第一遅延量を第一パルス幅調整量として設定し、前記メモリーの特定信号が第一周波数より大きい第二周波数に対応する場合、周波数検知器は第一パルス幅調整ユニットを制御し、第一遅延量より小さい第二遅延量を第一パルス幅調整量として設定することを特徴とする請求項１記載のメモリーのスイッチモジュール制御装置。
前記制御装置は更に、
デコーダーと周波数検知器に結合され、デコーダーから出力された制御信号を受信し、第二パルス幅調整量に基づいて制御信号のパルス幅を調整し、調整済みの制御信号として出力してスイッチモジュールを制御する第二パルス幅調整ユニットを含み、周波数検知器は前記特定信号の周波数に基づいて第二パルス幅調ユニットを制御し、第二パルス幅調整量を設定することを特徴とする請求項３記載のメモリーのスイッチモジュール制御装置。
前記第二パルス幅調整ユニットは制御可能な遅延ユニットであり、前記第二パルス幅調整量はパルス幅を調整するための遅延量であり、前記特定信号が第一周波数に対応する場合、周波数検知器は第二パルス幅調整ユニットを制御し、第三遅延量を第二パルス幅調整量として設定し、前記メモリーの特定信号が前記第二周波数に対応する場合、周波数検知器は第二パルス幅調整ユニットを制御し、第三遅延量より大きい第四遅延量を第二パルス幅調整量として設定することを特徴とする請求項４記載のメモリーのスイッチモジュール制御装置。
前記特定信号はメモリーの動作クロックであることを特徴とする請求項４記載のメモリーのスイッチモジュール制御装置。
前記制御装置は更に、
デコーダーと周波数検知器に結合され、デコーダーから出力された制御信号を受信し、第二パルス幅調整量に基づいて制御信号のパルス幅を調整し、調整済みの制御信号として出力してスイッチモジュールを制御する第二パルス幅調整ユニットを含み、周波数検知器は前記特定信号の周波数に基づいて第二パルス幅調ユニットを制御し、第二パルス幅調整量を設定することを特徴とする請求項１記載のメモリーのスイッチモジュール制御装置。
前記第二パルス幅調整ユニットは制御可能な遅延ユニットであり、前記第二パルス幅調整量はパルス幅を調整するための遅延量であり、前記特定信号が第一周波数に対応する場合、周波数検知器は第二パルス幅調整ユニットを制御し、第三遅延量を第二パルス幅調整量として設定し、前記メモリーの特定信号が第一周波数より大きい第二周波数に対応する場合、周波数検知器は第二パルス幅調整ユニットを制御し、第三遅延量より大きい第四遅延量を第二パルス幅調整量として設定することを特徴とする請求項７記載のメモリーのスイッチモジュール制御装置。
前記特定信号はメモリーの動作クロックであることを特徴とする請求項７記載のメモリーのスイッチモジュール制御装置。
メモリー中のスイッチモジュールを制御する方法であって、
入力指令信号を受信し、第一パルス幅調整量に基づいて入力指令信号のパルス幅を調整し、調整済みの入力指令信号として出力し、
入力アドレス信号と調整済み入力指令信号を受信し、制御信号を生成してスイッチモジュールの導通時間を制御し、スイッチモジュールを介してメモリーデータにアクセスすることを可能にし、
メモリーにおける特定信号の周波数を検出し、これに基づいて第一パルス幅調整量を設定するステップを含むことを特徴とするメモリーのスイッチモジュールを制御する方法。
前記特定信号はメモリーの動作クロックであることを特徴とする請求項１０記載のメモリーのスイッチモジュールを制御する方法。
前記特定信号の周波数に基づいて第一パルス幅調整量を設定するステップは、第一制御可能遅延ユニットと、パルス幅を調整するための遅延量である第一パルス幅調整量を提供し、前記特定信号が第一周波数に対応する場合、第一制御可能遅延ユニットを制御し、第一遅延量を第一パルス幅調整量として設定し、前記メモリーの特定信号が第一周波数より大きい第二周波数に対応する場合、第一制御可能遅延ユニットを制御し、第一遅延量より小さい第二遅延量を第一パルス幅調整量として設定するステップを含むことを特徴とする請求項１０記載のメモリーのスイッチモジュールを制御する方法。
前記制御方法は更に、
制御信号を受信し、第二パルス幅調整量に基づいて制御信号のパルス幅を調整し、調整済みの制御信号として出力してスイッチモジュールを制御し、
前記特定信号の周波数に基づいて第二パルス幅調整量を設定するステップを含むことを特徴とする請求項１２記載のメモリーのスイッチモジュールを制御する方法。
前記特定信号の周波数に基づいて第二パルス幅調整量を設定するステップは、第二制御可能遅延ユニットと、パルス幅を調整するための遅延量である第二パルス幅調整量を提供し、前記特定信号が第一周波数に対応する場合、第二制御可能遅延ユニットを制御し、第三遅延量を第二パルス幅調整量として設定し、前記メモリーの特定信号が第二周波数に対応する場合、第二制御可能遅延ユニットを制御し、第三遅延量より大きい第四遅延量を第二パルス幅調整量として設定するステップを含むことを特徴とする請求項１３記載のメモリーのスイッチモジュールを制御する方法。
前記特定信号はメモリーの動作クロックであることを特徴とする請求項１３記載のメモリーのスイッチモジュールを制御する装置。
前記制御方法は更に、
制御信号を受信し、第二パルス幅調整量に基づいて制御信号のパルス幅を調整し、調整済みの制御信号として出力してスイッチモジュールを制御し、
前記特定信号の周波数に基づいて第二パルス幅調整量を設定するステップを含むことを特徴とする請求項１０記載のメモリーのスイッチモジュールを制御する方法。
前記特定信号の周波数に基づいて第二パルス幅調整量を設定するステップは、第二制御可能遅延ユニットと、パルス幅を調整するための遅延量である第二パルス幅調整量を提供し、前記特定信号が第一周波数に対応する場合、第二制御可能遅延ユニットを制御し、第三遅延量を第二パルス幅調整量として設定し、前記メモリーの特定信号が第一周波数より大きい第二周波数に対応する場合、第二制御可能遅延ユニットを制御し、第三遅延量より大きい第四遅延量を第二パルス幅調整量として設定するステップを含むことを特徴とする請求項１６記載のメモリーのスイッチモジュールを制御する方法。
前記特定信号はメモリーの動作クロックであることを特徴とする請求項１６記載のメモリーのスイッチモジュールを制御する装置。