[go: up one dir, main page]

DE102007016603A1 - Vorrichtung und darauf bezogenes Verfahren zum Steuern eines Switch-Moduls in einem Speicher durch Erfassen einer Betriebsfrequenz eines spezifischen Signals in einem Speicher - Google Patents

Vorrichtung und darauf bezogenes Verfahren zum Steuern eines Switch-Moduls in einem Speicher durch Erfassen einer Betriebsfrequenz eines spezifischen Signals in einem Speicher Download PDF

Info

Publication number
DE102007016603A1
DE102007016603A1 DE102007016603A DE102007016603A DE102007016603A1 DE 102007016603 A1 DE102007016603 A1 DE 102007016603A1 DE 102007016603 A DE102007016603 A DE 102007016603A DE 102007016603 A DE102007016603 A DE 102007016603A DE 102007016603 A1 DE102007016603 A1 DE 102007016603A1
Authority
DE
Germany
Prior art keywords
pulse width
width adjustment
frequency
delay amount
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102007016603A
Other languages
English (en)
Other versions
DE102007016603B4 (de
Inventor
Wen-Chang Cheng
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of DE102007016603A1 publication Critical patent/DE102007016603A1/de
Application granted granted Critical
Publication of DE102007016603B4 publication Critical patent/DE102007016603B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Memory System (AREA)
  • Pulse Circuits (AREA)

Abstract

Es wird eine Vorrichtung (200) zum Steuern eines Switch-Moduls (210) in einem Speicher offenbart. Eine erste Impulsbreiten-Anpassungseinheit (202) empfängt ein erstes Eingabe-Anweisungssignal und passt eine Impulsbreite des Eingabe-Anweisungssignals an, um ein angepasstes Eingabe-Anweisungssignal gemäß einer ersten Impulsbreitenanpassung zu erzeugen. Ein Decodiergerät (204) empfängt ein Eingabeadressensignal und das angepasste Eingabe-Anweisungssignal, um ein Steuersignal zu erzeugen, das zur Steuerung einer Einschaltdauer des Switch-Moduls (210) verwendet wird. Eine zweite Impulsbreiten-Anpassungseinheit (206) empfängt das Steuersignal, und passt eine Impulsbreite des Steuersignals an, um ein angepasstes Steuersignal gemäß einer zweiten Impulsbreitenanpassung zu erzeugen. Ein Frequenzdetektor (208) steuert die erste und zweite Impulserfassungseinheit (202, 206), um die erste und zweite Impulsbreitenanpassung entsprechend einer Frequenz eines spezifischen Signals in dem Speicher einzustellen.

Description

  • Die vorliegende Erfindung betrifft eine Vorrichtung zum Steuern eines Switch-Moduls in einem Speicher gemäß dem Oberbegriff des Anspruchs 1.
  • Wenn ein Mikroprozessor auf eine Datenmenge zugreift, wird er im allgemeinen ein Eingabe-Anweisungssignal an den Speicher schicken, um den Speicher zu informieren, dass eine Datenzugriffsoperation durchgeführt werden wird. Es ist auch notwendig, dass der Mikroprozessor ein der Datenmenge entsprechendes Eingabeadressensignal an den Speicher schickt, sodass der Speicher auf die Datenmenge entsprechend dem Eingabeadressensignal korrekt zugreifen kann. Bevor auf die Datenmenge zugegriffen wird, führt ein Decodiergerät gleichzeitig einen Entschlüsselungsvorgang an dem Eingabeadressensignal und dem Eingabe-Anweisungssignal durch, um ein Steuersignal zum Steuern einer Einschaltdauer eines Switch-Moduls in dem Speicher auszugeben, sodass durch das Switch-Modul auf die Speicherdaten zugegriffen werden kann. Zum Beispiel kann auf Daten in Speicherzellen innerhalb einer spezifischen Speicherbank in dem Speicher durch das Switch-Modul zugegriffen werden, wenn das Switch-Modul eingeschaltet ist. Zusätzlich muss der Speicher, da das Eingabe-Anweisungssignal oder das Eingabeadressensignal gewöhnlich in der Form eines Spannungssignals in den Speicher eingegeben wird, entsprechende Pins verwenden, um die oben erwähnten Spannungssignale zu empfangen. Das Spannungssignal kann ein hohes Spannungsniveau (z.B. 5 Volt) oder ein niedriges Spannungsniveau (z.B. 0 Volt) aufweisen. Der Speicher benötigt auch ein Betriebstaktsignal (d.h., einen Speichertakt). Das Betriebstaktsignal wird verwendet, um das dem Eingabeadressensignal entsprechende Spannungsniveau zu schätzen, um Informationen über das Eingabeadressensignal zu erlangen, um eine Speicherdaten-Zugriffsoperation durchzuführen.
  • In der Praxis können jedoch, da Hochfrequenzänderungen (high frequency variations) der oben erwähnten Spannungssignale zu einem nicht idealen Zustand führen, während das Betriebstaktsignal in dem Speicher mit einer höheren Frequenz arbeitet, Fehler auftreten, wenn der Speicher Anweisungen zum Schätzen des Spannungsniveaus des Spannungssignals ausführt, das das Eingabeadressensignal darstellt. Wie weiter unten durch 1 beschrieben ist, wird ein Signal CTRL verwendet, um das Switch-Modul so zu steuern, dass es eingeschaltet oder ausgeschaltet ist, und auch um die Einschaltdauer des Switch-Moduls zu steuern. Das Vorsehen einer festgelegten Impulsbreite wird zu einer kürzeren Einschaltdauer des Switch-Moduls führen, wenn das von dem Decodiergerät ausgegebene Steuersignal CTRL verwendet wird, um das Switch-Modul zu steuern. Die kürzere Einschaltdauer des Switch-Moduls wird eine kürzere Datenzugriffszeit bewirken. Diese kürzere Datenzugriffszeit bekommt eine größere Bedeutung, wenn die vorgesehene Impulsbreite länger ist.
  • Es ist Aufgabe der vorliegenden Erfindung, eine Vorrichtung zum Steuern eines Switch-Moduls in einem Speicher zu schaffen, die die Impulsbreite anpasst, um ein Steuersignal zum Steuern des Switch-Moduls bei einer vorgegebenen Betriebsfrequenz zu erzeugen.
  • Die Lösung dieser Aufgabe erfolgt durch die Merkmalkombination des Anspruches 1 bzw. 8. Die Unteransprüche offenbaren bevorzugte Weiterbildungen der Erfindung.
  • Wie aus der unten folgenden, detaillierten Beschreibung deutlicher zu sehen sein wird, umfasst die beanspruchte Vorrichtung zum Steuern eines Switch-Moduls in einem Speicher eine erste Impulsbreiten-Anpassungseinheit, die mit einem Decodiergerät und einem Frequenzdetektor gekoppelt ist.
  • Weitere Einzelheiten, Merkmale und Vorteile der Erfindung ergeben sich aus nachfolgender Beschreibung eines Ausführungsbeispiels anhand der Zeichnung.
  • Es zeigt:
  • 1 ein Timing-Diagramm, das ein Switch-Modul für den Datenzugriff in einem Speicher des Standes der Technik steuert, und
  • 2 ein Diagramm einer Vorrichtung zum Steuern eines Switch-Moduls gemäß einem Ausführungsbeispiel der vorliegenden Erfindung.
  • Entsprechend dem Switch-Modul des Standes der Technik in 1, wird ein Signal CTRL verwendet um das Switch-Modul so zu steuern, dass es eingeschaltet oder ausgeschaltet ist, und auch um die Einschaltdauer des Switch-Moduls zu steuern. CLK stellt das Betriebstaktsignal in dem Speicher dar, und ein Signal ADDR stellt das Eingabeadressensignal dar. Ein Signal COM stellt ein Eingabe-Anweisungssignal dar (z.B. ein Datenlesen-Anweisungssignal oder ein Datenschreiben-Anweisungssignal), und eine Datenzugriffsoperation wird ausgeführt, wenn ein Spannungsniveau des Eingabe-Anweisungssignals COM ein hohes Spannungsniveau erreicht. Wenn, zum Beispiel, das Betriebstaktsignal CLK in dem Speicher in einem idealen Frequenzbereich bleibt (das heißt, es wird angenommen, dass in diesem Frequenzbereich Hochfrequenzänderungen des Eingabeadressensignals ADDR noch ideal sind), muss eine Impulsbreite PW2 des Eingabe-Anweisungssignals COM nur kürzer sein als eine Impulsbreite PW1 des Eingabeadressensignals ADDR. Eine Aufbauzeit, die durch eine ansteigende Flanke des Eingabeadressensignals ADDR beansprucht wird, und eine Haltezeit, die durch eine abfallende Flanke des Eingabeadressensignals ADDR beansprucht wird, werden nicht berücksichtigt. Andernfalls müssen, wenn das Betriebstaktsignal CLK in dem Speicher eine höhere Frequenz erreicht (das heißt, es wird angenommen, dass bei dieser Frequenz Hochfrequenzänderungen des Eingabeadressensignals ADDR nicht ideal sind), damit es dort keine Fehler gibt, die durch die ansteigende Flanke des Eingabeadressensignals ADDR beanspruchte Aufbauzeit und die durch die abfallende Flanke beanspruchte Haltezeit des Eingabeadressensignals ADDR berücksichtigt werden, um zu verhindern, dass das Decodiergerät auf andere Adressen zugreift. Daher ist es notwendig, dass die Impulsbreite PW2 des Eingabe-Anweisungssignals COM nicht nur kleiner ist als die Impulsbreite PW1 des Eingabeadressensignals ADDR, sondern es wird auch eine festgelegte Impulsbreite benötigt, die für die Aufbau-/Haltezeit, die durch die steigende/abfallende Flanke des Eingabeadressensignals ADDR benötigt wird, vorzusehen ist. Zum Beispiel ist in 1 die Impulsbreite PW2 viel kürzer als die Impulsbreite PW1. Somit ist die Impulsbreite PW3 des Steuersignals CTRL durch die Impulsbreite PW2 des Eingabe-Anweisungssignals COM bestimmt.
  • Es ist Bezug zu nehmen auf 2. 2 ist ein Diagramm einer Vorrichtung 200 zum Steuern eines Switch-Moduls 210 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. In diesem Ausführungsbeispiel sind die Vorrichtung 200 und das Switch-Modul 210 beide in einem Speicher (in 2 nicht gezeigt) angebracht. Wie in 2 gezeigt, umfasst die Vorrichtung 200 eine erste Impulsbreiten-Anpassungseinheit 202, ein Decodiergerät 204, eine zweite Impulsbreiten-Anpassungseinheit 206, und einen Frequenzdetektor 208. Die erste Impulsbreiten-Anpassungseinheit 202 wird zum Anpassen einer Impulsbreite eines Eingabe-Anweisungssignals COM verwendet, um ein angepasstes Eingabe-Anweisungssignal COM' gemäß einer ersten Impulsbreitenanpassung zu erzeugen. Das Decodiergerät 204 wird verwendet, um ein Eingabeadressensignal ADDR und ein angepasstes Eingabe-Anweisungssignal COM' zu empfangen, um ein Steuersignal CTRL' zum Steuern des Switch-Moduls 210 zu erzeugen. Die zweite Impulsbreiten-Anpassungseinheit 206 wird verwendet, um ein Steuersignal CTRL' zu empfangen, das von dem Decodiergerät 204 ausgegeben wird, und um eine Impulsbreite des Steuersignals CTRL' anzupassen, um ein angepasstes Steuersignal CTRL'' zu erzeugen, um einen EIN/AUS-Zustand des Switch-Moduls 210 gemäß einer zweiten Impulsbreitenanpassung zu steuern. Das Switch-Modul 210 umfasst einen Steuerungsanschlusspunkt C und eine Vielzahl von Datenanschlusspunkten A, B. Wenn der Steuerungsanschlusspunkt C das angepasste Steuersignal CTRL'' empfängt, und eine elektronische Verbindung zwischen den Datenanschlusspunkten A, B durch das Switch-Modul 210 aufgebaut ist, kann eine von dem Datenanschlusspunkt A empfangene Datenmenge über den Datenanschlusspunkt B und eine Datenleitung DL in eine Speicherzelle in einer spezifischen Speicherbank in dem Speicher geschrieben werden, oder eine in einer Speicherzelle in einer spezifischen Speicherbank in dem Speicher gespeicherte Datenmenge kann ausgelesen werden und über den Datenanschlusspunkt B und die Datenleitung DL zu dem Datenanschlusspunkt A übertragen werden. Der Frequenzdetektor 208 wird zum Steuern der ersten Impulsbreiten-Anpassungseinheit 202, um die erste Impulsbreitenanpassung einzustellen, und zum Steuern der zweiten Impulsbreiten-Anpassungseinheit 206 verwendet, um die zweite Impulsbreitenanpassung gemäß einer Frequenz eines spezifischen Signals in dem Speicher einzustellen (zum Beispiel eine Frequenz des Betriebstaktsignals CLK in dem Speicher). Es sei angemerkt, dass in diesem Ausführungsbeispiel die erste Impulsbreiten-Anpassungseinheit 202 und die zweite Impulsbreiten-Anpassungseinheit 206 mit steuerbaren Verzögerungseinheiten implementiert sind. Die erste Impulsbreitenanpassung und die zweite Impulsbreitenanpassung sind Verzögerungsbeträge, die jeweils von der ersten Impulsbreiten-Anpassungseinheit 202 und der zweiten Impulsbreiten-Anpassungseinheit 206 gesteuert werden; dies ist jedoch keine Begrenzung der vorliegenden Erfindung. Andere Systeme zum Anpassen von Impulsbreiten sind für die erste Impulsbreiten-Anpassungseinheit 202 und die zweite Impulsbreiten-Anpassungseinheit 206 auch geeignet.
  • In diesem Ausführungsbeispiel steuert der Frequenzdetektor 208 die erste Impulsbreiten-Anpassungseinheit 202, um die erste Impulsbreitenanpassung als einen Verzögerungsbetrag D1 einzustellen, und er steuert die zweite Impulsbreiten-Anpassungseinheit 206, um die zweite Impulsbreitenanpassung als einen Verzögerungsbetrag D2 einzustellen, wenn er erfasst, dass das Betriebstaktsignal CLK in dem Speicher 200 einer Frequenz F1 entspricht. Die erste Impulsbreiten-Anpassungseinheit 202 passt dann die Impulsbreite des Eingabe-Anweisungssignals COM an, um ein angepasstes Eingabe-Anweisungssignal COM' entsprechend dem Verzögerungsbetrag D1 zu erzeugen. Das Decodiergerät 204 empfängt das Eingabeadressensignal ADDR und das angepasste Eingabe-Anweisungssignal COM', um eine Entschlüsselungsoperation durchzuführen, um das Steuersignal CTRL' auszugeben. Die zweite Impulsbreiten-Anpassungseinheit 206 passt die Impulsbreite des Steuersignals CTRL' an, um das angepasste Steuersignal CTRL'' zum Steuern der Einschaltdauer des Switch-Moduls 210 (das heißt, die Datenzugriffszeit) entsprechend dem Verzögerungsbetrag D2 zu erzeugen. Wie oben erwähnt, wird das Steuersignal CTRL' so durch den Verzögerungsbetrag D2 angepasst, dass die Impulsbreite des angepassten Steuersignals CTRL'' länger ist als die des Steuersignals CTRL'. Andererseits steuert der Frequenzdetektor 208 die erste Impulsbreiten-Anpassungseinheit 202, um die erste Impulsbreitenanpassung als einen weiteren Verzögerungsbetrag D3 einzustellen, und er steuert die zweite Impulsbreiten-Anpassungseinheit 206, um die zweite Impulsbreitenanpassung als einen weiteren Verzögerungsbetrag D4 einzustellen, wenn er erfasst, dass das Betriebstaktsignal CLK in dem Speicher 200 einer Frequenz F2 entspricht, die höher als die Frequenz F1 ist. Der Verzögerungsbetrag D3 ist kürzer als der Verzögerungsbetrag D1, und der Verzögerungsbetrag D4 ist länger als der Verzögerungsbetrag D2.
  • Wenn das Betriebstaktsignal CLK mit einer höheren Frequenz (verglichen mit der vorhergehenden) arbeitet, ist es erforderlich, dass die erste Impulsbreitenanpassung kürzer wird als die vorhergehende erste Impulsbreitenanpassung, um eine längere Zeitdauer für die Aufbauzeit, die von der ansteigenden Flanke des Eingabeadressensignals ADDR beansprucht wird, und die Haltezeit, die von der abfallenden Flanke des Eingabeadressensignals ADDR beansprucht wird, vorzusehen, um zu vermeiden, dass Fehler auftreten. Zusätzlich ist es auch erforderlich, dass die zweite Impulsbreitenanpassung länger wird als die vorhergehende zweite Impulsbreitenanpassung, sodass die Impulsbreite des Steuersignals CTRL' zu einer längeren ausgedehnt werden kann, und die Datenzugriffszeit über das Switch-Modul 210 (das heißt, die Einschaltdauer des Switch-Moduls 210) länger wird. Demgemäß kann das Problem der kürzeren Datenzugriffszeit des Standes der Technik gelöst werden. Es ist anzumerken, dass jedes Verfahren zum Erfassen des Betriebstaktsignals CLK und jedes System zum Ausführen der oben erwähnten Impulsbreiten-Anpassungseinheit auch in den Schutzbereich der vorliegenden Erfindung fällt. In einem anderen Ausführungsbeispiel ist die zweite Impulsbreiten-Anpassungseinheit 206 entfernt (das heißt, der Frequenzdetektor 208 steuert nur die erste Impulsbreiten-Anpassungseinheit 202, um die erste Impulsbreitenanpassung einzustellen), und Fehler, die sich aus nicht-idealen Hochfrequenzänderungen ergeben, während das Betriebstaktsignal CLK mit einer höheren Frequenz arbeitet, können vermieden werden, obwohl das Problem, das durch die kürzere Datenzugriffszeit verursacht wird, nicht gelöst ist. Dies folgt auch dem Geist der vorliegenden Erfindung.
  • Zusammenfassend ist festzustellen, dass eine Vorrichtung (200) zum Steuern eines Switch-Moduls (210) in einem Speicher offenbart wird. Eine erste Impulsbreiten-Anpassungseinheit (202) empfängt ein erstes Eingabe-Anweisungssignal und passt eine Impulsbreite des Eingabe-Anweisungssignals an, um ein angepasstes Eingabe-Anweisungssignal gemäß einer ersten Impulsbreitenanpassung zu erzeugen. Ein Decodiergerät (204) empfängt ein Eingabeadressensignal und das angepasste Eingabe-Anweisungssignal, um ein Steuersignal zu erzeugen, das zur Steuerung einer Einschaltdauer des Switch-Moduls (210) verwendet wird. Eine zweite Impulsbreiten-Anpassungseinheit (206) empfängt das Steuersignal und passt eine Impulsbreite des Steuersignals an, um ein angepasstes Steuersignal gemäß einer zweiten Impulsbreitenanpassung zu erzeugen. Ein Frequenzdetektor (208) steuert die erste und zweite Impulserfassungseinheit (202, 206), um die erste und zweite Impulsbreitenanpassung entsprechend einer Frequenz eines spezifischen Signals in dem Speicher einzustellen.
    • 200
    Vorrichtung
    202
    erste Impulsbreiten-Anpassungseinheit
    204
    Decodiergerät
    206
    zweite Impulsbreiten-Anpassungseinheit
    208
    Frequenzdetektor
    210
    Switch-Modul

Claims (12)

  1. Vorrichtung (200) zum Steuern eines Switch-Moduls (210) in einem Speicher, umfassend: eine erste Impulsbreiten-Anpassungseinheit (202) zum Empfangen eines Eingabe-Anweisungssignals und Einstellen einer Impulsbreite des Eingabe-Anweisungssignals, um ein angepasstes Eingabe-Anweisungssignal gemäß einer ersten Impulsbreiteanpassung zu erzeugen; ein Decodiergerät (204), das mit der ersten Impulsbreiten-Anpassungseinheit (202) gekoppelt ist, zum Empfangen eines Eingabeadressensignals und des angepassten Eingabe-Anweisungssignals, um ein Steuersignal zu erzeugen, das verwendet wird, um eine Einschaltdauer des Switch-Moduls (210) für Speicherdatenzugang durch das Switch-Modul (210) zu steuern; und einen Frequenzdetektor (208), der mit der ersten Impulsbreiten-Anpassungseinheit (202) gekoppelt ist, zum Erfassen einer Frequenz eines spezifischen Signals in dem Speicher, um die erste Impulsbreiten-Anpassungseinheit (202) zu steuern, um die erste Impulsbreitenanpassung einzustellen.
  2. Vorrichtung gemäß Anspruch 1, dadurch gekennzeichnet, dass die erste Impulsbreiten-Anpassungseinheit (202) eine steuerbare Verzögerungseinheit ist, und die erste Impulsbreitenanpassung ein Verzögerungsbetrag ist, der für das Anpassen einer Impulsbreite verwendet wird; der Frequenzdetektor (208) die erste Impulsbreiten-Anpassungseinheit (202) steuert, um die erste Impulsbreitenanpassung als einen ersten Verzögerungsbetrag einzustellen, wenn das spezifische Signal einer ersten Frequenz entspricht; und der Frequenzdetektor (208) die erste Impulsbreiten-Anpassungseinheit steuert, um die erste Impulsbreitenanpassung als einen zweiten Verzögerungsbetrag einzustellen, der kürzer ist als der erste Verzögerungsbetrag, wenn das spezifische Signal einer zweiten Frequenz entspricht, die höher als die erste Frequenz ist.
  3. Vorrichtung gemäß Anspruch 1 oder 2, gekennzeichnet durch: eine zweite Impulsbreiten-Anpassungseinheit (206), die mit dem Decodiergerät (204) und dem Frequenzdetektor (208) gekoppelt ist, zum Empfangen des von dem Decodiergerät (204) eingegebenen Steuersignals und zum Anpassen einer Impulsbreite des Steuersignals, um ein angepasstes Steuersignal zum Steuern des Switch-Moduls (210) gemäß einer zweiten Impulsbreitenanpassung zu erzeugen; wobei der Frequenzdetektor (208) ferner die zweite Impulsbreiten-Anpassungseinheit steuert, um die zweite Impulsbreitenanpassung gemäß der Frequenz des spezifischen Signals einzustellen.
  4. Vorrichtung gemäß Anspruch 3, dadurch gekennzeichnet, dass die zweite Impulsbreiten-Anpassungseinheit (206) eine steuerbare Verzögerungseinheit ist, und die zweite Impulsbreitenanpassung ein Verzögerungsbetrag ist, der zum Anpassen einer Impulsbreite verwendet wird; der Frequenzdetektor (208) die zweite Impulsbreiten-Anpassungseinheit (206) steuert, um die zweite Impulsbreitenanpassung als einen dritten Verzögerungsbetrag einzustellen, wenn das spezifische Signal der ersten Frequenz entspricht; und der Frequenzdetektor (208) die zweite Impulsbreiten-Anpassungseinheit (206) steuert, um die zweite Impulsbreitenanpassung als einen vierten Verzögerungsbetrag einzustellen, der länger ist als der dritte Verzögerungsbetrag, wenn das spezifische Signal der zweiten Frequenz entspricht.
  5. Vorrichtung gemäß Anspruch 3, dadurch gekennzeichnet, dass die zweite Impulsbreiten-Anpassungseinheit (206) eine steuerbare Verzögerungseinheit ist, und die zweite Impulsbreitenanpassung ein Verzögerungsbetrag ist, der zum Anpassen einer Impulsbreite verwendet wird; der Frequenzdetektor (208) die zweite Impulsbreiten-Anpassungseinheit (206) steuert, um die zweite Impulsbreitenanpassung als einen dritten Verzögerungsbetrag einzustellen, wenn das spezifische Signal einer ersten Frequenz entspricht; und der Frequenzdetektor (208) die zweite Impulsbreiten-Anpassungseinheit steuert, um die zweite Impulsbreitenanpassung als einen vierten Verzögerungsbetrag einzustellen, der länger ist als der dritte Verzögerungsbetrag, wenn das spezifische Signal einer zweiten Frequenz entspricht, die höher als die erste Frequenz ist.
  6. Vorrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das spezifische Signal ein Betriebstaktsignal des Speichers ist.
  7. Verfahren zum Steuern eines Switch-Moduls (210) in einem Speicher, umfassend: Empfangen eines Eingabe-Anweisungssignals und Anpassen einer Impulsbreite des Eingabe-Anweisungssignals, um ein angepasstes Eingabe-Anweisungssignal gemäß einer ersten Impulsbreitenanpassung zu erzeugen; Empfangen eines Eingabeadressensignals und des angepassten Eingabe-Anweisungssignals, um ein Steuersignal zum Steuern einer Einschaltdauer des Switch-Moduls (210) für Speicherdatenzugang durch das Switch-Modul (210) zu erzeugen; und Erfassen einer Frequenz eines spezifischen Signals in dem Speicher, um die erste Impulsbreitenanpassung einzustellen.
  8. Verfahren gemäß Anspruch 7, dadurch gekennzeichnet, dass der Schritt des Erfassens der Frequenz des spezifischen Signals in dem Speicher, um die erste Impulsbreitenanpassung einzustellen, gekennzeichnet ist durch: Bereitstellen einer ersten steuerbaren Verzögerungseinheit, wobei die erste Impulsbreitenanpassung ein Verzögerungsbetrag ist, der für die Anpassung einer Impulsbreite verwendet wird; Steuern der ersten steuerbaren Verzögerungseinheit, um die erste Impulsbreitenanpassung als einen ersten Verzögerungsbetrag einzustellen, wenn das spezifische Signal einer ersten Frequenz entspricht; und Steuern der ersten steuerbaren Verzögerungseinheit, um die erste Impulsbreitenanpassung als einen zweiten Verzögerungsbetrag einzustellen, der geringer als der erste Verzögerungsbetrag ist, wenn das spezifische Signal einer zweiten Frequenz entspricht, die höher als die erste Frequenz ist.
  9. Verfahren gemäß Anspruch 7 oder 8, gekennzeichnet durch: Empfangen des Steuersignals und Anpassen einer Impulsbreite des Steuersignals, um ein angepasstes Steuersignal zum Steuern des Switch-Moduls (210) gemäß einer zweiten Impulsbreitenanpassung zu erzeugen; und Einstellen der zweiten Impulsbreitenanpassung gemäß der Frequenz des spezifischen Signals.
  10. Verfahren gemäß Anspruch 9, dadurch gekennzeichnet, dass der Schritt des Einstellens der zweiten Impulsbreitenanpassung gemäß der Frequenz des spezifischen Signals umfasst: Bereitstellen einer zweiten steuerbaren Verzögerungseinheit (206), wobei die zweite Impulsbreitenanpassung ein Verzögerungsbetrag ist, der für das Anpassen einer Impulsbreite verwendet wird; Steuern der zweiten steuerbaren Verzögerungseinheit (206), um die zweite Impulsbreitenanpassung als einen dritten Verzögerungsbetrag einzustellen, wenn das spezifische Signal der ersten Frequenz entspricht; und Steuern der zweiten steuerbaren Verzögerungseinheit (206), um die zweite Impulsbreitenanpassung als einen vierten Verzögerungsbetrag einzustellen, der länger als der dritte Verzögerungsbetrag ist, wenn das spezifische Signal der zweiten Frequenz entspricht.
  11. Verfahren gemäß Anspruch 9, dadurch gekennzeichnet, dass der Schritt des Einstellens der zweiten Impulsbreitenanpassung entsprechend der Frequenz des spezifischen Signals umfasst: Bereitstellen einer zweiten steuerbaren Verzögerungseinheit (206), wobei die zweite Impulsbreitenanpassung ein Verzögerungsbetrag ist, der zum Anpassen einer Impulsbreite verwendet wird; Steuern der zweiten steuerbaren Verzögerungseinheit (206), um die zweite Impulsbreitenanpassung als einen dritten Verzögerungsbetrag einzustellen, wenn das spezifische Signal einer ersten Frequenz entspricht; und Steuern der zweiten steuerbaren Verzögerungseinheit (206), um die zweite Impulsbreitenanpassung als einen vierten Verzögerungsbetrag einzustellen, der länger als der dritte Verzögerungsbetrag ist, wenn das spezifische Signal einer zweiten Frequenz entspricht, die höher als die erste Frequenz ist.
  12. Verfahren nach einem der Ansprüche 7 bis 11, dadurch gekennzeichnet, dass das spezifische Signal ein Betriebstaktsignal des Speichers ist.
DE102007016603.8A 2006-09-08 2007-04-05 Vorrichtung und darauf bezogenes Verfahren zum Steuern eines Switch-Moduls in einem Speicher durch Erfassen einer Betriebsfrequenz eines spezifischen Signals in einem Speicher Active DE102007016603B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW095133206 2006-09-08
TW095133206A TWI323409B (en) 2006-09-08 2006-09-08 Apparatus and related method for controlling switch module in memory by detecting operating frequency of specific signal in memory

Publications (2)

Publication Number Publication Date
DE102007016603A1 true DE102007016603A1 (de) 2008-03-27
DE102007016603B4 DE102007016603B4 (de) 2016-02-18

Family

ID=39105197

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007016603.8A Active DE102007016603B4 (de) 2006-09-08 2007-04-05 Vorrichtung und darauf bezogenes Verfahren zum Steuern eines Switch-Moduls in einem Speicher durch Erfassen einer Betriebsfrequenz eines spezifischen Signals in einem Speicher

Country Status (5)

Country Link
US (1) US7417905B2 (de)
JP (1) JP4711941B2 (de)
KR (1) KR100863775B1 (de)
DE (1) DE102007016603B4 (de)
TW (1) TWI323409B (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102402454B (zh) * 2010-09-10 2013-10-02 联想(北京)有限公司 一种调节内存运行频率的方法及电子设备
CN104681075B (zh) * 2013-11-26 2017-11-17 旺宏电子股份有限公司 存储器装置与其操作方法
CN115565576B (zh) 2021-07-02 2025-07-04 长鑫存储技术有限公司 一种信号生成电路、方法及半导体存储器
JP7464022B2 (ja) * 2021-09-01 2024-04-09 富士電機株式会社 試験方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6285722B1 (en) * 1997-12-05 2001-09-04 Telcordia Technologies, Inc. Method and apparatus for variable bit rate clock recovery
JP2001057083A (ja) * 1999-08-11 2001-02-27 Hitachi Ltd 半導体記憶装置
JP4727799B2 (ja) * 2000-09-25 2011-07-20 富士通セミコンダクター株式会社 半導体集積回路及び外部信号の取り込み方法
KR100424118B1 (ko) * 2001-05-03 2004-03-24 주식회사 하이닉스반도체 클럭 신호의 주파수 정보를 이용하여 셀 동작을 제어하는동기식 반도체 메모리 장치
US6633185B2 (en) * 2001-10-16 2003-10-14 Altera Corporation PLL/DLL circuitry programmable for high bandwidth and low bandwidth applications
KR100546213B1 (ko) 2003-12-05 2006-01-24 주식회사 하이닉스반도체 컬럼 어드레스 선택 신호의 펄스 폭 제어 회로
KR100608355B1 (ko) 2004-03-25 2006-08-08 주식회사 하이닉스반도체 메모리 장치의 동작 주파수 변동에 따른 내부 제어 신호의인에이블 구간을 제어하는 장치와 그 방법

Also Published As

Publication number Publication date
TW200813710A (en) 2008-03-16
US7417905B2 (en) 2008-08-26
KR100863775B1 (ko) 2008-10-16
US20080062781A1 (en) 2008-03-13
JP2008065801A (ja) 2008-03-21
KR20080023082A (ko) 2008-03-12
TWI323409B (en) 2010-04-11
DE102007016603B4 (de) 2016-02-18
JP4711941B2 (ja) 2011-06-29

Similar Documents

Publication Publication Date Title
DE19882486B4 (de) Synchroner, nicht-flüchtiger Seitenmodus-Speicher
DE69716112T2 (de) Taktanpassung mit feinregelung
DE2815283C3 (de) Datenverarbeitungseinheit
DE3115541C2 (de)
DE69428634T2 (de) Hardware-Anordnung und Verfahren zur Ausdehnung der Datenverarbeitungszeit in den Fliessbandstufen eines Mikrorechnersystems
DE2713648A1 (de) Stromzufuhr-steuervorrichtung fuer speichervorrichtungen
DE3007155C2 (de) Speichervorrichtung
DE102007044131A1 (de) Speichersteuerung, Speicherschaltung und Speichersystem mit einer Speichersteuerung und einer Speicherschaltung
DE19954564B4 (de) Steuerungsschaltung für die CAS-Verzögerung
DE2813080A1 (de) Einrichtung zur speicheradressierung
DE102007016603B4 (de) Vorrichtung und darauf bezogenes Verfahren zum Steuern eines Switch-Moduls in einem Speicher durch Erfassen einer Betriebsfrequenz eines spezifischen Signals in einem Speicher
DE19849560A1 (de) Ausgangspufferschaltung zum Steuern einer Anstiegsrate
DE60217346T2 (de) Verfahren und Vorrichtung zur Vermeidung von Speicherzugriffskonflikten
DE19514814B4 (de) Übertragungsvorrichtung und Übertragungsverfahren für Kalibrierungsdaten eines Halbleiter-Testgeräts
DE4005393A1 (de) Einrichtung zur signaltechnisch sicheren darstellung eines meldebildes
DE3820728A1 (de) Verfahren zum pruefen eines festwertspeichers und anordnung zur durchfuehrung des verfahrens
DE10214123B4 (de) Register zur Parallel-Seriell-Wandlung von Daten
DE10136852A1 (de) Verfahren und Schaltungsanordnung zur Erzeugung eines Datenstrobesignals für sehr schnelle Halbleiterspeichersysteme
DE60210871T2 (de) Halbleiterspeicheranordnung
EP1189142A2 (de) Verfahren und Vorrichtung zum Datenaustausch zwischen Speicher- und Logikbausteinen
DE10149512B4 (de) Verfahren und Vorrichtung zur Synchronisation der Datenübertragung zwischen zwei Schaltungen
DE102005009806A1 (de) Pufferbaustein für ein Speichermodul, Speichermodul und Speichersystem
DE69525858T2 (de) Synchronisationserzeugung zwischen einem mikroprozessor und dessen peripheriegerät
DE102007007858B4 (de) Vorrichtung und zugehöriges Verfahren zur Steuerung eines Schaltmoduls in einer Speichereinheit durch Erfassen einer Betriebsspannung der Speichereinheit
EP0640986A1 (de) Halbleiterspeicheranordnung und Verfahren zum Testen dieser Halbleiterspeicheranordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final