TWI302037B - Integrated circuit package with improved power signal connection - Google Patents

Description

1302037 (1) 九、發明說明 【發明所屬之技術領域】 本發明係有關具有改良之電力訊號連接的積體電路封 裝組件。 【先前技術】 因爲微處理器操作速度持續增加，由微處理器所引出 、 的電流也趨向逐向上升。增加的電流趨向放大可能會限制 • 處理器性能的電源供應雜訊。高頻電源供應雜訊或“第一 下降（first droop)”通常係和電流的改變率成比例，並且係 藉由使用去耦電容器來予以管控，而該去耦電容器係安裝 在封裝組件基板的“平地”側中央，封裝基板係在主機板上 之插槽的空洞位置處。另一方面，低頻電源供應雜訊或“ 第三下降”係和由微處理器所引出的電流成比例，且通常 係藉由使從在面板上的電壓調整器（VR )到微處理器晶粒 的全部路徑電阻最小化來予以管控。但是，不需借助昂貴 # 的測量，例如（a )封裝組件基板中之層數的增加；（b ) ' 封裝組件基板中之金屬層厚度的增加；（c )插糟接點之 - 數目的增加；和/或（d )主機板中之金屬層厚度的增加， 典型的晶粒封裝配置趨向使其難以達成此使電阻最小化的 目標。 【發明內容及實施方式】 圖1爲根據一些實施例之主機板1 0的示意側視圖。主 機板1 0包含電路板基板1 2，和安裝在電路板基板1 2上的I C 插槽1 4。主機板1 0亦包含安裝在IC插槽1 4中的I C封裝組件 (2) 1302037 1 6。1C封裝組件1 6因此包含封裝組件基板1 8和安裝在封裝 組件基板18上的1C晶粒（例如，微處理器晶粒）20。特是 ，1C晶粒20係經由在封裝組件基板18之晶粒側24上的晶粒 凸塊22來予以安裝的（在圖2中有最佳視圖），晶粒側24 是和電路板基板12的相對側。封裝組件基板18亦具有相對 於晶粒側24並面對電路板基板12之上方側28的平地側26 ( 圖1和圖2 )。 • 1C插槽14包含插槽體（係以30的虛線部分來予以表示 )和藉由其做成從電路板基板1 2到封裝基板1 8之電連接的 LGA (平地柵格組裝）導線32。現特別參照圖2，1C封裝 組件16包含安裝在封裝組件基板18之平地側26上的平地側 電容器3 4。如同最佳從圖1中所看出的，平地側電容器3 4 係位於封裝組件基板1 8之平地側2 6上的中央位置，且1C晶 粒2 0係安裝在封裝組件基板1 8之晶粒側24上的中央位置。 再次參照圖2，1C封裝組件16亦包含形成在封裝組件 # 基板18之平地側26上的導電接觸墊36。導電接觸墊36係散 k 布在平地側電容器34之中，且和一些LGA導線32接觸， 以連接1C晶粒20與由安裝在電路板基板12上之電壓調整模 組（VRM) 3 8所提供的電源供應電壓。 圖3A爲根據一些實施例的示意反向平面圖，其例舉在 封裝組件基板之平地側上之平地側電容器3 4和導電接觸墊 3 6的布局配置例。在圖3 A中，虛線箱4 0表示在封裝組件基 板之平地側上的中央區域，而中央區域對應於在習知的I C 插槽中被提供用來容納平地側電容器的空穴位置。 -5- (3) 1302037 在圖3A的實例布局配置中，導電接觸墊係由5個細長 •的矩形導電接觸墊3 6 -1到3 6 _ 5所組成的。更明確的說，在 圖形中從左至右，該實例布局配置包含： (a )第一導電接觸墊3 6 -1，在布局配置的左手側； (b )第一行42的3個平地側電容器34，該行42延伸而 - 平行且相鄰於第一導電接觸墊36-1 ; • (c)第二導電接觸墊36-2，延伸而平行於第一導電 φ 接觸墊3 6 -1，且在行4 2之平地側電容器之和第一導電接觸 墊36-1的相對側上； (d )第二行44的3個平地側電容器34，該行44延伸而 平行且相鄰於第二導電接觸墊36-2，且在第二導電接觸墊 3 6 - 2之和行4 2的平地側電容器3 4的相對側上； (e )第三導電接觸墊36-3，延伸而平行於第一及第 二導電接觸墊36-1及36-2，且在行44之平地側電容器之和 第二導電接觸墊3 6 - 2的相對側上； φ ( f)第三行46的3個平地側電容器，該行46延伸而平 、 行且相鄰於第三導電接觸墊36-3，且在第三導電接觸墊36- • 3之和行44的平地側電容器34的相對側上； (g) 第四導電接觸墊36-4，延伸而平行於第一、第 二及第三導電接觸墊3 6 -1到3 6 - 3，且在行4 6之平地側電容 器3 4之和第三導電接觸墊3 6 - 3的相對側上； (h) 第四行48的3個平地側電容器，該行48延伸而平 行且相鄰於第四導電接觸墊36-4，且在第四導電接觸墊36-4之和行46的平地側電容器34的相對側上；以及 (4) 1302037 (i )第五導電接觸墊36-5，延伸而平行於第一、第二 •、第三及第四導電接觸墊36-1到36-4，且在行48之平地側 電容器34之和第四導電接觸墊36-4的相對側上。 如從圖3A所見，導電接觸墊36係散布在平地側電容器 之中，也可說成是電容器係散布在導電接觸墊36之中。在 J 本布局配置中，因爲平地側電容器仍然在1C晶粒20附近（ • 圖1和圖2 )，亦即，就在封裝組件基板1 8的另外一側上。 • 使得電容器被良好定位以使第一下降雜訊最小化。相較於 習知的1C封裝組件配置，細長的導電接觸墊可沿著接觸墊 的長度而和LGA導線相接觸，來提供許多從VRM到1C晶粒 的平行導線路徑，藉以降低總路徑電阻。降低的總路徑電 阻可導致第三下降雜訊性能上的改良。 在此及其中所顯示的一些其它示例實施例中，電容器 的諸行包含3個電容器，但在其它實施例中，至少一些很 可能具有比3個更多或更少的電容器。 # 應該了解的是，根據替換實施例，在封裝組件基板的 ^ 平地側上可以有許多導電接觸墊和平地側電容器的替換布 - 局配置，且導電接觸墊係散布在電容器之中及/或電容器 係散布在導電接觸墊中。圖3B-3D顯示如此之替換配置 的示例。舉例來說，在圖3 B所例舉的實施例中，該布局配 置從左到右包含： (a)弟一導電接觸塾36-6，在該布局配置的左手側 (b)第二導電接觸墊3 6-7，延伸而平行且相鄰於第 (5) 1302037 一導電接觸墊36-6 ; (c )第一行50的3個平地側電容器34，該行50延伸而 平行且相鄰於第二導電接觸墊36-7，且在第二導電接觸墊 3 6-7之和第一導電接觸墊36-6的相對側上； (d )第二行5 2的3個平地-側電容器3 4，該行5 2延伸 而平行且相鄰於第一行50，且在第一行50之和第二導電接 觸墊36-7的相對側上； i (e)第三導電接觸墊36-8，延伸而平行且相鄰於第 二行5 2的電容器，且在第二行5 2之和第一行5 0的相對側上 (f)第四導電接觸墊36-9，延伸而平行且相鄰於第三 導電接觸墊36_8 ’且在第三導電接觸墊36-8之和第一行52 的電容器之相對側上； (g )第三行5 4的3個平地側電容器，該行5 4延伸而平 行且相鄰於第四導電接觸墊36_9 ’且在第四導電接觸塾36-φ 9之和第三導電接觸墊36-8的相對側上； ·( h )第四行5 6的3個平地側電容器，該行5 6延伸而平 行且相鄰於第三行54，且在第三行54之和第四導電接觸墊 3 6 - 9的相對側上； (i) 第五導電接觸墊延伸而平行且相鄰於第 四行的電容器，且在第四行56之和第三行54的相對側上； 以及 (j) 第六導電接觸墊36-11 ’延伸而平行且相鄰於第 五導電接觸墊36-10,且在第五導電接觸塾36_10之和第四 (6) 1302037 行5 6的電容器之相對側上。 •在圖3 C所例舉之實施例中，布局配置從左到右包含： (a) 第一導電接觸墊36-12，在該布局配置的左手側 (b) 第二導電接觸墊3 6-13，延伸而平行且相鄰於第 - 一導電接觸墊36-12 ; • ( c )第一行5 8的3個平地-側電容器3 4，該行5 8延伸 φ 而平行且相鄰於第二導電接觸墊36-13，且在第二導電接 觸墊36-13之和第一導電接觸墊36-12的相對側上； (d) 第三導電接觸墊36-14，延伸而平行且相鄰於第 一行58的電容器，且在第一行58之和第二導電接觸墊36-1 3的相對側上； (e) 第四導電接觸墊36-15，延伸而平行且相鄰於第 三導電接觸墊36-14，且在第三導電接觸墊36-14之和第一 行5 8的電容器之相對側上； φ ( f)第二行60的3個平地-側電容器，該行60延伸而平 、 行且相鄰於第四導電接觸墊3 6-15’且在第四導電接觸墊 . 36-15之和第三導電接觸墊36-14的相對側上； (g) 第五導電接觸墊36-16，延伸而平行且相鄰於第 二行60的電容器，且在第二行60之和第四導電接觸墊36-1 5的相對側上； (h) 第六導電接觸墊36-17，延伸而平行且相鄰近於 第五導電接觸墊36-16 ’且在第五導電接觸墊36-16之和第 二行60的電容器的相對側上； (7) 1302037 (i )第三行62的3個平地-側電容器，該行62延伸而平 , 行且相鄰於第六導電接觸墊36_17’且在第六導電接觸墊 36-17之和第五導電接觸墊36-16的相對側上； (j)第七導電接觸墊36-18，延伸而平行且相鄰於第 三行62的電容器，且在第三行62之和第六導電接觸墊36- • 19的相對側上；以及 • (k)第八導電接觸墊36-19，延伸而平行且相鄰於第 φ 七導電接觸墊36-18，且在第七導電接觸墊36-18之和第三 行62的電容器的相對側上。 在圖3D所例舉的實施例中，布局配置包含導電接觸墊 及電容器的左手區塊64和導電接觸墊及電容器的右手區塊 66。左手區塊64包含： (a)第一導電接觸塾36-20，在左手區塊64的左手側 (b )第二導電接觸墊36-21，延伸而平行且相鄰於第 Φ —導電接觸墊3 6-20 ; ' (c)第三導電接觸墊36-22，在沿著第二導電接觸墊 - 36-21約三分之一的地方和第二導電接觸墊36-21相接合， 且以直角方向延伸而離開第二導電接觸墊36-21並離開第 一導電接觸墊3 6-20 ; (d)第四導電接觸墊36-23，在沿著第二導電接觸墊 3 6-21約三分之二的地方和第二導電接觸墊36-21相接合， 且以平行於第三導電接觸墊3 6-22延伸而離開第二導電接 觸墊36-21並離開第一導電接觸墊36-20 ; •10- (8) 1302037 (e )第五導電接觸墊36-24，平行於第一和第二導電 接觸墊36-20和36-21延伸，且從第二導電接觸墊36-21而和 第三和第四導電接觸墊36-22和36-23和第二導電接觸變36_ 21的相對末端相接合，以和導電接觸墊36-21、 36-22¾ 3 6-23圍成一矩形區域68 ; (f )第一對7 0的平地側電容器，位於該矩形區域6 8 中； (g )第二對72的平地側電容器，位於鄰近第三導® 接觸墊36-22，且在第三導電接觸墊36-22之和第一對70的 電容器的相對側上；以及 (h )第三對74平地側電容器，位於鄰近第四導電接 觸墊36-23，且在第四導電接觸墊36-23之和第一對的電 容器的相對側上。 導電接觸墊和電容器的右手區塊66爲左手區塊64的鏡 像，因此不需進一步敘述。 在其它實施例中，導電接觸墊不需是矩形，但可以用 例如圓形或橢圓形來代替。例如，在一些實施例中，在圖 3 A-3D中所顯示之部分或全部的細長矩形導電接觸墊可以 用一列的小圓形或橢圓形墊來取代，或替換地以一列小的 矩形墊來取代。 再回到圖1，將會注意到電路板基板1 2具有一許多的 機載式電容器76和上述的VRM 38安裝於其上。除此之外 ’電路板基板可以有其它習知的元件（未顯示出）安裝於 其上’舉例來說，例如記憶體裝置。並且，雖然在圖示中 -11 - (9) 1302037 未明白顯示，依據習知的實作每個電路板基板1 2和封裝組 件基板1 8 (圖2 )可包含一或多層的線路層，以提供在主 機板1 〇的元件間之訊號路徑。 由上述可知主機板1 0的組裝必需提供主機板，其包含 插槽14和電源供應器/VRM 38 ; 提供1C封裝組件1 6 ;以 及連接1C封裝組件16到插槽14，以使1C晶粒20係經由導電 接觸墊3 6和經由插槽1 4而被連接到電源供應器3 8。 | 圖4爲電腦系統100的方塊圖，電腦系統1〇〇包含微處 理器晶粒2 0封裝組件，在圖1 - 3 D中被封裝成一或多個。微 處理器晶粒20包含許多次區塊，例如算術邏輯單元（ALU )104和晶粒上（on-die )快取記憶體106。微處理器20亦 可和其它階層的快取記憶體相連通，例如，晶粒外（off-die ) 快取 記憶體 1 08 。 更 高的記 憶體階 層等級 ，例 如系統 記憶體1 1 〇，係經由主機匯流排1 1 2和晶片組1 1 4來予以存 取的。除此之外，其它的晶粒外功能性單元，例如只列舉 # 少數的幾個，如圖形加速器1 1 6和網路介面控制器（NIC ) ^ 1 1 8，可經由適當的匯流排或埠而和微處理器2 0相連通。 •在一些實施例中，該系統可包含一個以上的微處理器。 在此所揭露的晶粒封裝配置可被應用於除了微處理器 以外之任何類型的1C晶粒的封裝。 在此所述的數個實施例只爲了舉例說明之用。在此所 述的各種特徵並不需一次全部使用，且任何這些特性的一 或多個可被合倂在單一實施例中。因此，熟悉此技藝之人 士將可從此敘述中了解到其它實施例可以用不同的修改和 -12- (10) (10)1302037 變型來予以實施。 【圖式簡單說明】 圖1係根據一些實施例之主機板的示意側視圖，而主 機板包含積體電路（1C )封裝組件。 圖2係顯示圖1之1C封裝組件的某些細節部分之局部示 意側視圖。 圖3A-3D係根據一些實施例之反向的示意平面圖，其 顯示圖1和圖2之1C封裝組件的封裝組件基板的之平地側中 央的示例布局配置。 _ 4係電腦系統的方塊圖，電腦系統包含如圖1-3 D中 的一或多個1C封裝組件示例。 【主要元件符號說明】 10 主機板 12 電路板基板 14 1C插槽 1 6 1C封裝組件 18 封裝組件基板 20 1C晶粒 22 晶松凸塊 24 晶粒側 26 平地側 28 上方側 - 13- (11) (11)1302037 32 LGA導線 34 電容器 3 6 ( 1 -24 ) 導電接觸墊 38 電壓調整模組 42 第一行的電容器 44 第二行的電容器 46 第三行的電容器 4 8 第四行的電容器 50 第一行的電容器 5 2 第二行的電容器 54 第三行的電容器 56 第四行的電容器 58 第一行的電容器 60 第二行的電容器 62 第三行的電容器 6 4 左手區塊 6 6 右手區塊 68 矩形區域 70 第一對的電容器 72 第二對的電容器 74 第三對的電容器 76 機載式電容器 1 0 0電腦系統 104算術邏輯單元 -14- (12) (12)1302037 106晶粒上快取記憶體 108晶粒外快取記憶體 1 1 〇系統記憶體裝置 112主機匯流排 1 1 4晶片組 1 1 6圖形加速器 1 1 8網路介面控制器

Claims (1)

1. 1302037 十、申請專利範圍 附件2A : 第94 1 1 1 24 1號專利申請案 中文申請專利範圍替換本1 民國97年6月24日修正 1 · 一種用以封裝積體電路的裝置，包括： 一電路板； 一插槽’係安裝在該電路版上，該插槽包含複數個平 地柵格組裝（LGA)導線；以及 一積體電路（1C )封裝組件，係裝設在該插槽中，該 1C封裝組件包含： 一基板； 一 1C晶粒，係安裝在該基板的第一側上；' 複數個電谷益’係安裝在該基板的第二側上，該第一 側係相對於該第一側； 複數個導電接觸墊，係形成在該基板的該第二側上並 φ 散布在該等電容器中；以及 . 一電壓調整模組，係安裝在該電路板上，並經由該插 槽之該等L G A導線而被電連接到該等導電接觸墊，以提 供電源供應電壓到該Ϊ C晶粒，而該等導電接觸墊被該等 LGA導線所接觸。 2 ·如申請專利範圍第1項之裝置，其中，該等導電 接觸墊爲矩形。 3.如申請專利範圍第2項之裝置，其中，該複數個 導電接觸墊包含至少二個彼此互相平行配置的延長墊。 1302037 4. 如申請專利範圍第1項之裝置，其中，該等電容 器和導電接觸墊係位在位於該基板之該第二側上的中央位 置中。 5. 如申請專利範圍第4項之裝置，其中，該1C晶粒 係安裝在位於該基板之該第一側上的中央位置中。