TWI395001B

TWI395001B - 薄膜電晶體陣列面板之製造方法

Info

Publication number: TWI395001B
Application number: TW094125577A
Authority: TW
Inventors: 李禹根; 柳慧英; 金湘甲; 金彰洙
Original assignee: 三星顯示器公司
Priority date: 2004-10-06
Filing date: 2005-07-28
Publication date: 2013-05-01
Also published as: US7425476B2; EP1646076B1; KR20060030664A; US20080299712A1; KR101090249B1; EP1646076A1; CN1767175A; DE602005027028D1; TW200612140A; JP2006108612A; US20060073645A1; CN1767175B

Description

薄膜電晶體陣列面板之製造方法

發明背景相關申請案的對照

本申請案主張2004年十月6日提出申請之韓國專利申請案第2004－79521號的優先權，其之內容係在此全部被併入以供參考。

發明背景技術領域

本揭示內容係與薄膜電晶體陣列面板的製造方法有關，且更明確地係與利用微影石版術製程之薄膜電晶體陣列面板的製造方法有關。

相關技藝的討論

液晶顯示裝置(LCD)係為被廣泛地使用之平面面板顯示裝置。一LCD包括有二個包含有電場產生電極的面板。一液晶(LC)係被插置於二個面板之間。該LCD係藉由施加應用電壓到電場產生電極，以在LC層產生的一電場來顯示影像。該電場會決定LC層的LC分子的位向來調節入射光的偏極化現象。

LCD可以在各別的面板上包含括電場產生電極。一種在各別的面板上包括有電場產生電極的LCD類型，包含有在一面板上排列成一矩陣的數個像素電極，以及在另一個面板上的一共用電極。該共用電極會覆蓋一面板的整個表面。該LCD的影像顯示係藉由將個別的電壓施加至各別的像素電極而達成。為了施加個別的電壓，該面板包含連接到各別的像素電極之複數個三端子薄膜電晶體(TFTs)、用於傳送訊號以控制該TFTs的複數個閘極線路，以及將欲被施加之電壓輸送至該像素電極的複數個資料線路。

一LCD面板可以包含一層合結構，其包括有一些導電層與絕緣層。一些微影石版術步驟係被進行以製造該液晶面板。減少微影石版術步驟的次數將可減少製造時間和生產成本。

發明摘要

依據本發明的一具體例，一種製造一薄膜電晶體陣列面板的方法，其包含有形成一包括有閘電極的閘極線路，在該閘極線路上形成一閘極絕緣層，在該閘極絕緣層上形成半導體條帶，在該半導體條帶上形成歐姆接觸體，在該歐姆接觸體上形成包括有源極和汲極之資料線路，在資料線路和汲極上沈積一被動層，並且形成一被連接到該汲極的像素電極。該資料線路與該汲極電極、該歐姆接觸體，以及該半導體條帶的形成，包括有在該閘極絕緣層上沈積一本徵矽層、一非本徵矽層以及一半導體層；形成一光阻，其包括有對應於位在該源極與汲極之間的一通道區域之第二部份，以及對應於在該資料線路與該汲極電極上之導線區域的第一部份，其中該第一部份係比該第二部份還要厚；利用該光阻作為一蝕刻光罩，而將該導體層除了該導線區域與通道區域之外的剩餘部分蝕刻掉；將該第二部分移除以使得該位在該通道區域上之該導體層暴露；將位在該剩餘部分上之該非本徵矽層與該本徵矽層蝕刻；將位在該通道區域上之該等導體層與非本徵矽層蝕刻；並且移除該第一部份。

該光阻可以在使用單一的暴露光罩而在微影石版術製程中形成。

一具有和中間透光度的薄膜可以對應於該第二部分而在該光罩上形成，並且數個狹縫係對應於該第二部分而在該光罩上形成，其中該狹縫的寬度或是在該等狹縫之間的距離，係小於用在該微影石版術的曝光機之解析度。

該第二部分可以藉由回流製程所形成。

依據本發明的一個具體例，一種用於製造一薄膜電晶體陣列面板的方法，包含有形成該光阻之一對應於在該資料線路與該汲極電極上的導線區域之第一部份，以及對應於位在該源極與汲極之間的一通道區域之第二部份，其中該第一部份係比該第二部份還要厚。

該第二部分的厚度可以等於或少於大約4,000。

圖式簡要說明

本揭示內容的具體例可以在參照該等隨附的圖式下，由下列的描述中被詳盡的了解：第1圖是依據本發明的一具體例之LCD的TFT陣列面板的佈線圖；第2和3圖是在第1圖中所顯示的TFT陣列面板分別沿著II－II’與III－III’線段之的剖面；第4圖是在第1－3圖中所顯示的TFT陣列面板的佈線圖，其顯示一種製造依據本發明的一具體例之TFT陣列面板的方法之一個步驟；第5A和5B圖是在第4圖中所顯示的TFT陣列面板分別沿著VA－VA’與VB－VB’線段之的剖面；第6A和6B圖是在第4圖中所顯示的TFT陣列面板分別沿著VA－VA’與VB－VB’線段之的剖面，並例示說明在第5A和5B圖中所顯示的製造步驟之後的製造步驟；第7A和7B圖是在第4圖中所顯示的TFT陣列面板分別沿著VA－VA’與VB－VB’線段之的剖面，並例示說明在第6A和6B圖中所顯示的製造步驟之後的製造步驟；第8A和8B圖是在第4圖中所顯示的TFT陣列面板分別沿著VA－VA’與VB－VB’線段之的剖面，並例示說在第7A和7B圖中所顯示的製造步驟之後的製造步驟；第9A和9B圖是在第4圖中所顯示的TFT陣列面板分別沿著VA－VA’與VB－VB’線段之的剖面，並例示說明在第8A和8B圖中所顯示的製造步驟之後的製造步驟；第10圖顯示在第9A和9B圖中所顯示的製造步驟之後的製造步驟之TFT陣列面板的佈線圖；第11A和11B圖是在第10圖中所顯示的TFT陣列面板分別沿著XIA－XIA’與XIB－XIB’線段之的剖面；第12圖顯示在第11A和11B圖中所顯示的製造步驟之後的製造步驟之TFT陣列面板的佈線圖；且第13A和13B圖是在第10圖中所顯示的TFT陣列面板分別沿著XIIIA－XIIIA’與XIIIB－XIIIB’線段之的剖面。

較佳具體例詳細說明

本發明的較佳具體例更詳細地以將在下述中參照該等隨附的圖式而更詳細地描述。然而，本發明可以被具體化為許多不同的形式，而不應該被解釋為係侷限於在此所描述的具體例中。在該等圖式中，層次和區域的厚度係被放大以更清楚地說明。類似的元件標號係代表在各處之類似元件。應該了解的是，當一例如層次之元件、區域或基材被稱作係位在為另一個元件上時，其可以是直接地位在另一個元件上或者在其等之間也可以具有元件。

第1圖是依據本發明的一具體例之LCD的TFT陣列面板的佈線圖。第2和3圖是在第1圖中所顯示的TFT陣列面板分別沿著II－II’與III－III’線段之的剖面。

數個閘極線路121和儲存電極線路131係被形成於例如透明玻璃之一絕緣基材110上。該用於傳送閘極訊號的閘極線路121係在一橫向方向中實質上延伸且和彼此分離。每個閘極線路121都包含有數個閘電極124，而一末端部分129係具有一用於與接觸另一層次或一外部驅動電路之區域。該閘極線路121可以被延伸以與一可以被整合於該絕緣基材110上的驅動電路連接。

與閘極線路121分離的每個儲存電極線路131係實質上在橫向方向中延伸，並且係被設置於相鄰的閘極線路121之間。一例如其他面板(未顯示)之共用電壓的預定電壓係被供應至該等儲存線路131。該等儲存電極線路131可以包含數個膨脹部分，並且可以與緊密地靠近閘極線路121以增進孔徑比。該等閘極線路121和儲存電極線路131可以包含有例如Al或Al合金之含Al金屬、Ag或Ag合金之含Ag金屬、Cu或Cu合金之含Cu金屬、Mo或Mo合金之含Mo金屬、Cr、Ti或Ta。

如第2圖所示，該等閘極線路121包含具有不同的物理、化學及/或電氣特性之二薄膜，也就是，下薄膜121p和上薄膜121q。舉例來說，該上薄膜121q可以包含一例如Al或Al合金之低電阻係數金屬，以減少在閘極線路121中的訊號延遲或電壓降。該上薄膜具有介於大約3,000至大約1,000的範圍之厚度。該下薄膜121p可以包含一例如Cr、Mo或Mo合金之材料，其等係具有良好的物理、化學及/或與其他諸如銦氧化亞錫(ITO)或銦氧化鋅.(IZO)之材料的電氣接觸特性。該下薄膜121p具有具有介於大約100至大約1,000的範圍之厚度。該下薄膜材料和上薄膜材料的典型的組合，係下薄膜為Mo而上薄膜為Al－Nd合金。上和下薄膜的位置係可以彼此交換。

在第2和3圖中，閘電極124的下與上薄膜係分別地被標示為元件標號124p和124q。該末端部分129的下和上薄膜係分別被標示為元件標號129p和129q。該儲存電極線路131的下與上薄膜係分別地被標示為元件標號131p和131q。該閘極線路121中的末端的部分129之上薄膜129q的部分，可以被移除以暴露該下薄膜129p的底側部分。

該等上薄膜121q、124q、129q和131q以及該等下薄膜121p、124p、129p和131p的橫向側邊會逐漸變小。該橫向側邊相對於該基材110之一表面的傾斜角度係介於大約30°到大約80°的範圍。

一包含氮化矽(SiNx)的閘極絕緣層140係被形成在閘極線路121和儲存電極線路131上。數個包含氫化非結晶矽(簡寫為"a－Si")之半導體條帶151係在閘極絕緣層140上形成。每條半導體條帶151均係在一縱向方向中實質上延伸，並且包含有數個分支朝向閘電極124之突起154。

舉例來說，包含有矽化物或是重度摻雜了n型雜質之n＋氫化a－Si的數個歐姆接觸條帶和島161和165係在半導體條帶151上形成。每條歐姆接觸條帶161都具有數個突起163。該等突起163和該歐姆接觸島165係成對地位在半導體條帶151該等突起154上。

該半導體條帶151與歐姆接觸體161和165的側橫向側邊會逐漸變小。該橫向側邊的傾斜角度係較佳地是介於大約30°和大約80°之間的範圍。

數個資料線路171和汲極電極175係在該等歐姆接觸體161和165上形成。用於傳送資料電壓之該等資料線路171係實質上在縱向方向中延伸並與閘極線路121交叉，並且係包含有用於與其他層次或一外部驅動電路接觸之數個末端部分179。每個資料線路171之數個分支係自數個源極173朝向該汲極175突出。每對源極173和汲極175係相對於一閘電極124而彼此分離且相對。該閘電極124、源極173，和汲極175以及半導體條帶151的突起154係一起形成一具有形成於該突起154中之通道的TFT，該突起係被設置於該源極173和該汲極175之間。

該等資料線路171和該等汲極175可以包含有例如Al或Al合金之含Al金屬、Ag或Ag合金之含Ag金屬、Cu或Cu合金之含Cu金屬、Mo或Mo合金之含Mo金屬、Cr、Ti或Ta。該等資料線路171和汲極175可以具有一單層或多層的結構。在本發明的一具體例中，該等資料線路171和該等汲極175包含有Mo或Mo合金以作一單層。

與該閘極線路121類似的是，該等資料線路171和汲極175係具有逐漸變小的橫向側邊，且該逐漸變小的橫向側邊的傾斜角度係較佳地是介於大約30°和大約80°之間的範圍。

該等歐姆接觸體161和165係被間設於半導體條帶151和資料線路171和汲極175之間，並減少其等之間的接觸電阻。

該依據本發明的一具體例之TFT陣列面板的半導體條帶151，係具有與該等資料線路171、汲極175和歐姆接觸體161和165實質上相同的平面形狀。該等半導體條帶151的突起154包含有一些未被資料線路171和汲極175所覆蓋的暴露部分。該等暴露部分包含有一位於源極173和汲極175之間的部分。

一被動層180係被形成在資料線路171、汲極175和半導體條帶151的暴露部分上。該被動層180可以包含一藉由電漿強化化學汽相沈積(PECVD)所形成的例如氮化矽或氧化矽之無機絕緣體、一具有良好的平整度之感光性有機材料，或是一例如a－Si：C：O與a－Si：O：F之低介電性絕緣材料。該被動層180可以包括有一包括有一下層無機薄膜和一上層有機薄膜的雙層結構。

該被動層180具有數個會分別暴露汲極175和資料線路171中的末端部分179之接觸孔185和182。該被動層180與該閘絕緣層140具有數個會暴露該閘極線路121的末端部分129之接觸孔182。

數個像素電極190和數個包含有例如IZO或ITO之接觸輔助器81和82，係被形成在被動層180上。

該像素電極190係經由該接觸孔185而實際地且電氣地連接到該汲極175以接受來自汲極175的資料電壓。

資料電壓所產生的電場係被提供給該像素電極190以與位在其他面板(未顯示)上之共用電極相互作用，以將設置在該像素電極190和該共用電極之間的液晶層之液晶分子定位。

一像素電極190和一共用電極會形成一液晶電容器，以在關上該TFT之後儲存電壓。一被稱為"儲存電容器"之與液晶電容器平行連接的額外電容器，係被提供以增進一電壓儲存能力。該儲存電容器係藉著將該等像素電極190與其相鄰之該等閘極線路121(稱為"預設閘極線路")或是該等儲存電極線路131重疊而構成。

該像素電極190可以與該等閘極線路121和資料線路171重疊以增加孔徑比。

該等接觸輔助器81和82係分別經過該等接觸181和182而與閘極線路121之該等暴露末端部分129與資料線路171知該等暴露末端部分179相連接。該等接觸輔助器81和82可以保護該等暴露部分129和179，並且改善該等暴露部分129和179與外部裝置的膠黏性。

依據本發明的一個具體例，該等像素電極190包含有一透明的導電聚合物。對於一反射式LCD而言，該等像素電極190包含有一不透明的反射性金屬，且該等接觸輔助器81和82可以包含一種例如IZO或ITO之與該像素電極190不同的材料。

一種製造依據本發明的一具體例之如第1到3圖中所顯示的TFT陣列面板之方法，現在將參照第4到13B圖和第1到3圖而被詳細地描述。

第4圖是在第1－3圖中所顯示的TFT陣列面板的佈線圖，其顯示一種製造依據本發明的一具體例之TFT陣列面板的方法之一個步驟；第5A和5B圖是在第4圖中所顯示的TFT陣列面板分別沿著VA－VA’與VB－VB’線段之的剖面。第6A和6B圖是在第4圖中所顯示的TFT陣列面板分別沿著VA－VA’與VB－VB’線段之的剖面，並例示說明在第5A和5B圖中所顯示的製造步驟之後的製造步驟。第7A和7B圖是在第4圖中所顯示的TFT陣列面板分別沿著VA－VA’與VB－VB’線段之的剖面，並例示說明在第6A和6B圖中所顯示的製造步驟之後的製造步驟。第8A和8B圖是在第4圖中所顯示的TFT陣列面板分別沿著VA－VA’與VB－VB’線段之的剖面，並例示說明在第7A和7B圖中所顯示的製造步驟之後的製造步驟。第9A和9B圖是在第4圖中所顯示的TFT陣列面板分別沿著VA－VA’與VB－VB’線段之的剖面，並例示說明在第8A和8B圖中所顯示的製造步驟之後的製造步驟。

二導電性薄膜，也就是，一下導電性薄膜與一上導電性薄膜，係被依序濺鍍在一例如透明玻璃之絕緣基材110上。該下導電性薄膜可以包含一例如Al或Al合金之材料，且可以具有介於大約1,000至大約3,000的範圍之厚度。該上導電性薄膜可以包含一例如Mo或Mo合金之材料，且可以具有介於大約500至大約1,000的範圍之厚度。

參照第4、5A和5B圖，在於該上導電性的薄膜上形成一光阻之後，該上導電性薄膜和該下導電性薄膜係接著以該光阻在為蝕刻光罩而圖案化，以形成數個閘極線路121和數個儲存電極線路131。該等數個閘極線路121包含有數個閘電極124。然後，將該光阻移除。

該上薄膜121q和131q和下薄膜121p和131p的圖案化，係藉由例如使用包括有諸如CH₃ COOH、HNO₃ 、H₃ PO₃ 與H₂ O之Al刻蝕劑的濕式蝕刻作用來進行。該Al刻蝕劑可以將Al和Mo蝕刻出傾斜的蝕刻輪廓。

參照第6A和6B圖，一閘絕緣層140、一本徵a－Si層150，與一非本徵的a－Si層160係藉由CVD沈積作用而依循沈積。該等層次140、150和160係分別具有大約1,500至大約5,000的厚度、大約500至大約2,000的厚度、大約300至大約600的厚度。一導電性層170係藉由濺散沈積作用而沈積，並在該導電性層170上塗覆一厚度大約1μm至大約2μm的光阻。該光阻係經過一暴露光罩(未顯示)而暴露於光照，並顯影而形成光阻薄膜52和54。

該光阻薄膜52和54具有一依位置而不同的厚度。在第6A和6B圖中所顯示的光阻包含具有不同的厚度之數個第一至第三部分，舉例來說，厚度係從第一部分到第三部分而減低。該第一部分係位在導線區域A而該第二部分係位在通道區域C，其等係分別以元件標號52和54標示。位在其餘部分B上之第三部分係沒有被元件標號所標示，因位在該第三部分上之光阻係具有實質上為零之厚度，以使得底下的該導電性層170部分暴露。該第二部分54的厚度與該那第一的部分52的比率，係基於之後步驟的加工條件來調整。該第二部分54的厚度可以等於或少於該第一部分52的厚度之一半。該第二部分54的厚度可以等於或少於大約4,000Å。

該光阻之依位置而不同的厚度，可以藉由一些技術來取得。舉例來說，該等技術包含有利用一具有狹縫圖案、格子圖案的光罩，或是一具有中間透光度或中間厚度之薄膜。該狹縫圖案，格子圖案和薄膜，可以控制光到達該光阻的第二部分54之數量。在使用狹縫圖案的時候，在狹縫之間的狹縫寬度或距離可以比用於微影石版術的曝光機之解析度更小。也可以使用一可回流光阻。一旦一包含有可回流材料的光阻圖案藉由使用僅具有透明區域和不透明區域之暴露光罩來形成，其將會進行回流過程以流過沒有光阻的區域上，藉此形成較薄的部分。

該光阻薄膜52和54之不同厚度使其可以選擇性的蝕刻其下面各層。因此，藉由一系列的蝕刻步驟而得到包含有數個源極電極173之資料線路171、數個汲極電極175、包括有數個突起163的數個歐姆接觸條帶161、數個歐姆接觸島165，以及包括數個突起154的數個半導體條帶151，如第10、11A和11B圖所示。

在導線區域A上之該導電性層170、該非本徵a-Si層160，與該本徵a-Si層150的部分，係被稱為第一部分。在通道區域C上之該導電性層170、該非本徵a-Si層160、該本徵a-Si層150的部分，係被稱為第二部分。在其餘區域B上的該導電性層170、該非本徵a-Si層160、該本徵a-Si層150的部分，係被稱為第三部分。

依據本發明的一具體例，上述的結構可以由下列的製程所形成：移除在其餘區域B上的該導電性層170、該非本徵a-Si層160、該本徵a-Si層150的第三部分；移除該光阻的第二部分54是；移除在通道區域C上之該導電性層170與該非本徵a-Si層160的第二部分；並且移除該光阻中的第一部分52。

依據本發明的一具體例，上述的結構可以由下列的製程所形成：移除該導電性層170的第三部分；移除該光阻的第二部分54；移除該非本徵a-Si層160和該本徵a-Si層150之第三部分；移除該導電性層170的第二部分；移除該光阻的第一部分52；並且移除該非本徵a-Si層的該第二部分。這個具體例係在下述中被詳細地說明。

參照第7A和7B圖，在剩餘區域上的導電性層170之該暴露的第三部分B，係藉由濕式蝕刻作用或乾式蝕刻作用而移除，以暴露在其下面的該非本徵a-Si層160之第三部分。含有Mo之金屬薄膜可以被乾式蝕刻和濕式蝕刻作用兩者所蝕刻。一包括有Al和Mo的雙層結構可以同時地以相同的蝕刻條件來蝕刻。該光阻薄膜52和54的上半部可以在進行乾式蝕刻時被加以蝕刻。

元件標號174係表示包括有彼此相連接的資料線路171和汲極175之導電性層170的導體。該導體174係在光阻薄膜52和54下被過度蝕刻，藉以造成一下切結構。

參照第8A和8B圖，一平坦化蝕刻製程係藉由灰化作用以移除在該導體174的第二部分上之該光阻的第二部分54來進行。該導體174的第二部分係被暴露並移除該第一部分52的一部分，藉此該第一部分52的厚度和寬度會減少。結果，可以除去該下切結構。

參照第9A和9B圖，在剩餘的區域B上之該非本徵a－Si層160和該本徵a－Si層150的第三部分係較佳地以乾式蝕刻作用移除。該導體174的第三部分的上半部分會如第9B圖所示的被蝕刻，以減少通道區域C的導體174之蝕刻時間。

結果，會形成該半導體條帶151，而元件標號164係代表包括彼此相連接的歐姆接觸條帶和島161和165之被稱為"非本徵半導體條帶"的該非本徵a－Si層160之部分。

參照第10、11A和11B圖，該導體174的第二部分，與在區域C上的該非本徵a－Si條帶164以及該光阻的該第一部分52係被移除。

如第11B圖所示，在區域C上的本徵半導體條帶151的突起154的頂端部分，可以被移除以減少厚度，而該光阻的第一部分52係被蝕刻到一被預定的厚度。

每個導體174都包含一資料線路171和數個汲極175。每條非本徵半導體條帶164都包含一歐姆接觸條帶161和數個歐姆接觸島165。

參照第12、13A和13B圖，一被動層180係藉由一使用氮化矽之CVD製程藉著塗覆一丙烯有機絕緣薄膜，或是PECVD一具有低介電常數之例如a－Si；C：O或是a－Si：O：F的低介質絕緣材料來形成。之後，該被動層180和閘絕緣層140係被光蝕刻以形成數個接觸孔181，182和185。

然後，如第1－3圖所示，數個像素電極190與數個接觸輔助器81和82，係藉由濺鍍並光蝕刻一具有大約500A至大約1,500A的厚度之ITO或IZO層而在被動層180上形成。該IZO薄膜的蝕刻作用可以包含以一例如HNO₃ /(NH₄ )₂ Ce(NO₃ )₆ /H₂ O的Cr刻蝕劑之濕式蝕刻作用，該刻蝕劑不會經由接觸孔182，181和185，而腐蝕閘極線路121、資料線路171與該汲極175所暴露的Al部分。

因為依據本發明的一具體例之該TFT陣列面板的製造方法，會利用一在不同的部分中具有一不同厚度之光阻作為蝕刻光罩，而同時地形成資料線路171、汲極175、半導體151，與該歐姆接觸體161和165，該製造的製程可以被簡化。

如上所述，該製造過程係被簡化。舉例來說，在蝕刻一薄膜時該下層的上部分係被蝕刻以減少加工時間。

雖然在此已經參照該等隨附圖式來描述較佳具體例，應該要了解的是本發明並未侷限於這些精細的具體例，而習於此藝者可以在不背離從本發明的精神和範圍下，進行各種不同的變化和修改。所有的此種的變化和修改都係被包含在隨附的申請專利範圍所界定之本發明的範圍中。

52,54．．．光阻薄膜

81,82．．．接觸輔助器

110．．．絕緣基材

121,129．．．閘極線路

121p,124p,129p,131p．．．下薄膜

121q,124q,129q,131q．．．上薄膜

124．．．閘電極

129,179．．．末端部分

131．．．儲存電極線路

140．．．閘絕緣層

150．．．本徵a－Si層

151．．．半導體

154．．．突起

160．．．非本徵的a－Si層

161,163,165．．．歐姆接觸層

164．．．非本徵a－Si條帶

170．．．導電性層

171,179．．．資料線路

173．．．源極

174．．．導體

175．．．汲極

180．．．被動層

181,182,185．．．接觸孔

190．．．像素電極

A．．．導線區域

B．．．其餘部分

C．．．通道區域

第1圖是依據本發明的一具體例之LCD的TFT陣列面板的佈線圖；第2和3圖是在第1圖中所顯示的TFT陣列面板分別沿著II－II’與III－III’線段之的剖面；第4圖是在第1－3圖中所顯示的TFT陣列面板的佈線圖，其顯示一種製造依據本發明的一具體例之TFT陣列面板的方法之一個步驟；第5A和5B圖是在第4圖中所顯示的TFT陣列面板分別沿著VA－VA’與VB－VB’線段之的剖面；第6A和6B圖是在第4圖中所顯示的TFT陣列面板分別沿著VA－VA’與VB－VB’線段之的剖面，並例示說明在第5A和5B圖中所顯示的製造步驟之後的製造步驟；第7A和7B圖是在第4圖中所顯示的TFT陣列面板分別沿著VA－VA’與VB－VB’線段之的剖面，並例示說明在第6A和6B圖中所顯示的製造步驟之後的製造步驟；第8A和8B圖是在第4圖中所顯示的TFT陣列面板分別沿著VA－VA’與VB－VB’線段之的剖面，並例示說在第7A和7B圖中所顯示的製造步驟之後的製造步驟；第9A和9B圖是在第4圖中所顯示的TFT陣列面板分別沿著VA－VA’與VB－VB’線段之的剖面，並例示說明在第8A和8B圖中所顯示的製造步驟之後的製造步驟；第10圖顯示在第9A和9B圖中所顯示的製造步驟之後的製造步驟之TFT陣列面板的佈線圖；第11A和11B圖是在第10圖中所顯示的TFT陣列面板分別沿著XIA－XIA’與XIB－XIB’線段之的剖面；第12圖顯示在第11A和11B圖中所顯示的製造步驟之後的製造步驟之TFT陣列面板的佈線圖；且第13A和13B圖是在第10圖中所顯示的TFT陣列面板分別沿著XIIIA－XIIIA’與XIIIB－XIIIB’線段之的剖面。

52．．．光阻薄膜

110．．．絕緣基材

124．．．閘電極

124p．．．下薄膜

124q．．．上薄膜

140．．．閘絕緣層

154．．．突起

164．．．非本徵a－Si條帶

174．．．導體

Claims

一種製造一薄膜電晶體陣列面板的方法，該方法包含：形成一包括一閘極電極的閘極線路；在該閘極線路上形成一閘極絕緣層；在該閘極絕緣層上形成一半導體條帶；在該半導體條帶上形成歐姆接觸體；在該歐姆接觸體上形成包括有一源極電極和一汲極電極之一資料線路；在該資料線路和該汲極電極上沈積一被動層；並且形成一被連接到該汲極電極的像素電極，其中該資料線路、該汲極電極、該歐姆接觸體，以及該半導體條帶的形成步驟，包含：在該閘極絕緣層上沈積一本徵矽層、一非本徵矽層以及一導體層；形成一光阻，其包括一第二部份，其係對應於位在該源極電極與該汲極電極之間的一通道區域，以及一第一部份，其係對應於在該資料線路與該汲極電極上之導線區域，其中該第一部份係比該第二部份還要厚；利用該光阻作為一蝕刻光罩，而蝕刻該導體層對應於一除了該導線區域與該通道區域之外的剩餘區域的部份，使得該光阻之該第一部分的一突出部分被形成，該突出部分係突出超過該導體層之邊緣；將該光阻之該第二部分移除以暴露位在該通道區域上之該導體層並移除該光阻之該第一部份的該突出部份；在同一蝕刻步驟中，蝕刻位在該剩餘區域上之該本徵矽層與該非本徵矽層以及對應於該通道區域之該導體層的一部份；在蝕刻該導體層的該部份之後，蝕刻位在該通道區域上之該導體層的其餘部份與該非本徵矽層；以及移除該光阻之該第一部份的其餘部份。
如申請專利範圍第1項的方法，其中該光阻係藉著利用使用單一暴露光罩的微影石版術來形成。
如申請專利範圍第2項的方法，其中一具有中間透光度的薄膜係對應於該第二部分被形成在該單一暴露光罩上。
如申請專利範圍第2項的方法，其中數個狹縫係被形成在對應於該第二部分的單一暴露光罩上，其中在該等狹縫之間的寬度或距離，係比用於該微影石版術中的曝光機之解析度更小。
如申請專利範圍第1項的方法，其中該光阻的第二部分係藉由回流製程所形成。
如申請專利範圍第1項的方法，其中該光阻的第二部分之厚度係等於或少於大約4,000 Å。
如申請專利範圍第1項的方法，其中該光阻的該第二部分之厚度係等於或少於該第一部分的厚度之大約一半。
如申請專利範圍第1項的方法，其中位在該剩餘區域上之該本徵矽層與該非本徵矽層以及對應於該通道區域之該導體層的一部份係藉由溼蝕刻法而蝕刻。
如申請專利範圍第1項的方法，其中位在該剩餘區域上之該本徵矽層與該非本徵矽層以及對應於該通道區域之該導體層的一部份係藉由乾蝕刻法而蝕刻。