[go: up one dir, main page]

CN1767175B - 薄膜晶体管阵列面板的制造方法 - Google Patents

薄膜晶体管阵列面板的制造方法 Download PDF

Info

Publication number
CN1767175B
CN1767175B CN2005101028537A CN200510102853A CN1767175B CN 1767175 B CN1767175 B CN 1767175B CN 2005101028537 A CN2005101028537 A CN 2005101028537A CN 200510102853 A CN200510102853 A CN 200510102853A CN 1767175 B CN1767175 B CN 1767175B
Authority
CN
China
Prior art keywords
layer
photoresist
forming
etching
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN2005101028537A
Other languages
English (en)
Other versions
CN1767175A (zh
Inventor
李禹根
柳慧英
金湘甲
金彰洙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1767175A publication Critical patent/CN1767175A/zh
Application granted granted Critical
Publication of CN1767175B publication Critical patent/CN1767175B/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H10P50/667—
    • H10W20/031—

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

一种薄膜晶体管阵列面板的制造方法，包括：形成包括栅电极的栅极线，在栅极线上形成栅极绝缘层，在栅极绝缘层上形成半导体带，在半导体带上形成欧姆接触层，在欧姆接触层上形成包括源电极和漏电极的数据线，在数据线和漏电极上沉积钝化层，及形成连接到漏电极的像素电极。

Description

薄膜晶体管阵列面板的制造方法
相关申请的交叉引用
本发明要求2004年10月6日提交的韩国专利申请第2004-79521的优先权，其全部内容结合于此供参考。
技术领域
本发明涉及一种薄膜晶体管阵列面板的制造方法，更具体地，涉及一种采用光刻工艺的薄膜晶体管阵列面板的制造方法。
背景技术
液晶显示器(LCD)广泛被用作平面显示器。LCD包括两个具有场产生电极的面板。液晶(LC)层夹置于该两个面板之间。通过对场产生电极施加电压而在LC层产生电场从而使得LCD可显示图像。电场决定LC层中的LC分子的方向以调整入射光的极化。
LCD可包括位于各个面板上的场产生电极。在各个面板上包括场产生电极的一种类型的LCD包括位于一个面板上的、排列成矩阵的多个像素电极、以及位于另一个面板上的共电极。共电极覆盖面板的整个表面。通过对各个像素电极施加各个电压而实现LCD的图像显示。为了施加各个电压，面板包括多个连接到各个像素电极上的三端子薄膜晶体管(TFT)、多个用于控制TFT的栅极线传送信号、以及多个将施加到像素电极上的数据线传送电压。
LCD的面板可以包括分层结构，该分层结构包括几个导电层和绝缘层。为了制造LCD面板需执行几个光刻步骤。减少光刻步骤的数目可降低加工时间和生产成本。
发明内容
根据本发明的实施例，薄膜晶体管阵列面板的制造方法包括：形成包括栅电极的栅极线；在栅极线上形成栅极绝缘层；在栅极绝缘层上形成半导体带；在半导体带上形成欧姆接触层；在欧姆接触层上形成包括源电极和漏电极的数据线；在数据线和漏电极上沉积钝化层；以及形成连接到漏电极的像素电极。数据线和漏电极、欧姆接触层、以及半导体带的形成包括：在栅极绝缘层上沉积内部硅层、外部硅层、以及导体层；形成包括对应于源电极和漏电极之间的沟槽区域的第二部分以及对应于数据线和漏电极上的布线区域的第一部分的光刻胶，其中第一部分的厚度大于第二部分的厚度；采用光刻胶作为蚀刻掩模蚀刻对应于除布线区域和沟槽区域之外的其余区域的导体层；去除第二部分以露出沟槽区域上的导体层；在其余区域蚀刻内部硅层和外部硅层；在沟槽区域蚀刻导体层和外部硅层；以及去除第一部分。
光刻胶可以在使用单个曝光掩模的光刻工艺中形成。
具有中间透射率的薄膜可形成在对应于第二部分的掩模上，并且在对应于第二部分的掩模上还可形成多个切口，其中切口的宽度或切口之间的间距小于用于光刻的曝光器的分辨率。
第二部分可通过回流工艺形成。
根据本发明的实施例，形成用于制造薄膜晶体管阵列面板的光刻胶的方法包括：形成对应于数据线和漏电极上的布线区域的光刻胶的第一部分，以及对应于源电极和漏电极之间的沟槽区域的光刻胶的第二部分。
第二部分的厚度可以等于或小于约
附图说明
通过以下结合附图的详细描述，可以更好地理解本发明的优选实施例，其中：
图1是根据本发明的实施例的用于LCD的TFT阵列面板的布局示意图；
图2和3是分别沿图1中的II-II’和III-III’的TFT阵列面板的剖面图；
图4是图1-3中所示的TFT阵列面板的布局示意图，其示出了根据本发明实施例的TFT阵列面板的制造方法的步骤；
图5A和图5B是分别沿图4中的VA-VA’和VB-VB’的TFT阵列面板的剖面图；
图6A和6B是分别沿图4中的VA-VA’和VB-VB’的TFT阵列面板的剖面图，其示出了图5A和5B中所示的制造步骤之后的制造步骤；
图7A和7B是分别沿图4中的VA-VA’和VB-VB’的TFT阵列面板的剖面图，其示出了图6A和图6B中所示的制造步骤之后的制造步骤；
图8A和8B是分别沿图4中的VA-VA’和VB-VB’的TFT阵列面板的剖面图，其示出了图7A和图7B中所示的制造步骤之后的制造步骤；
图9A和9B是分别沿图4中的VA-VA’和VB-VB’的TFT阵列面板的剖面图，其示出了图8A和图8B中所示的制造步骤之后的制造步骤；
图10是TFT阵列面板的布局示意图，其示出了图9A和图9B中所示的制造步骤之后的制造步骤；
图11A和11B是分别沿图10中的XIA-XIA’和XIB-XIB’的TFT阵列面板的剖面图；
图12是TFT阵列面板的布局示意图，其示出了图11A和图11B中所示的制造步骤之后的制造步骤；以及
图13A和13B是分别沿图12中的XIIIA-XIIIA’和XIIIB-XIIIB’的TFT阵列面板的剖面图。
具体实施方式
以下将参照附图对根据本发明的优选实施例进行详细地描述。然而，本发明可以多种不同的形式来实现而并不局限于在此所示出的实施例。附图中，为清楚起见，扩大了层和区域的厚度。整个附图中，相同的标号指向相同的元件。应该可以理解，当诸如层、区域、和基片的元件“位于”另一个元件上时，是指该元件直接位于另一个元件上，和在其间具有干涉元件。
图1是根据本发明的实施例的用于LCD的TFT阵列面板的布局示意图。图2和图3是分别沿图1中的II-II’和III-III’的TFT阵列面板的剖面图。
在诸如透明玻璃的绝缘基片110上形成有多个栅极线121和多个存储电极线131。用于传送栅极信号的栅极线121大致在横向延伸，并且彼此分离。每个栅极线121包括多个栅电极124和具有用于接触另一个层或外部驱动电路的区域的端部129。栅极线121可以延伸以被连接到整合在绝缘基片110上的驱动电路。
与栅极线121分离的每个存储电极线131大致在横向延伸，并被设置在相邻的栅极线121之间。存储电极线131被供给诸如其他面板(未示出)的共电压的预定电压。存储电极线131可包括多个扩展部，并且可位于栅极线121附近，用于提高开口率例。栅极线121和存储电极线131可包括含有诸如AI或AI合金的金属的AI、含有诸如Ag或Ag合金的金属的Ag、含有诸如Cu和Cu合金的金属的Cu、含有诸如Mo或Mo合金的金属的Mo、Cr、Ti、或Ta。
如图2所示，栅极线121包括两个薄膜，即，具有不同的物理、化学和/或电特性的下部薄膜121p和上部薄膜121q。上部薄膜121p可包括诸如AI或AI合金的低电阻率金属，用于降低栅极线121上的信号延迟或电压降。上部薄膜的厚度在约
Figure S051A2853720050920D000051
到约
Figure S051A2853720050920D000052
的范围内。下部薄膜121p可包括诸如Cr、Mo、或Mo合金的金属，这些金属具有良好的物理、化学、和/或与其他金属(诸如氧化锡铟(ITO)或氧化锌铟(IZO))的电接触特性。下部薄膜121p的厚度在约
Figure S051A2853720050920D000053
到约
Figure S051A2853720050920D000054
的范围内。下部薄膜和上部薄膜的示例结合为：用于下部薄膜的Mo以及用于上部薄膜的AI-Nd。上部薄膜和下部薄膜的位置可互换。
在图2和图3中，栅电极124的下部薄膜和上部薄膜分别以标号124p和124q来表示。端部129的下部薄膜和上部薄膜分别以标号129p和129q来表示。存储电极线131的下部薄膜和上部薄膜分别以标号131p和131q来表示。栅极线121的端部129的上部薄膜129q的部分可被去除以露出下部薄膜129p的底层部分。
上部薄膜121q、124q、129q、和131q以及下部薄膜121p、124p、129p、和131p的侧面是锥形的。侧面相对于基片110的表面的倾角为约30度到约80度的范围。
包括氮化硅(SiNx)的栅极绝缘层140形成在栅极线121和存储电极线131上。包括氢化非晶硅(缩写为“a-Si””)的多个半导体带151形成于栅极绝缘层140上。每个半导体带151大致在纵向延伸，并且包括多个朝向栅电极124扩展的突起154。
在半导体带151上形成有多个包括例如硅化物或重掺杂n型杂质的n+氢化a-Si的欧姆接触带和岛161和165。每个接触带161具有多个突起163。突起163和欧姆接触岛165成对位于半导体带151的突起154上。
半导体带151和欧姆接触层161和165的侧面呈锥形。侧面的倾角优选地在约30度到约80度的范围内。
在欧姆接触层161和165上形成多个数据线171和多个漏极175。用于传输数据电压的数据线171大致在纵向延伸并与栅极线121交叉，并且包括多个具有与另一层或外部驱动电路接触的区域的端部179。每个数据线171的朝向漏极175突起的多个分叉形成多个源极173。每对源电极173和漏电极175相对于栅电极124彼此分离并与栅电极彼此相对。栅电极124、源电极173、和漏电极175、以及半导体带151的突起154形成具有沟槽的TFT，该沟槽形成于源电极173和漏电极175之间设置的突起154上。
数据线171和漏电极175可包括含有诸如AI或AI合金的金属的AI、含有诸如Ag或Ag合金的金属的Ag、含有诸如Cu或Cu合金的金属的Cu、含有诸如Mo或Mo合金的金属的Mo、Cr、Ti、或Ta。数据线171和漏极电极175可具有单层或多层结构。在本发明的实施例中，数据线171和漏极175具有单层或多层结构。在本发明的实施例中，数据线171和漏电极175包括Mo和Mo合金作为单层。
与栅极线121相似，数据线171和漏电极175具有锥形的侧面，并且锥形侧面的倾角为约30度到约80度的范围。
欧姆接触层161和165夹置于半导体带151和数据线171以及漏电极175之间，并降低其间的接触阻抗。
根据本发明实施例的TFT阵列面板的半导体带151具有与数据线171、漏电极175、以及欧姆接触层161和165大致相同的形状。半导体带151的突起154包括一些外露部分，其不由数据线171和漏电极175覆盖。外露部分包括位于源电极173和漏电极175之间的部分。
在数据线171、漏电极175、以及半导体带151的外露部分上形成钝化层180。钝化层180可包括诸如氮化硅或氧化硅的无机绝缘体，通过等离子提高化学气相沉积(PECVD)形成具有良好的平面特性的光敏有机材料，或诸如a-Si：C：O和a-Si：O：F的低介电绝缘材料。钝化层180可具有包括下部无机薄膜和上部有机薄膜的双层结构。
钝化层180具有多个分别露出漏电极175和数据线171的端部179的接触孔185和182。钝化层180和栅级绝缘层140具有多个露出栅极线121的端部129的接触孔182。
在钝化层180上形成包括例如IZO或ITO的多个像素电极190和多个接触辅助件81和82。
像素电极190通过接触孔185在物理上电连接到漏电极175，用于接收来自漏电极175的数据电压。
被供给数据电压的像素电极190与另一个面板(未示出)上的共电极相配合产生电场，以再次确定夹置于像素电极190和共电极之间的液晶层上的液晶分子的方向。
像素电极190和共电极形成液晶电容器，用于在TFT关闭之后存储施加的电压。还设置有与液晶电容器并联的称为“存储电容器”的另外的电容器，用于提高电压存储能力。存储电容器通过使像素电极190以及与其邻近的栅极线121和存储电极线131(称为“前栅极线”)重叠而形成。
像素电极190可与栅极线121和数据线171重叠以提高开口率。
接触辅助件(contact assistant)81和82分别通过接触孔181和182连接到栅极线121的外露端部129和数据线171的外露端部179。接触辅助件81和82可以保护外露部分129和179并改善外露部分129和179以及外部装置的粘附度。
根据本发明的实施例，像素电极190包括透明导电聚合物。对于反射型LCD，像素电极190包括不透明反射金属，而接触辅助件81和82可包括诸如IZO或ITO的不同于像素电极190的材料。
以下将参照图4到图13B以及图1到图3描述根据本发明实施例的图1到图3所示的TFT阵列面板的制造方法。
图4是图1-图3所示的TFT阵列面板的布局示意图，其示出了根据本发明实施例的TFT阵列面板的制造方法的步骤；图5A和图5B是分别沿图4中的VA-VA’和VB-VB’的TFT阵列面板的剖面图；图6A和6B是分别沿图4中的VA-VA’和VB-VB’的TFT阵列面板的剖面图，其示出了图5A和5B中所示的制造步骤之后的制造步骤；图7A和7B是分别沿图4中的VA-VA’和VB-VB’的TFT阵列面板的剖面图，其示出了图6A和图6B中所示的制造步骤之后的制造步骤；图8A和8B是分别沿图4中的VA-VA’和VB-VB’的TFT阵列面板的剖面图，其示出了图7A和图7B中所示的制造步骤之后的制造步骤；图9A和9B是分别沿图4中的VA-VA’和VB-VB’的TFT阵列面板的剖面图，其示出了图8A和图8B中所示的制造步骤之后的制造步骤；图10是TFT阵列面板的布局示意图，其示出了图9A和图9B中所示的制造步骤之后的制造步骤；图11A和11B是分别沿图10中的XIA-XIA’和XIB-XIB’的TFT阵列面板的剖面图。
两个导电薄膜，即，下部导电薄膜和上部导电薄膜，顺次溅射于例如为透明玻璃的绝缘基片110上。下部导电薄膜可包括诸如AI或AI合金的材料，其厚度在约
Figure S051A2853720050920D000091
到约
Figure S051A2853720050920D000092
的范围内。上部导电薄膜可包括Mo或Mo的合金，并且其厚度在约
Figure S051A2853720050920D000093
到约的范围内。
参照图4、图5A和5B，在上部导电薄膜上形成光刻胶之后，使用光刻胶作为蚀刻掩模顺次图样化上部导电薄膜和下部导电薄膜，以形成多个栅极线121和多个存储电极线131。多个栅极线121包括多个栅电极124。然后，去除光刻胶。
通过使用例如包括CH3COOH、HNO3、HPO3、和H2O的AI蚀刻剂通过湿蚀刻执行上部薄膜121q和131q以及下部薄膜121p和131p的图样化。AI蚀刻剂可蚀刻具有易于蚀刻轮廓的AI和Mo。
参照图6A和6B，通过CVD顺次沉积栅极绝缘层140、内部a-Si层150、以及外部a-Si层160。层140、150、以及160的厚度分别为约
Figure S051A2853720050920D000101
到约到约
Figure S051A2853720050920D000103
、约
Figure S051A2853720050920D000104
到约通过溅射沉积导体层170，并且将厚度为约1μm到约2μm的光刻胶涂到导体层170上。光刻胶通过曝光掩模(未示出)被曝光并被显影以形成光刻胶薄膜52和54。
光刻胶薄膜52和54具有由位置决定的厚度。如图6A和6B所示，光刻胶包括多个具有不同厚度的第一到第三部分，例如，从第一部分到第三部分厚度减小。位于布线区域A的第一部分以及位于沟槽区域C的第二部分分别由标号52和54指出。由于位于第三部分的光刻胶的厚度几乎为零以露出导体层170的底层部分，因而位于其余区域B的第三部分没有用标号来表示。第二部分54和第一部分52的厚度比可根据随后步骤中的工艺条件进行调整。第二部分54的厚度可以等于或小于第一部分52的厚度的约一半。第二部分54的厚度等于或小于约
Figure S051A2853720050920D000106
光刻胶的由位置决定的厚度可通过几个工艺而获得。这些工艺包括，例如，使用具有切口图样、格栅图样或具有中间透射率或中间厚度的薄膜的掩模。切口图样、格栅图样、以及薄膜可控制到达光刻胶的第二部分54的光量。当采用切口图样时，切口的宽度和切口之间的距离可小于用于光刻的曝光器的分辨率。也可使用可回流的光刻胶。一旦通过仅具有透明区域和不透明区域的曝光掩模形成包括可回流材料的光刻胶图样，其将进行回流工艺以流到没有光刻胶的区域，从而形成较薄的部分。
光刻胶薄膜52和54的不同厚度使能选择性地蚀刻底层。因此，通过一系列蚀刻步骤，获得如图10、11A、和11B所示的包括多个源电极173、多个漏电极175的多个数据线171；包括多个突起163、多个欧姆接触岛165的多个欧姆接触带161；以及包括多个突起154的多个半导体带151。
导体层170、外部a-Si层160、以及内部a-Si层150的位于布线区域A的部分称为第一部分。导体层170、外部a-Si层160、以及内部a-Si层150的位于沟槽区域C的部分称为第二部分。导体层170、外部a-Si层160、以及内部a-Si层150的位于其余区域B的部分称为第三部分。
根据本发明的实施例，可通过以下工艺获得上述结构：去除导体层170、外部a-Si层160、以及内部a-Si层150的位于其余区域B的第三部分；去除光刻胶的第二部分54；去除导体层170和外部a-Si层160的位于沟槽区域C的第二部分；以及去除光刻胶的第一部分52。
根据本发明的实施例，可通过以下工艺获得上述结构：去除导体层170的第三部分；去除光刻胶的第二部分54；去除外部a-Si层160以及内部a-Si层150的第三部分；去除导体层170的第二部分；去除光刻胶的第一部分52；以及去除外部a-Si层160的第二部分。以下将详细地描述该实施例。
参照图7A和7B，通过湿蚀刻或干蚀刻去除位于其余区域B的导体层170的外露第三部分以露出外部a-Si层160的底层第三部分。可通过干蚀刻和湿蚀刻来蚀刻含有金属薄膜的Mo。在相同的蚀刻条件下可同时蚀刻包括AI和Mo的双层。当进行干蚀刻时，可蚀刻光刻胶薄膜52和54的上部。
包括彼此连接的数据线171和漏电极175的导体层170的导体以标号174表示。在光刻胶薄膜52和54之下过蚀刻导体174，从而形成底部切割结构。
参照图8A和8B，通过灰化执行蚀刻后处理，以去除导体174的第二部分上的光刻胶的第二部分54。导体174的第二部分被曝光，并且第一部分52的一些被去除，因此第一部分52的厚度和宽度都减小了。结果，底部切割结构被去除。
参照图9A和9B，优选地，通过干蚀刻去除外部a-Si层160和内部a-Si层150的位于其余区域B的第三部分。如图9B所示，蚀刻导体174的第三部分的上部，以降低沟槽区域C的导体174的蚀刻时间。
结果，形成半导体带151，标号164指向包括彼此连接的欧姆接触带以及岛161和165的外部a-Si层160的部分，其被称为“外部半导体带”。
参照图10、11A和11B，导体174的第二部分，以及位于区域C的外部a-Si带164以及光刻胶的第一部分52被去除。
如图11B所示，在区域C的内部半导体带151的突起154的顶部可被去除以降低厚度，并且将光刻胶的第一部分52蚀刻至预定的厚度。
每个导体174包括数据线171和多个漏电极175。每个外部的半导体带164包括欧姆接触带161以及多个欧姆接触岛165。
参照图12、13A和13B，通过使用氮化硅的CVD、通过涂布丙烯酸有机绝缘薄膜、或通过诸如具有较低介电常数的a-Si：C：O或a-Si：O：F的低介电绝缘材料的PEVCD而形成钝化层180。之后，光蚀刻钝化层180和栅极绝缘层140以形成多个接触孔181、182、和185。
然后，如图1-3所示，通过溅射和光蚀刻厚度为约到约的ITO或IZO层，在钝化层180上形成多个像素电极190以及多个接触辅助件8l和82。IZO薄膜的蚀刻可包括使用诸如HNO3/(NH4)2Ce(NO3)6/H2O的Cr蚀刻剂的湿蚀刻，其中该蚀刻剂不会通过接触孔182、181、和185腐蚀栅极线121的外露AI部分、数据线171、以及漏电极175。
根据本发明实施例，由于TFT阵列面板的制造方法使用在不同部分具有不同厚度的光刻胶作为掩模，同时形成数据线171、漏电极175、半导体151、以及欧姆接触层161和165，因此可简化制造工艺。
如上所述，简化了制造工艺。例如，当蚀刻薄膜时蚀刻底层的上部，从而缩短了工艺时间。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包括在本发明的保护范围之内。

Claims (9)

1.一种薄膜晶体管阵列面板的制造方法，包括：
形成包括栅电极的栅极线；
在所述栅极线上形成栅极绝缘层；
在所述栅极绝缘层上形成半导体带；
在所述半导体带上形成欧姆接触层；
在所述欧姆接触层上形成包括源电极和漏电极的数据线；
在所述数据线和所述漏电极上沉积钝化层；以及
形成连接到所述漏电极的像素电极，
其中，形成所述数据线、所述漏电极、所述欧姆接触层、以及所述半导体带的步骤包括：
在栅极绝缘层上沉积内部硅层、外部硅层、以及导体层；
形成包括对应于所述源电极和漏电极之间的沟槽区域的第二部分和对应于在数据线和漏电极上的布线区域的第一部分的光刻胶，其中所述第一部分的厚度大于所述第二部分的厚度；
使用所述光刻胶作为蚀刻掩模蚀刻对应于除所述布线区域和所述沟槽区域之外的其余区域的所述导体层；
去除所述光刻胶的所述第二部分以露出所述沟槽区域上的所述导体层；
在相同的蚀刻步骤中蚀刻位于所述其余区域上的所述内部硅层和所述外部硅层并且蚀刻对应于所述沟槽区域的所述导体层的一部分； 
在蚀刻所述导体层的一部分之后蚀刻位于所述沟槽区域上的所述导体层的其它部分和所述外部硅层；以及
去除所述光刻胶的所述第一部分。
2.根据权利要求1所述的方法，其中，通过使用单个曝光掩模的光刻来形成所述光刻胶。
3.根据权利要求2所述的方法，其中，具有中间透射率的薄膜形成在对应于所述第二部分的所述单个掩模上。
4.根据权利要求2所述的方法，其中，多个切口形成在对应于所述第二部分的所述单个曝光掩模上，其中，所述切口的宽度或所述切口之间的间距小于用于所述光刻的曝光器的分辨率。
5.根据权利要求1所述的方法，其中，通过回流工艺形成所述光刻胶的所述第二部分。
6.根据权利要求1所述的方法，其中，所述光刻胶的所述第二部分的厚度等于或小于约 
Figure F200510102853701C00021
7.根据权利要求1所述的方法，其中，所述光刻胶的所述第二部分的厚度等于或小于所述第一部分的厚度的约一半。
8.根据权利要求1所述的方法，其中，通过湿蚀刻来蚀刻位于所述其余区域上的所述内部硅层和所述外部硅层及对应于所述沟槽区域的所述导体层的一部分。
9.根据权利要求1所述的方法，其中，通过干蚀刻来蚀刻位于所述其余区域上的所述内部硅层和所述外部硅层及对应于所述沟槽区域的所述导体层的一部分。 
CN2005101028537A 2004-10-06 2005-09-13 薄膜晶体管阵列面板的制造方法 Expired - Lifetime CN1767175B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020040079521A KR101090249B1 (ko) 2004-10-06 2004-10-06 박막 트랜지스터 표시판의 제조 방법
KR10-2004-0079521 2004-10-06
KR1020040079521 2004-10-06

Publications (2)

Publication Number Publication Date
CN1767175A CN1767175A (zh) 2006-05-03
CN1767175B true CN1767175B (zh) 2011-03-16

Family

ID=36126084

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005101028537A Expired - Lifetime CN1767175B (zh) 2004-10-06 2005-09-13 薄膜晶体管阵列面板的制造方法

Country Status (7)

Country Link
US (2) US7425476B2 (zh)
EP (1) EP1646076B1 (zh)
JP (1) JP2006108612A (zh)
KR (1) KR101090249B1 (zh)
CN (1) CN1767175B (zh)
DE (1) DE602005027028D1 (zh)
TW (1) TWI395001B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070009321A (ko) * 2005-07-15 2007-01-18 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR101232061B1 (ko) * 2006-04-24 2013-02-12 삼성디스플레이 주식회사 금속 배선의 제조 방법 및 표시 기판의 제조 방법
KR20080034598A (ko) * 2006-10-17 2008-04-22 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
US8786793B2 (en) * 2007-07-27 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
TWI374510B (en) 2008-04-18 2012-10-11 Au Optronics Corp Gate driver on array of a display and method of making device of a display
CN101266951B (zh) * 2008-05-05 2012-02-01 友达光电股份有限公司 显示装置的栅极驱动电路以及制作显示装置的器件的方法
KR101582946B1 (ko) * 2009-12-04 2016-01-08 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101750430B1 (ko) * 2010-11-29 2017-06-26 삼성디스플레이 주식회사 박막 트랜지스터 표시판의 제조 방법
KR102063983B1 (ko) * 2013-06-26 2020-02-11 엘지디스플레이 주식회사 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
CN103500764B (zh) 2013-10-21 2016-03-30 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示器
KR102132445B1 (ko) * 2013-12-31 2020-07-09 엘지디스플레이 주식회사 액정 디스플레이 패널 및 이의 제조 방법
KR102423678B1 (ko) * 2015-09-25 2022-07-21 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN107134460B (zh) * 2017-04-11 2019-08-02 深圳市华星光电半导体显示技术有限公司 显示装置及其goa电路
JP7063019B2 (ja) * 2018-03-09 2022-05-09 Tdk株式会社 薄膜コンデンサの製造方法及び薄膜コンデンサ
CN110729197A (zh) * 2018-06-29 2020-01-24 中华映管股份有限公司 一种半导体薄膜晶体管的制造方法及显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6562670B2 (en) * 2001-02-02 2003-05-13 Hannstar Display Corporation Poly-silicon thin film transistor and method for fabricating thereof
US6596656B2 (en) * 2000-10-27 2003-07-22 Hitachi, Ltd. Manufacturing use of photomasks with an opaque pattern comprising an organic layer photoabsorptive to exposure light with wavelengths exceeding 200 NM
US20030136971A1 (en) * 2001-12-24 2003-07-24 Samsung Electronics Co., Ltd. Thin film transistor array panel for display and manufacturing method thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4231811A (en) * 1979-09-13 1980-11-04 Intel Corporation Variable thickness self-aligned photoresist process
US6287899B1 (en) * 1998-12-31 2001-09-11 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
KR100494683B1 (ko) * 2000-05-31 2005-06-13 비오이 하이디스 테크놀로지 주식회사 4-마스크를 이용한 박막 트랜지스터 액정표시장치의제조시에 사용하는 할프톤 노광 공정용 포토 마스크
JP2002151381A (ja) * 2000-11-09 2002-05-24 Nec Kagoshima Ltd パターン形成方法
JP4462775B2 (ja) * 2001-03-02 2010-05-12 Ｎｅｃ液晶テクノロジー株式会社 パターン形成方法及びそれを用いた液晶表示装置の製造方法
JP3871923B2 (ja) * 2001-11-26 2007-01-24 鹿児島日本電気株式会社 パターン形成方法及びそれを用いたアクティブマトリクス基板の製造方法
KR100897505B1 (ko) * 2002-11-19 2009-05-15 삼성전자주식회사 액정 표시 장치의 박막 트랜지스터 기판 및 이의 제조 방법
TW579604B (en) * 2002-12-17 2004-03-11 Ind Tech Res Inst Method of forming a top-gate type thin film transistor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6596656B2 (en) * 2000-10-27 2003-07-22 Hitachi, Ltd. Manufacturing use of photomasks with an opaque pattern comprising an organic layer photoabsorptive to exposure light with wavelengths exceeding 200 NM
US6562670B2 (en) * 2001-02-02 2003-05-13 Hannstar Display Corporation Poly-silicon thin film transistor and method for fabricating thereof
US20030136971A1 (en) * 2001-12-24 2003-07-24 Samsung Electronics Co., Ltd. Thin film transistor array panel for display and manufacturing method thereof

Also Published As

Publication number Publication date
US7425476B2 (en) 2008-09-16
EP1646076B1 (en) 2011-03-23
TWI395001B (zh) 2013-05-01
KR20060030664A (ko) 2006-04-11
US20080299712A1 (en) 2008-12-04
KR101090249B1 (ko) 2011-12-06
EP1646076A1 (en) 2006-04-12
CN1767175A (zh) 2006-05-03
DE602005027028D1 (de) 2011-05-05
TW200612140A (en) 2006-04-16
JP2006108612A (ja) 2006-04-20
US20060073645A1 (en) 2006-04-06

Similar Documents

Publication Publication Date Title
US7948570B2 (en) Thin film transistor array substrate and manufacturing method thereof
CN100378902C (zh) 薄膜晶体管阵列板及其制造方法
KR100456151B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
US20080299712A1 (en) Manufacturing method of a thin film transistor array panel
US8199301B2 (en) Horizontal electric field switching liquid crystal display device
TWI393970B (zh) 薄膜電晶體陣列面板及其製造方法
US20100117088A1 (en) Thin film transistor substrate and method of manufacturing the same
JP4886289B2 (ja) マスク及びこれを用いた半導体素子の製造方法及び薄膜トランジスタ表示板の製造方法
KR20090096226A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
CN100524702C (zh) 薄膜晶体管阵列面板及其制造方法
US7422916B2 (en) Method of manufacturing thin film transistor panel
US6870187B2 (en) Thin film transistor array panel and manufacturing method thereof
CN1893096B (zh) 薄膜晶体管阵列面板及其制造方法
KR101160823B1 (ko) 박막 트랜지스터 표시판과 그 제조 방법
KR20060028519A (ko) 박막트랜지스터 표시판 및 그 제조 방법
KR20080074356A (ko) 표시 기판 및 이의 제조 방법
KR100750914B1 (ko) 화소 전극용 투명 도전막 및 이를 포함하는 액정 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20050002231A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20070070738A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20040071898A (ko) 박막 트랜지스터 표시판
KR20080033768A (ko) 표시 기판 및 이의 제조 방법
KR20060010126A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121228

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121228

Address after: Gyeonggi Do, South Korea

Patentee after: SAMSUNG DISPLAY Co.,Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electronics Co.,Ltd.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20110316