TWI394251B - 堆疊封裝結構及其封裝基板 - Google Patents

Description

堆疊封裝結構及其封裝基板

本發明係有關一種封裝結構，尤指一種具有較高之植焊球良率之堆疊封裝結構及其封裝基板。

隨著電子產業的蓬勃發展，電子產品也逐漸邁向多功能、高性能的趨勢。而為了滿足半導體封裝件高整合度(integration)及微型化(miniaturization)的封裝需求，以供更多主、被動元件及線路載接，半導體封裝基板亦逐漸由雙層電路板演變成多層電路板(multi-layer board)，以在有限的空間下運用層間連接技術(interlayer connection)來擴大半導體封裝基板上可供利用的線路佈局面積，並配合高線路密度之積體電路(integrated circuit)需要，而能達到封裝件輕薄短小及提高電性功能之目的。

然而，由於外露於封裝基板最外層的電性接觸墊的周圍通常仍佈設有線路，因此必須以如綠漆之防焊層同時覆蓋於該線路與電性接觸墊的部分表面上，並於該防焊層形成有外露部分電性接觸墊的防焊層開孔，而該防焊層係用以保護線路層及電性接觸墊部分表面不受外界環境之空氣與水氣影響而氧化。但是，隨著封裝基板中的線路愈來愈細，電性接觸墊間之間距也越來越小，藉以符合細線寬(fine line)、細間距(fine pitch)的使用要求，但受限於現今曝光顯影技術的瓶頸，如欲形成較小之防焊層開孔以顯露電性接觸墊之部分表面，常有對位不準及曝光解析度不佳，甚而造成防焊層開孔偏移或是顯露開孔不完整等問題；為此，該防焊層開孔面臨尺寸過小而無法提供足夠的接觸面積以接置凸塊或焊球，故業界遂發展出一種於該增層線路層之介電層(絕緣保護層)上直接形成外部電性接觸墊的技術，以克服上述問題，請參閱第1圖，係為運用前述技術的習知封裝基板製成之堆疊封裝結構的剖視示意圖。

如第1圖所示，習知堆疊封裝結構係包括：封裝基板1、半導體晶片3、封裝材4、以及電子裝置5。

所述之封裝基板1係包括：基板本體10、絕緣保護層11、以及電性接觸墊13。所述之基板本體10係具有相對之第一及第二表面10a,10b，於該第一表面10a上具有第一電性連接墊104及複數位於該第一電性連接墊104周圍之第二電性連接墊102，且於該第二表面10b上具有複數植球墊103。又該基板本體10具有複數內層線路100及導電盲孔101，且該等導電盲孔101電性連接該等內層線路100與該等第二電性連接墊102。所述之絕緣保護層11係設於該基板本體10之第一及第二表面10a,10b上，且於該第一表面10a上之絕緣保護層11中具有複數開口110及第一開孔112a，以令各該開口110對應各該第二電性連接墊102，而令各該第一開孔112a對應各該第一電性連接墊104。又該第二表面10b上之絕緣保護層11中形成有複數第二開孔112b，以令各該植球墊103對應外露各該第二開孔112b，俾供接置焊球14。所述之電性接觸墊13係設於各該開口110中，以令該電性接觸墊13電性連接該第二電性連接墊102。又該電性接觸墊13之上表面13a係呈平面。

所述之半導體晶片3設於該絕緣保護層11上且電性連接該第一電性連接墊104。

所述之封裝材4係形成於該絕緣保護層11與半導體晶片3之間。

所述之電子裝置5係結合於該基板本體10之第一表面10a之絕緣保護層11上方，該電子裝置5上具有對應該電性接觸墊13之焊球50，以令該焊球50結合至該電性接觸墊13上，俾使該電子裝置5電性連接該基板本體10。

惟，習知技術係於原有的第二電性連接墊102上的絕緣保護層11表面分別形成封裝基板外部電性接觸墊13，由於封裝基板最外表面並未佈設線路層，故其最外表面不再另外施加防焊層，而可完全顯露電性接觸墊13表面，藉以避免原本於防焊層開孔以顯露電性接觸墊部分之表面時，會有對位不準及曝光解析度不佳、甚而造成防焊層開孔偏移或是顯露開孔不完整等問題；但由於習知技術並未有防焊層開孔，故將該焊球50結合於該電性接觸墊13之表面時，於回焊過程中，會使該焊球50呈現液態，而導致焊料因無防焊層開孔之區域侷限而產生溢流；又由於該電性接觸墊13之上表面13a平整，且無防焊層開孔侷限一空間，易使該焊球50產生脫落掉球的情況，並使得結合該焊球50之製程不易進行，進而造成該焊球脫落或焊料溢流導致橋接等問題。

因此，如何避免習知技術中外部之電性接觸墊容易造成後續焊球的脫落或焊料溢流導致橋接等問題，實已成為目前亟欲解決的課題。

鑑於上述習知技術之種種缺失，本發明之一目的係提供一種能增強線路與介電層之結合力且滿足線路細間距需求之堆疊封裝結構及其封裝基板。

本發明之另一目的係提供一種能降低製造成本之堆疊封裝結構及其封裝基板。

為達上述及其他目的，本發明揭露一種封裝基板，係用於堆疊封裝(package on package,POP)，包括：基板本體，係具有相對之第一及第二表面，於該第一表面上具有置晶區，且該置晶區中具有複數第一電性連接墊，並於該置晶區周圍具有複數第二電性連接墊，而於該第二表面上具有複數植球墊；絕緣保護層，係設於該基板本體之第一及第二表面上，且於該第一表面上之絕緣保護層中設有複數弧狀凹槽及第一開孔，以令各該弧狀凹槽對應各該第二電性連接墊，而令各該第一開孔對應各該第一電性連接墊，並於各該弧狀凹槽中設有複數微孔，令該第二電性連接墊之部份表面外露於該等微孔中；以及電性接觸墊，係設於各該弧狀凹槽及微孔中，以令該電性接觸墊電性連接該第二電性連接墊。

前述之封裝基板中，該基板本體具有複數內層線路及導電盲孔，且該等導電盲孔電性連接該等內層線路與該等第二電性連接墊。

前述之封裝基板中，該電性接觸墊之外表面係呈弧狀，且形成該電性接觸墊之材料係為銅。

前述之封裝基板中，該第二表面上之絕緣保護層中形成有複數第二開孔，以令各該植球墊對應外露各該第二開孔。

本發明復揭露一種堆疊封裝(package on package,POP)結構，係包括：基板本體，係具有相對之第一及第二表面，於該第一表面上具有置晶區，且該置晶區中具有複數第一電性連接墊，並於該置晶區周圍具有複數第二電性連接墊，而於該第二表面上具有複數植球墊；絕緣保護層，係設於該基板本體之第一及第二表面上，且於該第一表面上之絕緣保護層中設有複數弧狀凹槽及第一開孔，以令各該弧狀凹槽對應各該第二電性連接墊，而令各該第一開孔對應各該第一電性連接墊，並於各該弧狀凹槽中設有複數微孔，令該第二電性連接墊之部份表面外露於該等微孔中；電性接觸墊，係設於各該弧狀凹槽及微孔中，以令該電性接觸墊電性連接該第二電性連接墊；半導體晶片，設於該置晶區上之絕緣保護層上；以及電子裝置，結合於該基板本體之第一表面之絕緣保護層上，該電子裝置上具有對應該電性接觸墊之焊球，以令該焊球結合至該電性接觸墊上，俾使該電子裝置電性連接該基板本體。

前述之堆疊封裝結構中，該基板本體具有複數內層線路及導電盲孔，且該等導電盲孔電性連接該等內層線路與該等第二電性連接墊。

前述之堆疊封裝結構中，該電性接觸墊之外表面係呈弧狀，且形成該電性接觸墊之材料係為銅。又該第二表面上之絕緣保護層中形成有複數第二開孔，以令各該植球墊對應外露各該第二開孔。

前述之堆疊封裝結構中，該半導體晶片係以覆晶方式電性連接該第一電性連接墊。又前述之封裝結構復包括導電凸塊，係設於各該第一開孔中，以令該導電凸塊電性連接該第一電性連接墊及半導體晶片，且復包括封裝材，係形成於該絕緣保護層與半導體晶片之間。

另外，於另一實施例中，該半導體晶片係藉由導線電性連接該第一電性連接墊，且復包括封裝材，係形成於該絕緣保護層與該半導體晶片之間。

前述之堆疊封裝結構中，該電子裝置係電路板或另一封裝結構。

由上可知，本發明之堆疊封裝結構中之封裝基板係於覆蓋於該絕緣保護層內部之第二電性連接墊上對應形成外部之電性接觸墊，且該內層線路係藉由設於該基板本體中的導電盲孔以電性連接至第二電性連接墊及外部之電性接觸墊，又該外部之電性接觸墊之表面具有弧形凹部，因而後續於該外部之電性接觸墊上經回焊後結合電子裝置之焊球，該焊球與外部之電性接觸墊的接觸面積較大，使該焊球與外部之電性接觸墊之間的接著力較強，而不易有焊球脫落之情形。再者，該弧形凹部也會限制該焊球的移動範圍，使得各該焊球不易掉球、或因彼此接觸而造成橋接等問題。故相較於習知技術，本發明之堆疊封裝結構具有能增進植焊球之加工製程的良率，並有利於細間距之產品設計等優點。

以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。

請參閱第2A至2G圖，係揭露本發明之一種堆疊封裝(package on package,POP)結構之製法。

如第2A圖所示，提供一具有相對之第一及第二表面20a,20b之基板本體20，於該第一表面20a上具有置晶區A，且該置晶區A中具有複數第一電性連接墊204，並於該置晶區A周圍具有複數第二電性連接墊202，而於該第二表面20b上具有複數植球墊203。又該基板本體20具有複數內層線路200及導電盲孔201，且該等導電盲孔201電性連接該等內層線路200與該等第二電性連接墊202。

如第2B圖所示，於該基板本體20之第一及第二表面20a,20b上形成絕緣保護層21。

如第2C圖所示，於該第一表面20a上之絕緣保護層21中形成複數弧狀凹槽210及第一開孔212a，以令各該弧狀凹槽210對應各該第二電性連接墊202，而令各該第一開孔212a對應各該第一電性連接墊204；於各該弧狀凹槽210中形成複數微孔211，令該第二電性連接墊202之部份表面外露於該等微孔211中。另外，於該第二表面20b上之絕緣保護層21中形成複數第二開孔212b，以令各該植球墊203對應外露各該第二開孔212b。

如第2D圖所示，於該絕緣保護層21上形成阻層22，且於該阻層22中形成複數開口區220，以令各該弧狀凹槽210對應外露於各該開口區220。又選擇性地令該第一開孔212a外露於該開口區220。

如第2E圖所示，於各該開口區220、位於開口區220中之弧狀凹槽210、及位於弧狀凹槽210中之該等微孔211中形成電性接觸墊23，令該電性接觸墊23電性連接該第二電性連接墊202。其中，該電性接觸墊23之外表面23a係呈弧狀，且形成該電性接觸墊23之材料係為銅。

又可於位於開口區220中之第一開孔212a中形成導電凸塊24，以令該導電凸塊24電性連接該第一電性連接墊204。

如第2F圖所示，移除該阻層22，以完成堆疊封裝結構所用之封裝基板2；所述之封裝基板2係包括：基板本體20、絕緣保護層21、以及電性接觸墊23。

所述之基板本體20係具有相對之第一及第二表面20a,20b，於該第一表面20a上具有置晶區A，且該置晶區A中具有複數第一電性連接墊204，並於該置晶區A周圍具有複數第二電性連接墊202，而於該第二表面20b上具有複數植球墊203。又該基板本體20具有複數內層線路200及導電盲孔201，且該等導電盲孔201電性連接該等內層線路200與該等第二電性連接墊202。

所述之絕緣保護層21係設於該基板本體20之第一及第二表面20a,20b上，且於該第一表面20a上之絕緣保護層21中具有複數弧狀凹槽210及第一開孔212a，以令各該弧狀凹槽210對應各該第二電性連接墊202，而令各該第一開孔212a對應各該第一電性連接墊204，並於各該弧狀凹槽210中設有複數微孔211，令該第二電性連接墊202之部份表面外露於該等微孔211中。又該第二表面20b上之絕緣保護層21中形成有複數第二開孔212b，以令各該植球墊203對應外露各該第二開孔212b。

所述之電性接觸墊23係設於各該弧狀凹槽210及微孔211中，以令該電性接觸墊23電性連接該第二電性連接墊202。又該電性接觸墊23之外表面23a係呈弧狀，且形成該電性接觸墊23之材料係為銅。

如第2G圖所示，接續第2F圖之製程，於該置晶區A上之絕緣保護層21上設置一半導體晶片3，再於該基板本體20之第一表面20a之絕緣保護層21與半導體晶片3之間形成封裝材4，俾製作出一封裝結構。

接著，於該半導體晶片3及基板本體20之上方結合一電子裝置5，該電子裝置5上具有對應該電性接觸墊23之焊球50，以令該焊球50電性連接該電性接觸墊23，俾完成所述之堆疊封裝結構之製作。該堆疊封裝結構係包括所述之封裝基板2、半導體晶片3、封裝材4、以及電子裝置5。

所述之半導體晶片3設於該置晶區A上之絕緣保護層21上，且該半導體晶片3係以覆晶方式電性連接該第一電性連接墊204，即藉由設於各該第一開孔212a中之導電凸塊24經回焊製程形成焊球24’，以電性連接該第一電性連接墊204及半導體晶片3。

所述之封裝材4係對應該置晶區A而形成於該絕緣保護層21與該半導體晶片3之間。

所述之電子裝置5係例如為電路板或另一封裝結構，係結合於該基板本體20之第一表面20a之絕緣保護層21上方，該電子裝置5上具有對應該電性接觸墊23之焊球50，以令該焊球50結合至該電性接觸墊23上，俾使該電子裝置5電性連接該基板本體20。

如第2G’圖所示，係為本發明之另一種堆疊封裝結構；本實施例與上述實施例之差別僅在於該半導體晶片3係藉由導線30電性連接該第一電性連接墊204，且該封裝材4’係形成於該絕緣保護層21上，以包覆該半導體晶片3及導線30；故於第2D及2E圖之製程中，於該第一開孔212a中可不形成導電凸塊。

綜上所述，本發明堆疊封裝結構之封裝基板係於覆蓋於該絕緣保護層內部之第二電性連接墊上對應形成外部之電性接觸墊，且該內層線路係藉由設於該基板本體中的導電盲孔以電性連接至第二電性連接墊及外部之電性接觸墊，又該外部之電性接觸墊之表面具有弧形凹部，因而後續於該外部之電性接觸墊上經回焊後結合電子裝置之焊球，該焊球與外部之電性接觸墊的接觸面積較大，使該焊球與外部之電性接觸墊之間的接著力較強，而不易有焊球脫落之情形。

再者，該弧形凹部也會限制該焊球的移動範圍，使得各該焊球不易掉球、或因彼此接觸而造成橋接等問題。故相較於習知技術，本發明之堆疊封裝結構具有能增進植焊球之加工製程的良率並有利於細間距之產品設計等優點。

上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。

1、2．．．封裝基板

10、20．．．基板本體

10a、20a．．．第一表面

10b、20b．．．第二表面

100、200．．．內層線路

101、201．．．導電盲孔

102、202．．．第二電性連接墊

103、203．．．植球墊

104、204．．．第一電性連接墊

11、21．．．絕緣保護層

110．．．開口

112a、212a．．．第一開孔

112b、212b．．．第二開孔

13、23．．．電性接觸墊

13a．．．上表面

14、24’、50．．．焊球

210．．．弧狀凹槽

211．．．微孔

22．．．阻層

220．．．開口區

23a．．．外表面

24．．．導電凸塊

3．．．半導體晶片

30．．．導線

4、4’．．．封裝材

5．．．電子裝置

A．．．置晶區

第1圖係為習知堆疊封裝結構之剖視示意圖；以及

第2A至2G圖係為本發明堆疊封裝結構之製法之示意圖；其中，第2G’圖係為第2G圖之另一實施例之示意圖。

2．．．封裝基板

20．．．基板本體

20a．．．第一表面

20b．．．第二表面

200．．．內層線路

201．．．導電盲孔

202．．．第二電性連接墊

203．．．植球墊

204．．．第一電性連接墊

21．．．絕緣保護層

210．．．弧狀凹槽

211．．．微孔

212a．．．第一開孔

212b．．．第二開孔

23．．．電性接觸墊

23a．．．外表面

24．．．導電凸塊

A．．．置晶區

Claims (16)

1. 一種封裝基板，係用於堆疊封裝(package on package,POP)，包括：基板本體，係具有相對之第一及第二表面，於該第一表面上具有置晶區，且該置晶區中具有複數第一電性連接墊，並於該置晶區周圍具有複數第二電性連接墊，而於該第二表面上具有複數植球墊；絕緣保護層，係設於該基板本體之第一及第二表面上，且於該第一表面上之絕緣保護層中設有複數弧狀凹槽及第一開孔，以令各該弧狀凹槽對應各該第二電性連接墊，而令各該第一開孔對應各該第一電性連接墊，並於各該弧狀凹槽中設有複數微孔，令該第二電性連接墊之部份表面外露於該等微孔中；以及電性接觸墊，係設於各該弧狀凹槽及微孔中，以令該電性接觸墊電性連接該第二電性連接墊。
2. 如申請專利範圍第1項之封裝基板，其中，該基板本體具有複數內層線路及導電盲孔，且該等導電盲孔電性連接該等內層線路與該等第二電性連接墊。
3. 如申請專利範圍第1項之封裝基板，其中，該電性接觸墊之外表面係呈弧狀。
4. 如申請專利範圍第1項之封裝基板，其中，形成該電性接觸墊之材料係為銅。
5. 如申請專利範圍第1項之封裝基板，其中，該第二表面上之絕緣保護層中形成有複數第二開孔，以令各該植球墊對應外露各該第二開孔。
6. 一種堆疊封裝(package on package,POP)結構，係包括：基板本體，係具有相對之第一及第二表面，於該第一表面上具有置晶區，且該置晶區中具有複數第一電性連接墊，並於該置晶區周圍具有複數第二電性連接墊，而於該第二表面上具有複數植球墊；絕緣保護層，係設於該基板本體之第一及第二表面上，且於該第一表面上之絕緣保護層中設有複數弧狀凹槽及第一開孔，以令各該弧狀凹槽對應各該第二電性連接墊，而令各該第一開孔對應各該第一電性連接墊，並於各該弧狀凹槽中設有複數微孔，令該第二電性連接墊之部份表面外露於該等微孔中；電性接觸墊，係設於各該弧狀凹槽及微孔中，以令該電性接觸墊電性連接該第二電性連接墊；半導體晶片，設於該置晶區上之絕緣保護層上；以及電子裝置，結合於該基板本體之第一表面之絕緣保護層上，該電子裝置上具有對應該電性接觸墊之焊球，以令該焊球結合至該電性接觸墊上，俾使該電子裝置電性連接該基板本體。
7. 如申請專利範圍第6項之堆疊封裝結構，其中，該基板本體具有複數內層線路及導電盲孔，且該等導電盲孔電性連接該等內層線路與該等第二電性連接墊。
8. 如申請專利範圍第6項之堆疊封裝結構，其中，該電性接觸墊之外表面係呈弧狀。
9. 如申請專利範圍第6項之堆疊封裝結構，其中，形成該電性接觸墊之材料係為銅。
10. 如申請專利範圍第6項之堆疊封裝結構，其中，該第二表面上之絕緣保護層中形成有複數第二開孔，以令各該植球墊對應外露各該第二開孔。
11. 如申請專利範圍第6項之堆疊封裝結構，其中，該半導體晶片係以覆晶方式電性連接該第一電性連接墊。
12. 如申請專利範圍第11項之堆疊封裝結構，復包括導電凸塊，係設於各該第一開孔中，以令該導電凸塊電性連接該第一電性連接墊及半導體晶片。
13. 如申請專利範圍第11項之堆疊封裝結構，復包括封裝材，係形成於該絕緣保護層與半導體晶片之間。
14. 如申請專利範圍第6項之堆疊封裝結構，其中，該半導體晶片係藉由導線電性連接該第一電性連接墊。
15. 如申請專利範圍第14項之堆疊封裝結構，復包括封裝材，係形成於該絕緣保護層上，以包覆該半導體晶片及導線。
16. 如申請專利範圍第6項之堆疊封裝結構，其中，該電子裝置係電路板或另一封裝結構。