TWI391045B - 複合埋入式元件結構及其製造方法 - Google Patents
複合埋入式元件結構及其製造方法 Download PDFInfo
- Publication number
- TWI391045B TWI391045B TW98142435A TW98142435A TWI391045B TW I391045 B TWI391045 B TW I391045B TW 98142435 A TW98142435 A TW 98142435A TW 98142435 A TW98142435 A TW 98142435A TW I391045 B TWI391045 B TW I391045B
- Authority
- TW
- Taiwan
- Prior art keywords
- composite
- wafer
- package
- core
- contact pads
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 34
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 239000010410 layer Substances 0.000 claims description 105
- 239000002131 composite material Substances 0.000 claims description 77
- 239000000758 substrate Substances 0.000 claims description 56
- 239000011810 insulating material Substances 0.000 claims description 32
- 239000000463 material Substances 0.000 claims description 22
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 19
- 230000035882 stress Effects 0.000 claims description 16
- 239000004743 Polypropylene Substances 0.000 claims description 13
- 229920001155 polypropylene Polymers 0.000 claims description 13
- 239000011229 interlayer Substances 0.000 claims description 11
- 230000000149 penetrating effect Effects 0.000 claims description 10
- 239000012790 adhesive layer Substances 0.000 claims description 9
- -1 polypropylene Polymers 0.000 claims description 6
- 239000011800 void material Substances 0.000 claims description 6
- 239000011347 resin Substances 0.000 claims description 5
- 229920005989 resin Polymers 0.000 claims description 5
- 239000000853 adhesive Substances 0.000 claims description 4
- 230000001070 adhesive effect Effects 0.000 claims description 4
- 230000008646 thermal stress Effects 0.000 claims description 4
- 238000005520 cutting process Methods 0.000 claims description 3
- 238000003825 pressing Methods 0.000 claims description 3
- 238000004806 packaging method and process Methods 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 43
- 239000011799 hole material Substances 0.000 description 19
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 238000007747 plating Methods 0.000 description 6
- 229920002401 polyacrylamide Polymers 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000007906 compression Methods 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000005553 drilling Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910000969 tin-silver-copper Inorganic materials 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 238000000576 coating method Methods 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000012774 insulation material Substances 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000011148 porous material Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000004926 polymethyl methacrylate Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本發明係有關於一種埋入式電子元件結構,特別有關於一種具承受應力變化能力的複合埋入式元件結構及其製造方法。
電子產品的發展趨勢已逐漸地進化為輕、薄、短、小、高速、高頻和多功能的領域。為了滿足實際應用需求,半導體封裝技術已經逐漸從球柵陣列(ball grid array,簡稱BGA)封裝和覆晶載板(flip chip,簡稱FC)進化為三維(3D)的堆疊結構。或者,於載板面封裝,以FC技術或焊線(wire bond,簡稱WB)技術將各種封裝體組裝接合,以形成一多功能的結構體。
於先前技術中,利用FC技術或WB技術將主動元件晶片與載板組裝成一封裝體,並將一個以上的封裝體進行堆疊或安裝於同一載板上。考量各元件之間,相互透過線路連接,及增加載板表面的受面積/體積比值,使得佈線難度愈來愈高,因而業界開始研發將主動或被動元件埋入載板內的技術。
在傳統埋入式載板中,由於構成的基板結構是由不同的材料組成,在不同的環境及溫度變化下,造成不同的應力變化,進而使基板形變及伸縮等變化,導致生產困難、對位不易、良率降低及信賴性表現不佳等影響。
本發明之實施例提供一種複合埋入式元件結構,包括:至少兩核心基板構成的一複合基板結構,該至少兩核心基板之間是藉由一黏結層結合;一第一開口於一上層核心基板中,及一第二開口於一下層核心基板中,其中該第一開口大於該第二開口構成一倒凸字型空間;一晶片具有第一組電性接觸墊,固定於至少兩絕緣材料疊層上,並鑲入該倒凸字型空間,其中該晶片埋入該第二開口中,並與該下層核心基板之間具有一空隙;多個導盲孔穿透該至少兩材料疊層,對應並電性連接該些電性接觸墊;以及一絕緣層設置於該複合基板結構上,且覆蓋該些導盲孔與該至少兩絕緣材料疊層上。
本發明之實施例另提供一種複合埋入式元件結構,包括:一第一埋入式封裝構件包括:一第一和一第二核心基板構成的一第一複合基板結構,該第一和第二核心基板是藉由一第一黏結層結合,其中一倒凸字型空間形成於該第一和第二核心基板中;一第一晶片具有第一組電性接觸墊,固定於至少兩絕緣材料疊層上,並鑲入該倒凸字型空間,其中該第一晶片與該第二核心基板之間具有一空隙;多個導盲孔穿透該至少兩絕緣材料疊層,並對應該第一組電性接觸墊;一第一絕緣層設置於該第一複合基板結構,且覆蓋該些導盲孔與該至少兩材料疊層上;以及一第一增層結構設置於該第一絕緣層上;一第二埋入式封裝構件包括:一第三和一第四核心基板構成的一第二複合基板結構,該第三和第四核心基板是藉由一第二黏結層結合,其中一凸字型空間形成於該第三和第四核心基板中;一第二晶片具有第二組電性接觸墊,固定於至少兩絕緣材料疊層上,並鑲入該凸字型空間,其中該第二晶片與該第四核心基板之間具有一空隙;多個導盲孔穿透該至少兩絕緣材料疊層,並對應該第二組電性接觸墊;一第二絕緣層設置於該第二複合基板結構,且覆蓋該些導盲孔與該至少兩材料疊層上;以及一第二增層結構設置於該第二絕緣層上;其中該第一和第二埋入式封裝構件為背對背設置,其間藉由一第三黏結層結合。
本發明之實施例又提供一種複合埋入式元件結構的製造方法,包括:提供一晶片具有第一組電性接觸墊,固定於至少兩絕緣材料疊層上,構成一預封裝體;壓合該預封裝體、一第一核心板和一第二核心板構成的一複合結構,該第一和第二核心板是藉由一第一黏結層結合,其中該複合結構具有一倒凸字型空間,且該預封裝體埋入該倒凸字型空間中,及其中該晶片與該第二核心基板之間具有一空隙;形成多個導盲孔穿透該至少兩絕緣材料疊層,並對應該些電性接觸墊;形成一絕緣層設置於該複合結構上,且覆蓋該些導盲孔與該至少兩絕緣材料疊層上;以及形成一增層結構設置於該絕緣層上。
本發明之實施例再提供一種複合埋入式元件結構的製造方法,包括:提供一第一晶片具有第一組電性接觸墊與一第二晶片具有第二組電性接觸墊,固定於至少兩絕緣材料疊層上,切割分離成一第一和一第二預封裝體;壓合該第一預封裝體、一第一核心板和一第二核心板構成的一第一埋入式封裝構件以及該第二預封裝體、一第三核心板和一第四核心板構成的一第二埋入式封裝構件,其中該第一和第二核心板是藉由一第一黏結層結合,其中該複合結構具有一倒凸字型空間,且該第一預封裝體埋入該倒凸字型空間中,及其中該第一晶片與該第二核心基板之間具有一空隙;其中該第三和第四核心板是藉由一第二黏結層結合,其中該複合結構具有一凸字型空間,且該第二預封裝體埋入該凸字型空間中,及其中該第二晶片與該第四核心基板之間具有一空隙;以及其中該第一和第二埋入式封裝構件為背對背設置,其間藉由一第三黏結層結合;形成多個導盲孔分別穿透該至少兩絕緣材料疊層,並對應該第一組和第二組電性接觸墊;形成一第一絕緣層設置於該第一埋入式封裝構件上,且覆蓋該些導盲孔與該至少兩絕緣材料疊層上,及形成一第二絕緣層設置於該第二埋入式封裝構件上,且覆蓋該些導盲孔與該至少兩絕緣材料疊層上;以及形成一第一增層結構設置於該第一絕緣層上,及形成一第二增層結構設置於該第二絕緣層上。
為使本發明能更明顯易懂,下文特舉實施例,並配合所附圖式,作詳細說明如下:
以下以各實施例詳細說明並伴隨著圖式說明之範例,做為本發明之參考依據。在圖式或說明書描述中,相似或相同之部分皆使用相同之圖號。且在圖式中,實施例之形狀或是厚度可擴大,並以簡化或是方便標示。再者,圖式中各元件之部分將以分別描述說明之,值得注意的是,圖中未繪示或描述之元件,為所屬技術領域中具有通常知識者所知的形式,另外,特定之實施例僅為揭示本發明使用之特定方式,其並非用以限定本發明。
有鑑於此,本發明之實施例提供一種可承受應力變化的複合埋入式電子元件封裝結構,將一具有複合結構的晶片組嵌埋至基板內,此結構可承受應力增減,降低基板因應力變化所產生的形變。
第1~11圖係顯示根據本發明之一實施例的複合埋入式元件結構的製造方法,於各製程步驟的剖面示意圖。請參閱第1圖,首先提供一承載板110、第一絕緣膜122及第二絕緣膜124,並壓合成一複合載板結構。承載板110的用途是以承載為主,於後續的製程中會被移除,因此並不限定其材質。第一絕緣膜122和第二絕緣膜124為不同的材質,第一絕緣膜122具有良好的應力抵抗能力(例如聚亞醯胺(PI)),第二絕緣膜124以樹脂材料為主(例如ABF樹脂)。
請參閱第2圖,將多個晶片130倒置貼附於第二絕緣膜124上,接著施以烘烤步驟將第二絕緣膜124固化。晶片130是由半導體製程所製作的電子裝置,其主要元件設置一主動面上並由金屬化連線連接至表面接觸墊132。晶片130的主動面面向複合載板結構的第二絕緣膜124,使得接觸墊132埋入第二絕緣膜124中。
請參閱第3圖,移除承載板110,使承載板110與第一絕緣膜122分離,於此第一絕緣膜122做為一離型膜。於一實施例中,於移除承載板的過程中,可選擇移除或蝕刻部份的離型膜。接著,進行裁切步驟135以分離成獨立的預封裝體100。預封裝體100包括晶片部分130的寬度為,及複合承載板部分的寬度為L。
請參閱第4圖,以成型機分別將第一核心板210上銑孔形成第一窗口215,以及將第二核心板220上銑孔形成第二窗口225。第一窗口215的尺寸約大於或等於複合承載板部分的寬度為L,第二窗口225的尺寸約大於或等於晶片部分130的寬度為l
。
接著,請參閱第5圖,將預封裝體100、第一核心板210與第二核心板220加以組裝。第一核心板210與第二核心板220之間夾置一黏結層(例如聚丙烯(PP))230,預封裝體100的複合承載板部分埋入第一核心板210的第一窗口215中,進行熱壓合,使得預封裝體100埋入第一核心板210與第二核心板220中。由於預封裝體100和第一窗口215間僅存在微小縫隙,在熱壓合的過程中,黏結層的材料會順應該微小孔隙流動。根據本發明之一實施例,第一核心板210的厚度約等於第一和第二絕緣膜複合層的厚度。於另一實施例中,預封裝體100和第二窗口225之間留下縫隙229,第二核心板220的厚度大於或等於晶片130的厚度留下一空隙228,如第6圖所示。
應注意的是,雖然本發明所述實施例是以第一和第二核心板壓合的複合結構,然並不限定於此,亦可選用多層堆疊的核心板。於一實施例中,縫隙229和空隙228可消除封裝體100的熱應力,或者可將一導熱膠(未繪示)填入縫隙229和空隙228,以導出封裝體100所產生的熱應力。
請參閱第7圖,實施一雷射鑽孔製程形成多個開口150,對應各個接觸墊132,穿透第一和第二絕緣膜122、124,露出接觸墊132的表面。開口150的型式為盲孔,亦可使用其他製程,例如光阻微影及蝕刻製程形成開口150對應各個接觸墊132的位置。
接著,請參閱第8圖,形成一導電層240於第一核心板210與第一絕緣膜122上,順應性地填入開口150的表面。形成導電層240的方法包括濺鍍法、塗佈法、物理氣相沉積法(PVD)或化學氣相沉積法(CVD)。接著,貼附一光阻層250於導電層240上,並進行影像轉移,形成開環,露出開口150區域。
請參閱第9圖,進行電鍍,形成電鍍金屬260(例如銅/錫/錫銀銅/鎳/鋁/鎢/上述或其他合金)於開環內,填滿該開口150與接觸墊132電性接觸。接著,請參閱第10圖,去除光阻層250,並蝕刻移除多餘的導電層240,露出第一核心板210。接著,壓合一絕緣膜270於第一核心板210和電鍍金屬260上,完成符合埋入式元件結構封裝體200的製作。
應了解的是,於另一實施例中,可藉由形成多層絕緣層及金屬化的製程,形成增層結構,包括層間介電層310、內連線320和導電金屬盲孔330、360,如第11圖所示。接著,後續進行SR和B/E製程,以完成電路板的製作。
根據本發明所揭露的實施例,藉由多層核心板之間夾置黏結層,而構成複合基板結構,可吸收應力變化,減緩基板變形狀況。再者,在晶片的電性連接端採絕緣膜(例如ABF樹脂)與離型膜(例如PI)結合之複合結構,可吸收應力變化,減緩晶片受應力變化產生形變。更有甚者,晶片的電性連接結構因應力變化而導致的破損斷裂情形,亦可因此結構設計而減輕。由於埋入式晶片組採複合式結構,其本身已具承受應力變化的效果,在搭配複合核心板的設計,可更進一步地強化應力變化的承受度。此外,晶片組
係採用鑲埋的方式壓合至核心板中,因此晶片的固定性佳,不因外力而脫落。再者,在晶片的下方採中空設計,即形成空隙構造。當基板熱脹冷縮變形時,不影響主體結構。此外,亦可選擇填入導熱膠,將晶片所產生的熱能,藉由傳導導出。
第12~19圖係顯示根據本發明另一實施例的複合埋入式元件結構的製造方法,於各製程步驟的剖面示意圖。請參閱第12圖,將兩組構件加以壓合組裝,包括第一組預封裝體100a、第一核心板210a與第二核心板220a,以及第一組預封裝體100b、第三核心板210b與第四核心板220b,加以壓合組裝。第一核心板210a與第二核心板220a之間夾置一黏結層(例如聚丙烯(PP))230a,第一預封裝體100a的複合承載板部分埋入第一核心板210a的第一窗口中,進行熱壓合,使得第一預封裝體100a埋入第一核心板210a與第二核心板220a中。同時,第三核心板210b與第四核心板220b之間夾置一黏結層(例如聚丙烯(PP))230b,第二預封裝體100b的複合承載板部分埋入第三核心板210b的第一窗口中,進行熱壓合,使得第二預封裝體100b埋入第三核心板210b與第四核心板220b中。由於第一和第二預封裝體100a和100b與第二和第四核心板的窗口間僅存在微小縫隙,在熱壓合的過程中,黏結層的材料會順應該微小孔隙流動,並在間隙之間留下縫隙229a和229b。第二核心板220a的厚度大於或等於晶片130a的厚度,並留下一空隙228a。相同地,第四核心板220b的厚度大於或等於晶片130b的厚度,並留下一空隙228b,如第13圖所示。
請參閱第14圖,實施一雷射鑽孔製程形成多個開口150a,對應各個接觸墊132a,穿透第一和第二絕緣膜122a、
124a,露出接觸墊132a的表面。相對地,可另實施一雷射鑽孔製程形成多個開口150b,對應各個接觸墊132b,穿透第三和第四絕緣膜122b、124b,露出接觸墊132b的表面。開口150a、150b的型式為盲孔,亦可使用其他製程,例如光阻微影及蝕刻製程形成開口150a、150b對應各個接觸墊132a、132b的位置。
接著,請參閱第15圖,形成一第一導電層240a於第一核心板210a與第一絕緣膜122a上,順應性地填入開口150a的表面。相對地,形成一第二導電層240b於第三核心板210b與第三絕緣膜122b上,順應性地填入開口150b的表面。
形成第一和第二導電層240a、240b的方法包括濺鍍法、塗佈法、物理氣相沉積法(PVD)或化學氣相沉積法(CVD)。接著,貼附一光阻層250a於第一導電層240a上,並進行影像轉移,形成開環,露出開口150a區域,以及貼附另一光阻層250b於第二導電層240b上,並進行影像轉移,形成開環,露出開口150b區域。
請參閱第16圖,進行電鍍,形成電鍍金屬260a(例如銅/錫/錫銀銅/鎳/鋁/鎢/上述或其他合金)於開環內,填滿該開口150a與接觸墊132a電性接觸,並電鍍金屬260b(例如銅/錫/錫銀銅/鎳/鋁/鎢/上述或其他合金)於開環內,填滿該開口150b與接觸墊132b電性接觸。
接著,請參閱第17圖,去除光阻層250a、250b,並蝕刻移除多餘的第一和第二導電層240a、240b,露出第一核心板210a和第三核心板210b。接著,壓合一第一絕緣膜270a於第一核心板210a和電鍍金屬260a上,以及壓合一第二絕緣膜270b於第三核心板210b和電鍍金屬260b上。
請參閱第18圖,可藉由形成多層絕緣層及金屬化的製
程,分別形成增層結構於第一和第二絕緣膜270a、270b上。所述第一絕緣膜270a上之增層結構包括層間介電層310a、內連線320a和導電金屬盲孔330a、360a,第二絕緣膜270b上之增層結構包括層間介電層310b、內連線320b和導電金屬盲孔330b、360b。
接著,可選擇在形成增層結構的製程中,同時形成導通孔結構。請參閱第19圖,在晶片封裝體的周邊區域形成導通孔結構500,導通孔結構500的內側壁上具有導電層510,使得上下層的晶片堆疊100a和100b能藉由導電層510電性連接。導通孔內部填充絕緣材料或灌孔材料520。接著,後續進行SR和B/E製程,以完成雙層或多層埋入式元件結構封裝體400的製作。
另一方面,亦可選擇在晶片封裝體的周邊區域不形成導通孔結構。亦即,在完成增層結構之後,以物理剝除或化學蝕刻方法去除黏結層410,使封裝體分開成為兩個獨立的埋入式元件結構封裝體200a和200b,如第20圖所示。接著,後續分別進行SR和B/E製程,以完成電路板的製作。
應注意的是,本發明所揭露的各實施例所採用的晶片並不限於單面晶片,亦即主動元件並非僅製作於晶圓的一面上,亦可採用雙面晶片或三維堆疊晶片。請參閱第21圖,利用第1~11圖所揭露的實施例的製程步驟,採用三維堆疊晶片100c,雙面皆設置接觸墊132a和132b,並藉由貫穿晶片的導通孔(又稱through silicon via,TSV)650電性連接接觸墊132a和132b及各主動元件。在完成第一面的增層結構之後,包括形成層間介電層310、內連線320和導電金屬盲孔330、360,以電性連接正面的接觸墊132a,接著,再進行第二面的增層結構,包括形成層間介電層
710、內連線720和導電金屬盲孔730、760,以電性連接背面的接觸墊132b。接著,後續進行SR和B/E製程,以完成雙層或多層埋入式元件結構封裝體600的製作。
根據本發明所揭露的實施例,晶片上方的雙層複合結構,主要以兩種以上之絕緣膜類為主。所述雙層複合結構之設計主要是為了抵銷造成基板形變的應力。若基板材料向下彎曲,則複合材下方可使用較堅硬的材質,以抵抗向下彎曲的應力。例如,藉由使用ABF與PI材料,由於PI經烘烤後較ABF更為堅硬,故可置於ABF下方,抵抗向下變形的應力。再者,複合層結構所採用的兩種材料可視基板的狀況而決定。例如,基板向上或向下彎曲,可決定兩絕緣材料的相對位置。絕緣材料的厚度以及種類,皆需視實際產品需求而決定,而以最佳化的實施方法進行。此外,絕緣材料的種類可如一般電路板界所使用的絕緣材料,例如ABF、PP、或PI等,抑或者為高分子聚合物等材料,如PMMA、PVC等。
本發明雖以較佳實施例揭露如上,然其並非用以限定本發明的範圍,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可做些許的更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、100a、100b...預封裝體
110...承載板
122、122a、122b...第一絕緣膜
124、124a、124b...第二絕緣膜
130、130a、130b...晶片
132、132a、132b...接觸墊
135...裁切步驟
150、150a、150b...開口
200、200a、200b...埋入式元件結構封裝體
210、210a...第一核心板
210b...第三核心板
215...第一窗口
220、220a...第二核心板
220b...第四核心板
225...第二窗口
L...複合承載板部分的寬度
...晶片部分的寬度
230、230a、230b...黏結層
228、228a、228b...空隙
229、229a、229b...縫隙
250、250a、250b...光阻層
260、260a、260b...電鍍金屬
270、270a、270b...絕緣膜
310、310a、310b...層間介電層
320、320a、320b...內連線
330、330a、330b、360、360a、360b...導電金屬盲孔
400...埋入式元件結構封裝體
410...黏結層
500...導通孔結構
510...導電層
520...灌孔材料
600...埋入式元件結構封裝體
650...貫穿晶片的導通孔
710...層間介電層
720...內連線
730、760...導電金屬盲孔
第1~11圖係顯示根據本發明之一實施例的複合埋入式元件結構的製造方法,於各製程步驟的剖面示意圖。
第12~19圖係顯示根據本發明另一實施例的複合埋入式元件結構的製造方法,於各製程步驟的剖面示意圖。
第20圖係顯示根據本發明之實施例的移除黏結層步驟,使雙面封裝體分開成為兩個獨立的埋入式元件結構封裝體200a和200b的剖面示意圖。
第21圖係顯示根據本發明之實施例採用採用三維堆疊晶片具雙面增層結構的埋入式元件結構封裝體600的剖面示意圖。
130...晶片
132...接觸墊
200...埋入式元件結構封裝體
210...第一核心板
220...第二核心板
230...黏結層
260...電鍍金屬
270...絕緣膜
Claims (24)
- 一種複合埋入式元件結構,包括:至少兩核心基板構成的一複合基板結構,該至少兩核心基板之間是藉由一黏結層結合;一第一開口於一上層核心基板中,及一第二開口於一下層核心基板中,其中該第一開口大於該第二開口構成一倒凸字型空間;一晶片具有第一組電性接觸墊,固定於至少兩絕緣材料疊層上,並鑲入該倒凸字型空間,其中該晶片埋入該第二開口中,並與該下層核心基板之間具有一空隙;多個導盲孔穿透該至少兩材料疊層,對應並電性連接該些電性接觸墊;以及一絕緣層設置於該複合基板結構上,且覆蓋該些導盲孔與該至少兩絕緣材料疊層上。
- 如申請專利範圍第1項所述之複合埋入式元件結構,更包括一增層結構設置於該絕緣層上,其中該增層結構包括一層間介電層、一內連線和一導電金屬盲孔,以電性連接該晶片的電性接觸墊。
- 如申請專利範圍第1項所述之複合埋入式元件結構,其中該至少兩絕緣材料疊層包括一第一絕緣層和一第二絕緣層所構成的複合結構。
- 如申請專利範圍第3項所述之複合埋入式元件結構,其中該第一絕緣層具有良好的應力抵抗能力,包括聚亞醯胺(PI)。
- 如申請專利範圍第3項所述之複合埋入式元件結構,其中該第二絕緣層包括ABF系樹脂材料。
- 如申請專利範圍第1項所述之複合埋入式元件結 構,更包括一導熱膠填入該空隙,以導出晶片所產生的熱應力。
- 如申請專利範圍第1項所述之複合埋入式元件結構,其中該黏結層的材質包括聚丙烯(PP)。
- 如申請專利範圍第1項所述之複合埋入式元件結構,其中該晶片為一雙面晶片具有第二組電性接觸墊於該晶片的背面上,並藉由至少一貫穿晶片的導通孔電性連接第一組和第二組電性接觸墊。
- 如申請專利範圍第8項所述之複合埋入式元件結構,更包括一額外的增層結構設置於該晶片的背面上,其中該額外的增層結構包括一層間介電層、一內連線和一導電金屬盲孔,以電性連接該晶片的第二組電性接觸墊。
- 一種複合埋入式元件結構,包括:一第一埋入式封裝構件,包括:一第一和一第二核心基板構成的一第一複合基板結構,該第一和第二核心基板是藉由一第一黏結層結合,其中一倒凸字型空間形成於該第一和第二核心基板中;一第一晶片具有第一組電性接觸墊,固定於至少兩絕緣材料疊層上,並鑲入該倒凸字型空間,其中該第一晶片與該第二核心基板之間具有一空隙;多個導盲孔穿透該至少兩絕緣材料疊層,並對應該第一組電性接觸墊;一第一絕緣層設置於該第一複合基板結構,且覆蓋該些導盲孔與該至少兩絕緣材料疊層上;以及一第一增層結構設置於該第一絕緣層上;一第二埋入式封裝構件,包括: 一第三和一第四核心基板構成的一第二複合基板結構,該第三和第四核心基板是藉由一第二黏結層結合,其中一凸字型空間形成於該第三和第四核心基板中;一第二晶片具有第二組電性接觸墊,固定於至少兩絕緣材料疊層上,並鑲入該凸字型空間,其中該第二晶片與該第四核心基板之間具有一空隙;多個導盲孔穿透該至少兩絕緣材料疊層,並對應該第二組電性接觸墊;一第二絕緣層設置於該第二複合基板結構,且覆蓋該些導盲孔與該至少兩絕緣材料疊層上;以及一第二增層結構設置於該第二絕緣層上;其中該第一和第二埋入式封裝構件為背對背設置,其間藉由一第三黏結層結合。
- 如申請專利範圍第10項所述之複合埋入式元件結構,更包括一導通孔結構的內側壁上具有一導電層,使得該第一和第二埋入式封裝構件藉由導電層電性連接。
- 如申請專利範圍第10項所述之複合埋入式元件結構,其中該第三黏結層的材質包括聚丙烯(PP)。
- 一種複合埋入式元件結構的製造方法,包括:提供一晶片具有第一組電性接觸墊,固定於至少兩絕緣材料疊層上,構成一預封裝體;壓合該預封裝體、一第一核心板和一第二核心板構成的一複合結構,該第一和第二核心板是藉由一第一黏結層結合,其中該複合結構具有一倒凸字型空間,且該預封裝體鑲入該倒凸字型空間中,及其中該晶片與該第二核心基板之間具有一空隙; 形成多個導盲孔穿透該至少兩絕緣材料疊層,並對應該些電性接觸墊;形成一絕緣層設置於該複合結構上,且覆蓋該些導盲孔與該至少兩絕緣材料疊層上;以及形成一增層結構設置於該絕緣層上。
- 如申請專利範圍第13項所述之複合埋入式元件結構的製造方法,其中該增層結構包括一層間介電層、一內連線和一導電金屬盲孔,以電性連接該晶片的電性接觸墊。
- 如申請專利範圍第13項所述之複合埋入式元件結構的製造方法,其中該至少兩絕緣材料疊層包括一第一絕緣層和一第二絕緣層所構成的複合結構。
- 如申請專利範圍第15項所述之複合埋入式元件結構的製造方法,其中該第一絕緣層具有良好的應力抵抗能力,包括聚亞醯胺(PI)。
- 如申請專利範圍第15項所述之複合埋入式元件結構的製造方法,其中該第二絕緣層包括ABF系樹脂材料。
- 如申請專利範圍第13項所述之複合埋入式元件結構的製造方法,更包括填入一導熱膠該空隙中,以導出晶片所產生的熱應力。
- 如申請專利範圍第13項所述之複合埋入式元件結構的製造方法,其中該黏結層的材質包括聚丙烯(PP)。
- 如申請專利範圍第13項所述之複合埋入式元件結構的製造方法,其中該晶片為一雙面晶片具有第二組電性接觸墊於該晶片的背面上,並藉由至少一貫穿晶片的導通孔電性連接第一組和第二組電性接觸墊。
- 如申請專利範圍第20項所述之複合埋入式元件結 構的製造方法,更包括形成一額外的增層結構於該晶片的背面上,其中該額外的增層結構包括一層間介電層、一內連線和一導電金屬盲孔,以電性連接該晶片的第二組電性接觸墊。
- 一種複合埋入式元件結構的製造方法,包括:提供一第一晶片具有第一組電性接觸墊與一第二晶片具有第二組電性接觸墊,固定於至少兩絕緣材料疊層上,切割分離成一第一和一第二預封裝體;壓合該第一預封裝體、一第一核心板和一第二核心板構成的一第一埋入式封裝構件以及該第二預封裝體、一第三核心板和一第四核心板構成的一第二埋入式封裝構件,其中該第一和第二核心板是藉由一第一黏結層結合,其中該複合結構具有一倒凸字型空間,且該第一預封裝體鑲入該倒凸字型空間中,及其中該第一晶片與該第二核心基板之間具有一空隙;其中該第三和第四核心板是藉由一第二黏結層結合,其中該複合結構具有一凸字型空間,且該第二預封裝體鑲入該凸字型空間中,及其中該第二晶片與該第四核心基板之間具有一空隙;以及其中該第一和第二埋入式封裝構件為背對背設置,其間藉由一第三黏結層結合;形成多個導盲孔分別穿透該至少兩絕緣材料疊層,並對應該第一組和第二組電性接觸墊;形成一第一絕緣層設置於該第一埋入式封裝構件上,且覆蓋該些導盲孔與該至少兩絕緣材料疊層上,及形成一第二絕緣層設置於該第二埋入式封裝構件上,且覆蓋該些導盲孔與該至少兩絕緣材料疊層上;以及形成一第一增層結構設置於該第一絕緣層上,及形成 一第二增層結構設置於該第二絕緣層上。
- 如申請專利範圍第22項所述之複合埋入式元件結構的製造方法,更包括形成一導通孔結構穿透該第一和第二埋入式封裝構件,其中該導通孔結構的內側壁上具有一導電層,使得該第一和第二埋入式封裝構件藉由導電層電性連接。
- 如申請專利範圍第22項所述之複合埋入式元件結構的製造方法,更包括移除該第三黏結層,以分離成兩獨立的第一和第二埋入式封裝構件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW98142435A TWI391045B (zh) | 2009-12-11 | 2009-12-11 | 複合埋入式元件結構及其製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW98142435A TWI391045B (zh) | 2009-12-11 | 2009-12-11 | 複合埋入式元件結構及其製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201121375A TW201121375A (en) | 2011-06-16 |
| TWI391045B true TWI391045B (zh) | 2013-03-21 |
Family
ID=45045545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW98142435A TWI391045B (zh) | 2009-12-11 | 2009-12-11 | 複合埋入式元件結構及其製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI391045B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI449152B (zh) | 2011-12-21 | 2014-08-11 | 財團法人工業技術研究院 | 半導體元件堆疊結構 |
| TWI495074B (zh) | 2012-11-30 | 2015-08-01 | 財團法人工業技術研究院 | 減能結構 |
| TWI477209B (zh) * | 2014-04-08 | 2015-03-11 | Azotek Co Ltd | 複合基板 |
| CN108156746A (zh) | 2016-12-06 | 2018-06-12 | 华邦电子股份有限公司 | 多层电路板及其制造方法 |
| TWI672078B (zh) * | 2016-12-06 | 2019-09-11 | 華邦電子股份有限公司 | 多層電路板及其製造方法 |
-
2009
- 2009-12-11 TW TW98142435A patent/TWI391045B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| TW201121375A (en) | 2011-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI374535B (en) | Electronic parts packaging structure and method of manufacturing the same | |
| US7830004B2 (en) | Packaging with base layers comprising alloy 42 | |
| EP2672789B1 (en) | Ultrathin buried die module and method of manufacturing thereof | |
| US7906842B2 (en) | Wafer level system in package and fabrication method thereof | |
| JP4914474B2 (ja) | 多層印刷回路基板の製造方法 | |
| JP2011009686A5 (zh) | ||
| TWI493671B (zh) | 具有支撐體的封裝基板及其製法、具有支撐體的封裝結構及其製法 | |
| TWI465171B (zh) | 承載電路板、承載電路板的製作方法及封裝結構 | |
| JP2012191204A (ja) | プリント配線板の製造方法 | |
| JP4345808B2 (ja) | 半導体装置の製造方法 | |
| CN103178044B (zh) | 具有一体化金属芯的多层电子支撑结构 | |
| TWI588912B (zh) | 電子封裝件、封裝載板及兩者的製造方法 | |
| TWI391045B (zh) | 複合埋入式元件結構及其製造方法 | |
| TW201222755A (en) | Electrical interconnect for an integrated circuit package and method of making same | |
| CN102117782A (zh) | 复合埋入式元件结构及其制造方法 | |
| KR102719490B1 (ko) | 패키지 구조 및 이의 제조 방법 | |
| TWI417993B (zh) | 具凹穴結構的封裝基板、半導體封裝體及其製作方法 | |
| KR101441466B1 (ko) | 초박형 패키지기판 및 제조방법 | |
| CN103650652A (zh) | 印刷电路板及其制造方法 | |
| CN104576402B (zh) | 封装载板及其制作方法 | |
| CN110349934B (zh) | 线路板、封装结构及其制造方法 | |
| TWI416689B (zh) | And a method for manufacturing a laminated semiconductor device and a multilayer semiconductor device | |
| JP2006237517A (ja) | 回路装置およびその製造方法 | |
| TWI360205B (en) | Multi-layer substrate and manufacture method there | |
| TWI892854B (zh) | 多層基板、多層基板的製造方法及電子機器 |