TWI388005B - 利用二次切割來消除多晶矽單向線端短縮 - Google Patents

Description

利用二次切割來消除多晶矽單向線端短縮 【相關申請案的交互參照】

本申請案係與下列共同轉讓的美國專利申請案第11/012,414號有關，其係申請於2004年12月15日，名稱為“閘極控制與端頭之改善(Gate Control And Endcap Improvement)”，在此一併列入參考。

本發明是有關於積體電路製程，且特別是有關於透過對閘極電極帶(Gate Electrode Strips)二次切割(Second Cut)製程的端頭改善。

微影技術在積體電路的製作中為關鍵技術。在一微影製程中，先在晶圓上塗布光阻，接著將包含所需特徵之圖案的光罩設置在晶圓上方，再將光阻曝光，其中光阻之某些部分遭到曝光，而某些部分則未遭到曝光。接下來，顯影光阻，而移除曝光部分(或未曝光部分)。光罩上之圖案因此而轉移至光阻上。

在光阻之曝光過程中，由於光的使用，因而當晶圓上之二元件彼此太過靠近時，會發生光學近接效應(Optical Proximity Effects)。光學近接效應係導因於在緊密特徵之間光的衍射(diffraction)以及干擾，而導致微影影像中的線的寬度受到其他鄰近特徵的影響。

近接效應影響閘極製作的製程控制，進而導致端頭問題。第1圖係繪示一種傳統佈局，其包含二金氧半導體(MOS)元件。閘極102與主動區106形成第一金氧半導體元件108。閘極104與主動區107形成第二金氧半導體元件105。閘極102與104分別具有端頭109與111延伸越過主動區106與107。受到微負載(micro-loading)及/或近接效應的影響，端頭109與111可能會較所設計的長或短。當端頭109與110較所設計的長時，閘極102與104可能會短路，而造成元件故障。相反地，若端頭109與111較所設計的短時[稱為線端短縮(line-end shortening)]，也會產生問題，如第2圖所示。若端頭109或111凹入主動區106或107中時，它們則無法有效控制並關閉各自的金氧半導體元件108與105的通道。如此一來，金氧半導體元件108與105之源極與汲極之間可能存在嚴重的漏電流。

為解決上述問題，在閘極的製作中，採用二道切割製程。請參照第3圖，形成彼此鄰近之主動區202與204。利用毯覆形成一閘極電極層、以及進行第一切割的方式，先形成閘極帶206與208。閘極帶206與208從主動區202之上方一直延伸至主動區204之上方。接下來，製作光罩來覆蓋主動區202與204，且部分之閘極帶206與208直接位於主動區202與204之上方。開口210形成於光罩中，以透過開口210來曝光部分之閘極帶206與208。進行第二切割，以移除經由開口210所曝光之閘極帶206與208的部分。有利的是，當第二切割開始時，並沒有暴露之線端，因此可實質消除線端短縮的問題。

然而，第3圖所提供之解決方式僅應用在當位於主動區202上方之數個閘極與位於主動區204上方之數個閘極具有相同間距時。若應用在不同間距時，如第4圖所示，上述之解決方式不再有用。第4圖圖示一種例子，其中主動區202上方之閘極的間距P不同於主動區204上方之閘極的間距P’。在此例子中，閘極帶206從主動區202之上方延伸至主動區204之上方，而閘極帶230與232無法排成一列來形成單一閘極帶。因此，在第二切割實施前，端頭220與222已被暴露出。在第二切割時，端頭220與222受到之蝕刻將多過閘極帶206所形成之閘極，因此可能會發生線端短縮問題。因此，需要一種解決方法。

依據本發明之一態樣，提供一種積體電路結構之製造方法，包含提供一基材包含一第一主動區與一第二主動區鄰近於第一主動區；形成一閘極電極層於基材上；以及蝕刻閘極電極層。閘極電極層之剩餘部分包含一第一閘極帶；一第二閘極帶實質平行於第一閘極帶，其中第一閘極帶之第一縱向(Lengthwise Direction)實質平行但未對齊於第二閘極帶之第二縱向；以及一犧牲帶具有一縱向，此縱向並未平行於第一縱向與第二縱向。犧牲帶介於第一主動區與第二主動區之間。犧牲帶交互連接第一閘極帶與第二閘極帶。此方法更包含形成一罩幕層覆蓋部分之第一閘極帶與第二閘極帶，其中犧牲帶、以及連接犧牲帶之第一閘極帶與第二閘極帶的部分為罩幕層中之開口所暴露出；以及蝕刻開口所暴露出之犧牲帶以及第一閘極帶與第二閘極帶。

依據本發明之另一態樣，提供一種積體電路結構之製造方法，包含提供一基材包含一第一主動區；一第二主動區鄰近於第一主動區；以及一絕緣區毗鄰且介於第一主動區與第二主動區之間。此方法更包含形成一閘極介電層於基材上；形成一閘極電極層於閘極介電層上；以及蝕刻閘極電極層。閘極電極層之剩餘部分包含一第一閘極帶位於第一主動區上；一第二閘極帶位於第一主動區上；一第三閘極帶位於第二主動區上；一第四閘極帶位於第二主動區上，其中第一閘極帶、第二閘極帶、第三閘極帶與第四閘極帶實質平行於彼此，且均包含一部分延伸在絕緣區上；以及一犧牲帶位於絕緣區上，且具有一縱向實質垂直於第一閘極帶之縱向。犧牲帶交互連接第一閘極帶與第三閘極帶。此方法更包含形成一罩幕層覆蓋第一閘極帶、第二閘極帶、第三閘極帶與第四閘極帶直接位於第一主動區與第二主動區上的部分，其中犧牲帶為罩幕層中之開口所暴露出；以及透過開口蝕刻犧牲帶。

依據本發明之又一態樣，提供一種積體電路結構之製造方法，包含提供一基材包含一第一主動區；一第二主動區鄰近於第一主動區；以及一絕緣區毗鄰且介於第一主動區與第二主動區之間。此方法更包含形成一閘極介電層於基材上；形成一閘極電極層於閘極介電層上；以及對閘極電極層進行一第一圖案化步驟。閘極電極層之剩餘部分包含一第一閘極帶位於第一主動區上，第一閘極帶具有一第一縱向；一第二閘極帶位於第二主動區上，此第二閘極帶具有一第二縱向，其中第一閘極帶與第二閘極帶具有不同寬度，且其中第一縱向與第二縱向實質對齊；以及一犧牲帶直接位於絕緣區上且具有一第三縱向垂直於第一縱向。犧牲帶交互連接第一閘極帶與第二閘極帶，且具有大於第一閘極帶之第一寬度與第二閘極帶之第二寬度的長度。此方法更包含形成一光阻覆蓋第一主動區與第二主動區、以及部分之第一閘極帶與第二閘極帶，其中光阻包含一開口暴露出犧牲帶、以及第一閘極帶與第二閘極帶之另一部分；蝕刻犧牲帶、以及第一閘極帶與第二閘極帶之另一部分；以及移除光阻。

本發明之有利特徵包含產生於第一切割之不規則閘極帶所造成的端頭短縮問題減少。無需額外製程步驟。

所提供之較佳實施例的製造與應用將詳細討論如下。然而，應該了解的一點是，本發明提供許多可應用的創新概念，這些創新概念可在各種特定背景中加以體現。所討論之特定實施例僅係用以舉例說明製造與應用本發明之特定方式，並非用以限制本發明之範圍。

本發明之較佳實施例圖示於第5A圖至第8圖，其中本發明內所有的各種視圖與圖示實施例中，相同參照號碼用以標示相同元件。接下來討論較佳實施例之數種變化。

第5A圖係繪示一初始結構的剖面圖，此初始結構包含基材10，此基材10可由常用之半導體，例如矽、矽鍺等等所組成。基材10包含主動區20與22(未繪示於第5A圖，請參照第5B圖)、以及主動區40與42，數個金氧半導體元件可行成在此基材10上。主動區20、22、40與42可摻以所需n型或p型摻質，以形成數個井區(未繪示)。而且，主動區20與22可為相同導電型或不同導電型，而主動區40與42可為相同導電型或不同導電型。主動區之邊界可由絕緣結構24所定義出。在一實施例中，絕緣結構24為淺溝渠隔離。在說明實施例中，主動區20與22係緊密設置，且主動區40與42係緊密設置。

形成閘極介電層26於基材10、以及主動區20、22、40與42上。製作閘極介電層26時可利用熱氧化或常用沉積方法，因此可包含氧化矽。閘極介電層26可替代性地包含氮氧化物、氮化物、高介電常數材料、及/或等等。形成閘極電極層28於閘極介電層26上。閘極電極層28之材料可為多晶矽，然而閘極電極層28之材料亦可為金屬或金屬化合物，包含例如鈦、鎢、鈷、鋁、鎳、及/或其結合。

第5B圖係繪示第5A圖所示之結構的上視圖，其中第5A圖所示之剖面圖係沿著第5B圖之平直剖面線5A-5A所獲得。主動區20與22之剖面圖雖未繪示但其類似於第5A圖所示。閘極電極層28可完全覆蓋在每個半導體晶片上，其中主動區20、22、40與42形成於半導體晶片中。

請參照第6A圖，圖案化閘極電極層28與閘極介電層26，以形成閘極電極帶50、52、60、62與63。各圖案化製程在整個描述中亦可稱為第一切割。為了簡明之故，並未繪示應用在第一切割的光阻。閘極電極帶50與52實質平行於彼此，且從主動區20之上方延伸至主動區22之上方。在本發明之一實施例中，閘極電極帶50之寬度W1等於閘極電極帶52之寬度W2。在替代實施例中，寬度W1不同於寬度W2。可形成虛設閘極帶54鄰近於閘極電極帶50與52。

閘極電極帶60、62與63形成於主動區40與42上方，且實質平行於彼此。閘極電極帶60從主動區40之上方延伸至主動區42之上方。閘極電極帶62與63彼此實質平行但並未對齊。閘極電極帶60與62之間具有第一間距P1，閘極電極帶60與63之間具有不同於第一間距P1的第二間距P2。閘極電極帶60、62與63之寬度W3、W4與W5的每一對可彼此相等，或彼此不同。可形成虛設閘極帶64鄰近於閘極電極帶60、62與63。

由於間距P1不同於間距P2，因此閘極電極帶62與63顯然無法無縫地接合來形成一單一閘極帶。因此，形成犧牲帶66來連接閘極電極帶62與63。如第6A圖所示，犧牲帶66較佳係具有一縱向實質垂直於閘極電極帶62與63之縱向。在整個描述中，名詞“縱向(Lengthwise Direction)”是指每個閘極電極帶之長度方向。在一實施例中，犧牲帶66具有大於寬度W4與W5的長度，因此會延伸越過閘極電極帶62與63。此外，犧牲帶66可能足夠長而與閘極電極帶60連接，且可能延伸越過閘極電極帶60。在替代實施例中，犧牲帶66起自閘極電極帶62而終止於閘極電極帶63，如第6B圖所示。犧牲帶66之寬度W6較佳係實質等於寬度W3、W4與W5。在此例子中，寬度W3、W4與W5彼此不同，寬度W6可採用寬度W3、W4與W5之中間值，然而亦可採用其他數值。較佳係無犧牲帶殘留在主動區20與22之間來連接閘極電極帶50與52，然而亦可形成這樣的犧牲帶。

請參照第7圖，形成罩幕70，例如光阻，覆蓋主動區20、22、40與42，以及部分之閘極電極帶50、52、60、62與63。形成開口72與74於罩幕70中，以暴露出主動區20與22之間的部分之閘極電極帶50與52、以及主動區40與42之間的部分之閘極電極帶60、62與63。亦可暴露出部分之虛設閘極帶54與64。全部之犧牲帶66較佳係透過開口74所暴露出。替代性地，暴露出連接閘極電極帶60、62與63之犧牲帶66的部分，而犧牲帶66仍具有未暴露的部分。因此，犧牲帶66之未暴露部分在第二切割後將成為虛設圖案，如後續段落所述。

接下來，如第8圖所示，蝕刻閘極電極帶50、52、60、62與63、以及犧牲帶66之暴露部分，接著移除罩幕70。所產生之結構繪示於第8圖。在所產生之結構中，閘極電極帶50、52、60、62與63之剩餘部分與各自下方之主動區20、22、40與42形成金氧半導體元件。在犧牲帶66之形成下，可有利地防止閘極電極帶62與63在第二切割期間受到過度蝕刻(例如，從閘極電極帶62與63之端頭)，因而可實質消除端頭76與78的線端短縮問題。

第9圖與第10圖係繪示可應用本發明之概念的替代實施例。請參照第9圖，閘極帶360與362之間的間距P3實質等於閘極帶364與366之間的間距P4。然而，閘極帶360之寬度W7不同於閘極帶364之寬度W8。閘極帶362之寬度W7’可等於或不同於閘極帶366之寬度W8’。在此例子中，犧牲帶66亦可用以連接閘極帶360與364。犧牲帶66亦可用以連接閘極帶362與366，特別是當閘極帶362與366具有不同寬度時。犧牲帶66之形成特別有利於當寬度W7(或W7’)實質不同於寬度W8(或W8’)時，因為這樣的狀況下若沒有形成犧牲帶66，將會導致閘極帶360之大量端部(或閘極帶362之端部)遭暴露出。

第10圖係繪示一種替代實施例，其中閘極帶460與462之間的間距P5實質等於閘極帶464與466之間的間距P6，且閘極帶460與462之寬度W9實質等於閘極帶464與466之寬度W10。然而閘極帶460與464實質上並未對齊，且閘極帶462與466實質上並未對齊。可再次增加犧牲帶66來交互連接閘極帶460與464、及/或交互連接閘極帶462與466。第10圖所示之圖式提供金氧半導體元件之布局彈性，因此這些金氧半導體元件之閘極無須對齊之下，線端短縮問題仍可獲得避免。

在第9圖與第10圖所示之每個實施例中，雖然犧牲帶66係繪示成連接所有閘極帶，然而亦可形成不連續之犧牲帶66。舉例而言，在第7圖中，可利用第一切割移除位於虛線框500中之犧牲帶66的部分，因此將有部分之犧牲帶66留在框500的左邊、以及部分之犧牲帶66留在框500之右邊，但並無交互連接的部分留在框500中。

藉由利用本發明之較佳實施例，可在不引發線端短縮問題的情況下，提供積體電路布局設計極大的彈性。因此，無需對閘極延伸於主動區外的部分增加額外空白處，因此可節省晶片面積。此外，請返回參照第8圖，在此例子中，預備形成數個接觸84緊鄰於第二切割進行之處，而無需額外之空白處。有利的一點是，可利用製作微影光罩中之光學近接修正(OPC)工具、電腦輔助設計工具、及/或邏輯操作來製作本發明之犧牲帶。無需額外增加之製程步驟與微影製程。

雖然本發明及其優點已詳細描述如上，然應該了解到的一點是，在不偏離后附申請專利範圍所界定之本發明的精神與範圍下，當可在此進行各種改變、取代以及修正。此外，本申請案之範圍並非限制在說明書所描述之製程、機械、製造、物質成分、手段、方法以及步驟的特定實施例中。任何在此技術領域中具有通常知識者，將可輕易從本發明之揭露中了解到，現存或日後所發展出之可與在此所描述之對應實施例執行實質相同之功能、或達到實質相同之結果的製程、機械、製造、物質成分、手段、方法或步驟，可依據本發明來加以應用。因此，所附之申請專利範圍係用以將這類製程、機械、製造、物質成分、手段、方法或步驟含括在其範圍內。

10．．．基材

20．．．主動區

22．．．主動區

24．．．絕緣結構

26．．．閘極介電層

28．．．閘極電極層

40．．．主動區

42．．．主動區

50．．．閘極電極帶

52．．．閘極電極帶

54．．．虛設閘極帶

60．．．閘極電極帶

62．．．閘極電極帶

63．．．閘極電極帶

64．．．虛設閘極帶

66．．．犧牲帶

70．．．罩幕

72．．．開口

74．．．開口

76．．．端頭

78．．．端頭

84．．．接觸

102．．．閘極

104．．．閘極

105．．．金氧半導體元件

106．．．主動區

107．．．主動區

108．．．金氧半導體元件

109．．．端頭

111．．．端頭

202．．．主動區

204．．．主動區

206．．．閘極帶

208．．．閘極帶

210．．．開口

220．．．端頭

222．．．端頭

230．．．閘極帶

232．．．閘極帶

360．．．閘極帶

362．．．閘極帶

364．．．閘極帶

366．．．閘極帶

460．．．閘極帶

462．．．閘極帶

464．．．閘極帶

466．．．閘極帶

500．．．框

P．．．間距

P’．．．間距

P1．．．間距

P2．．．間距

P3．．．間距

P4．．．間距

P5．．．間距

P6．．．間距

W1．．．寬度

W2．．．寬度

W3．．．寬度

W4．．．寬度

W5．．．寬度

W6．．．寬度

W7．．．寬度

W7’．．．寬度

W8．．．寬度

W8’．．．寬度

W9．．．寬度

W10．．．寬度

為了更完全了解本發明及其優點，現結合所附圖式而參照以上之描述，其中：

第1圖與第2圖係繪示一種傳統結構，其可能會發生線端短縮問題。

第3圖係繪示一種製作閘極電極之傳統方法，其中線端短縮問題藉由利用二次切割來形成閘極電極的方式獲得解決。

第4圖係繪示一種無法藉由二次切割製程解決線端短縮問題的例子。

第5A圖至第10圖係繪示本發明之數個實施例的上視圖與剖面圖，其中形成犧牲閘極電極來交互連接閘極帶。

20．．．主動區

22．．．主動區

40．．．主動區

42．．．主動區

50．．．閘極電極帶

52．．．閘極電極帶

54．．．虛設閘極帶

60．．．閘極電極帶

62．．．閘極電極帶

63．．．閘極電極帶

64．．．虛設閘極帶

66．．．犧牲帶

70．．．罩幕

72．．．開口

74．．．開口

500．．．框

Claims (17)

1. 一種積體電路結構之製造方法，該方法包含：提供一基材包含一第一主動區與一第二主動區鄰近於該第一主動區；形成一閘極電極層於該基材上；以及蝕刻該閘極電極層，其中該閘極電極層之複數個剩餘部分包含：一第一閘極帶；一第二閘極帶實質平行於該第一閘極帶，其中該第一閘極帶之一第一縱向實質平行於但未對齊於該第二閘極帶之一第二縱向；以及一犧牲帶具有一縱向，該縱向並未平行於該第一縱向與該第二縱向，其中該犧牲帶介於該第一主動區與該第二主動區之間，且其中該犧牲帶交互連接該第一閘極帶與該第二閘極帶；形成一罩幕層覆蓋該第一閘極帶與該第二閘極帶之複數個部分，其中該犧牲帶、以及與該犧牲帶連接之該第一閘極帶與該第二閘極帶的複數個連接部分為該罩幕層中之一開口所暴露出；以及蝕刻該開口所暴露出之該犧牲帶以及該第一閘極帶與該第二閘極帶之該些連接部分。
2. 如請求項1所述之方法，其中該犧牲帶具有一第一端連接於該第一閘極帶、以及一第二端連接於該第二閘極帶。
3. 如請求項1所述之方法，其中於蝕刻該閘極電極層之步驟後與蝕刻該犧牲帶之步驟前，該閘極電極層之該些剩餘部分更包含一第三閘極帶實質平行於該第一閘極帶與該第二閘極帶，其中該犧牲帶進一步連接該第三閘極帶。
4. 如請求項1所述之方法，其中該基材更包含一第三主動區與一第四主動區鄰近於該第三主動區；其中於蝕刻該閘極電極層之步驟後與蝕刻該犧牲帶之步驟前，該閘極電極層之該些剩餘部分更包含一另一閘極帶從該第三主動區上方延伸至該第四主動區上方，其中在該第三主動區與該第四主動區之間的區域中，無連接至該另一閘極帶的犧牲帶；以及其中介於該第三主動區與該第四主動區之間之該另一閘極帶之一部分為該罩幕層所暴露出。
5. 如請求項1所述之方法，其中該罩幕層為光阻。
6. 如請求項1所述之方法，其中該犧牲帶之該縱向實質垂直於該第一縱向與該第二縱向。
7. 一種積體電路結構之製造方法，該方法包含：提供一基材包含：一第一主動區； 一第二主動區鄰近於該第一主動區；以及一絕緣區毗鄰且介於該第一主動區與該第二主動區之間；形成一閘極介電層於該基材上；形成一閘極電極層於該閘極介電層上；蝕刻該閘極電極層，其中該閘極電極層之複數個剩餘部分包含：一第一閘極帶位於該第一主動區上；一第二閘極帶位於該第一主動區上；一第三閘極帶位於該第二主動區上；一第四閘極帶位於該第二主動區上，其中該第一閘極帶、該第二閘極帶、該第三閘極帶與該第四閘極帶實質平行於彼此，且均包含一部分延伸在該絕緣區上；以及一犧牲帶位於該絕緣區上，且具有一縱向實質垂直於該第一閘極帶之一縱向，其中該犧牲帶交互連接該第一閘極帶與該第三閘極帶；形成一罩幕層覆蓋該第一閘極帶、該第二閘極帶、該第三閘極帶與該第四閘極帶直接位於該第一主動區與該第二主動區上的複數個部分，其中該犧牲帶為該罩幕層中之一開口所暴露出；以及透過該開口蝕刻該犧牲帶。
8. 如請求項7所述之方法，其中在蝕刻該犧牲帶之步驟期間，蝕刻直接為該開口所暴露之該第一閘極帶、該第二閘極帶、 該第三閘極帶與該第四閘極帶的複數個另一部分。
9. 如請求項7所述之方法，其中該第一閘極帶與該第三閘極帶在該第一閘極帶與該第三閘極帶之縱向上並未對齊。
10. 如請求項9所述之方法，其中於蝕刻該犧牲帶之步驟前，該第二閘極帶與該第四閘極帶實質對齊且形成一實質直線帶，且其中該犧牲帶進一步與該第二閘極帶及該第四閘極帶連接。
11. 如請求項7所述之方法，其中該第一閘極帶與該第三閘極帶實質對齊且具有不同寬度。
12. 如請求項11所述之方法，其中於蝕刻該犧牲帶之步驟前，該第二閘極帶與該第四閘極帶實質對齊且具有不同寬度，且其中該犧牲帶進一步與該第二閘極帶及該第四閘極帶連接。
13. 如請求項7所述之方法，其中帶第一閘極帶與該第三閘極帶之間具有一第一間距，且該第二閘極帶與該第四閘極帶之間具有一第二間距實質等於該第一間距。
14. 如請求項7所述之方法，其中該第一閘極帶與該第三閘極帶之間具有一第一間距，且該第二閘極帶與該第四閘極帶之間具有一第二間距不同於該第一間距。
15. 一種積體電路結構之製造方法，該方法包含：提供一基材包含：一第一主動區；一第二主動區鄰近於該第一主動區；以及一絕緣區毗鄰且介於該第一主動區與該第二主動區之間；形成一閘極介電層於該基材上；形成一閘極電極層於該閘極介電層上；對該閘極電極層進行一第一圖案化步驟，其中該閘極電極層之複數個剩餘部分包含：一第一閘極帶位於該第一主動區上，該第一閘極帶具有一第一縱向；一第二閘極帶位於該第二主動區上，該第二閘極帶具有一第二縱向，其中該第一閘極帶與該第二閘極帶具有不同寬度，且其中該第一縱向與該第二縱向實質對齊；以及一犧牲帶直接位於該絕緣區上且具有一第三縱向垂直於第一縱向，其中該犧牲帶交互連接該第一閘極帶與該第二閘極帶，且該犧牲帶具有一長度大於該第一閘極帶之一第一寬度與該第二閘極帶之一第二寬度；形成一光阻覆蓋該第一主動區與該第二主動區、以及該第一閘極帶與該第二閘極帶之複數個部分，其中該光阻包含一開口暴露出該犧牲帶、以及該第一閘極帶與該第二閘極帶之複數個另一部分；蝕刻該犧牲帶、以及該第一閘極帶與該第二閘極帶之該些另 一部分；以及移除該光阻。
16. 如請求項15所述之方法，其中該犧牲帶具有一寬度不小於該第一閘極帶與該第二閘極帶中較小一者。
17. 如請求項15所述之方法，其中該犧牲帶進一步與一第三閘極帶連接，該第三閘極帶具有一部分直接位於該第一主動區上，其中該第三閘極帶平行於該第一閘極帶與該第二閘極帶。